CN105439079A - 一种mems器件及其制备方法、电子装置 - Google Patents

一种mems器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN105439079A
CN105439079A CN201410407082.1A CN201410407082A CN105439079A CN 105439079 A CN105439079 A CN 105439079A CN 201410407082 A CN201410407082 A CN 201410407082A CN 105439079 A CN105439079 A CN 105439079A
Authority
CN
China
Prior art keywords
groove
wafer
mask layer
layer
mems
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410407082.1A
Other languages
English (en)
Inventor
王伟
刘炼
郑超
李卫刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410407082.1A priority Critical patent/CN105439079A/zh
Publication of CN105439079A publication Critical patent/CN105439079A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Micromachines (AREA)

Abstract

本发明涉及一种MEMS器件及其制备方法、电子装置，所述方法包括步骤S1：提供覆盖晶圆，在覆盖晶圆中形成有第一凹槽；步骤S2：在所述第一凹槽的底部形成具有若干间隔设置的凸起图案的掩膜层；步骤S3：以所述掩膜层为掩膜蚀刻所述第一凹槽，以在第一凹槽中形成所述凸起图案；步骤S4：在所述覆盖晶圆上沉积隔离层，以覆盖所述覆盖晶圆和所述第一凹槽。在所述方法中首先提供覆盖晶圆，在所述覆盖晶圆中形成浅凹槽，然后在所述凹槽中形成凸起图案，以所述凸起图案为掩膜蚀刻所述凹槽，以在所述凹槽中形成所述凸起图案，然后沉积SiN层，所述凸起图案能够降低所述凸起图案和要沉积的隔离层之间的应力，避免所述隔离层发生脱落，以提高器件的性能和良率。

Description

一种MEMS器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种MEMS器件及其制备方法、电子装置。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，给制造和设计等诸多方面带来很大挑战，器件的稳定性以及良率成为衡量半导体器件性能的一个重要因素。
在运动传感器(motionsensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
目前在MEMS器件制备过程中，通常需要用到覆盖晶圆，例如在运动传感器、加速度传感器以及惯性传感器类的产品中通常首先制备MEMS晶圆，所述MEMS晶圆中形成有MEMS元件，然后再制备覆盖晶圆，然后将所述MEMS晶圆和所述覆盖晶圆接合为一体。
在所述覆盖晶圆制备过程中如图1a-1b所示，首先提供覆盖晶圆101，然后图案化所述覆盖晶圆101，以在所述覆盖晶圆中形成凹槽，如图1a所示，然后在所述覆盖晶圆上沉积隔离层102，例如SiN层，由于所述凹槽具有较大的尺寸，在所述深沟槽中沉积SiN层时不仅容易产生颗粒，同时会引起所述SiN层的脱落，如图1b所示，所述SiN层的沉积效果非常差，导致器件性能和良率降低。
因此，需要对目前所述MEMS覆盖晶圆的制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种MEMS器件的制备方法，包括：
步骤S1：提供覆盖晶圆，在所述覆盖晶圆中形成有第一凹槽；
步骤S2：在所述第一凹槽的底部形成具有若干间隔设置的凸起图案的掩膜层；
步骤S3：以所述掩膜层为掩膜蚀刻所述第一凹槽，以在所述第一凹槽中形成所述凸起图案；
步骤S4：在所述覆盖晶圆上沉积隔离层，以覆盖所述覆盖晶圆和所述第一凹槽。
可选地，在所述步骤S1中，所述第一凹槽的尺寸为25-45um。
可选地，所述步骤S2包括：
步骤S21：沉积掩膜层，以覆盖所述覆盖晶圆的表面和所述第一凹槽的底部；
步骤S22：图案化所述第一凹槽上方的所述掩膜层，以在所述掩膜层中形成所述凸起图案。
可选地，在所述步骤S3中，在形成所述凸起图案之后，所述方法还包括去除所述掩膜层的步骤。
可选地，在所述步骤S1中，所述覆盖晶圆选用Si。
可选地，在所述步骤S4中，所述隔离层选用SiN。
可选地，在所述步骤S1中，在所述覆盖晶圆中所述第一凹槽的一侧还形成有第二凹槽，所述第二凹槽的尺寸小于所述第一凹槽的尺寸。
可选地，所述第二凹槽的深度大于所述第一凹槽的深度。
可选地，在所述步骤S2中，在所述第二凹槽底部形成所述掩膜层，以完全覆盖所述第二凹槽的底部。
本发明还提供了一种基于上述的方法制备得到的MEMS器件。
本发明还提供了一种电子装置，包括上述的MEMS器件。
本发明为了解决现有技术中存在的问题，提供了一种MEMS器件的制备方法，在所述方法中首先提供覆盖晶圆，在所述覆盖晶圆中形成浅凹槽，然后在所述凹槽中形成凸起图案，以所述凸起图案为掩膜蚀刻所述凹槽，以在所述凹槽中形成所述凸起图案，然后沉积SiN层，所述凸起图案能够降低所述凸起图案和要沉积的隔离层之间的应力，避免所述隔离层发生脱落，以提高器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1b为现有技术中所述覆盖晶圆的制备过程示意图；
图2a-2d为本发明一具体实施方式中所述覆盖晶圆的制备过程示意图；
图3为本发明一具体实施方式中所述覆盖晶圆的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例1
本发明为了解决现有技术中存在的问题提供了一种MEMS器件的制备方法，下面结合附图2a-2d对所述方法做进一步的说明。
首先，执行步骤201，提供覆盖晶圆201并图案化，以在所述覆盖晶圆中形成凹槽。
具体地，如图2a所示，其中，所述覆盖晶圆201可以选用本领常用的半导体材料，例如Si或者SiGe等并不局限于某一种，在该实施例中，所述覆盖晶圆201选用Si。
然后图案化所述覆盖晶圆201以形成第一凹槽20和第二凹槽21，其中所述第一凹槽20在接合之后形成传感器空腔，因此所述第一凹槽20具有较大尺寸，所述第一凹槽的关键尺寸为25-45um，可选为30um，其中所述第二凹槽21的关键尺寸较小。
所述凹槽的形成方法包括但不局限于下述方法：在所述覆盖晶圆201上形成图案化的光刻胶层，所述光刻胶层中形成有第一凹槽20和第二凹槽21的图案，然后以所述光刻胶层为掩膜蚀刻所述覆盖晶圆201，以在所述覆盖晶圆201中形成第一凹槽20和第二凹槽21。
在该步骤中选用深反应离子刻蚀(DRIE)的方法形成第一凹槽20和第二凹槽21，在所述深反应离子刻蚀(DRIE)步骤中选用气体六氟化硅(SF6)作为工艺气体，施加射频电源，使得六氟化硅反应进气形成高电离，所述蚀刻步骤中控制工作压力为20mTorr-8Torr，频功率为600W，13.5MHz，直流偏压可以在-500V—1000V内连续控制，保证各向异性蚀刻的需要，选用深反应离子刻蚀(DRIE)可以保持非常高的刻蚀光阻选择比。所述深反应离子刻蚀(DRIE)系统可以选择本领常用的设备，并不局限于某一型号。
在该步骤中，减小所述深沟槽蚀刻过程中的蚀刻时间，以降低所述凹槽的深度，形成的所述第一凹槽20的深度小于凹槽的目标深度，以便在后续的步骤中继续蚀刻至目标深度。所述蚀刻时间可以根据所述凹槽的深度进行设定。
在该步骤中所述第二凹槽的深度大于所述第一凹槽的深度，第二凹槽的深度为目标深度，在后续的步骤中不再对所述第二凹槽进行蚀刻。
执行步骤202，在所述第一凹槽底部形成具有若干间隔设置的凸起图案的掩膜层。
具体地，如图2b所示，在该步骤中，在所述覆盖晶圆上形成掩膜层202，以覆盖所述覆盖晶圆201，在该步骤中仅在所述凹槽的底部形成所述掩膜层，所述凹槽的侧壁上并不会形成所述掩膜层。
其中，所述掩膜层位于所述覆盖晶圆的表面以及所述第一凹槽20第一凹槽20和第二凹槽21的底部。
图案化所述第一凹槽20底部的所述掩膜层，以形成间隔设置的凸起图案，如图2b所示。
其中，所述凸起图案的数目以及间距并不局限于某一数值范围，可以根据需要进行设置。
进一步，在该步骤中，所述掩膜层可以选用光刻胶层或者硬掩膜层。
在本发明中的一具体实施方式中所述掩膜层选用硬掩膜层，选用蚀刻选择比较大的方法进行蚀刻所述硬掩膜层，在本发明具体实施例中可以选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。
执行步骤203，以所述掩膜层为掩膜蚀刻所述覆盖晶圆，以在所述第一凹槽中形成所述凸起图案。
具体地，如图2c所示，在该步骤中，以所述掩膜层为掩膜蚀刻所述第一凹槽至目标深度，同时在所述第一凹槽中形成所述间隔设置的凸起图案。
在该步骤中可以选用干法蚀刻，以形成所述凸起图案，例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，可选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，进一步，在本发明所述N2的流量为30-300sccm，更优选为50-100sccm。
在本发明中为了在沉积所述隔离层(例如SiN)的过程中避免所述隔离层发生碎裂或者脱落，在所述凹槽的底部形成凸起图案，所述凸起图案能够降低所述凸起图案和要沉积的隔离层之间的应力，避免所述隔离层发生脱落，以提高器件的性能和良率。
其中，所述覆盖晶圆201选用Si，所述隔离层选用SiN，以增加所述凸起图案和所述隔离层之间的粘附力。
在该步骤中，通过进一步的蚀刻将所述第一凹槽20，以蚀刻至目标深度。
然后去除所述掩膜层，在该步骤中选用和所述覆盖晶圆具有较大蚀刻选择比的方法去除所述掩膜层，以避免对所述第一凹槽中的凸起图案造成损坏。
执行步骤204，在所述覆盖晶圆上沉积隔离层203，以覆盖所述凹槽和所述凸起图案。
具体地，如图2d所示，沉积所述隔离层203，以覆盖所述覆盖晶圆，其中所述隔离层选用SiN。
所述隔离层的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。
所述隔离层203的厚度并不局限于某一数值范围，可以根据具体需要进行设置。
最后提供MEMS晶圆，所述MEMS晶圆上形成有MEMS元器件，例如在运动传感器、加速度传感器以及惯性传感器的元件，所述MEMS晶圆中还可以进一步形成有CMOS器件以及互连结构，在此不再作进一步的叙述。
然后将所述MEMS晶圆和所述覆盖晶圆接合为一体，形成MEMS半导体器件，所述接合方法可以选用共晶接合或者热键合。
在接合之后，所述第一凹槽和所述MEMS晶圆形成密闭的传感空腔。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中首先提供覆盖晶圆，在所述覆盖晶圆中形成浅凹槽，然后在所述凹槽中形成凸起图案，以所述凸起图案为掩膜蚀刻所述凹槽，以在所述凹槽中形成所述凸起图案，然后沉积SiN层，所述凸起图案能够降低所述凸起图案和要沉积的隔离层之间的应力，避免所述隔离层发生脱落，以提高器件的性能和良率。
至此，完成了本发明实施例的MEMS器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
图3为本发明一实施方式中半导体器件的制备工艺流程图，具体地包括以下步骤：
步骤S1：提供覆盖晶圆，在所述覆盖晶圆中形成有第一凹槽；
步骤S2：在所述第一凹槽的底部形成具有若干间隔设置的凸起图案的掩膜层；
步骤S3：以所述掩膜层为掩膜蚀刻所述第一凹槽，以在所述第一凹槽中形成所述凸起图案；
步骤S4：在所述覆盖晶圆上沉积隔离层，以覆盖所述覆盖晶圆和所述第一凹槽。
实施例2
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。通过本发明所述方法制备得到的MEMS器件中在所述凹槽中形成凸起图案，以所述凸起图案为掩膜蚀刻所述凹槽，以在所述凹槽中形成所述凸起图案，然后沉积SiN层，所述凸起图案能够降低所述凸起图案和要沉积的隔离层之间的应力，避免所述隔离层发生脱落，以提高器件的性能和良率。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种MEMS器件的制备方法，包括：
步骤S1：提供覆盖晶圆，在所述覆盖晶圆中形成有第一凹槽；
步骤S2：在所述第一凹槽的底部形成具有若干间隔设置的凸起图案的掩膜层；
步骤S3：以所述掩膜层为掩膜蚀刻所述第一凹槽，以在所述第一凹槽中形成凸起图案；
步骤S4：在所述覆盖晶圆上沉积隔离层，以覆盖所述覆盖晶圆和所述第一凹槽。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，所述第一凹槽的尺寸为25-45um。
3.根据权利要求1所述的方法，其特征在于，所述步骤S2包括：
步骤S21：沉积掩膜层，以覆盖所述覆盖晶圆的表面和所述第一凹槽的底部；
步骤S22：图案化所述第一凹槽上方的所述掩膜层，以在所述掩膜层中形成所述凸起图案。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，在形成所述凸起图案之后，所述方法还包括去除所述掩膜层的步骤。
5.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，所述覆盖晶圆选用Si。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，所述隔离层选用SiN。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，在所述覆盖晶圆中所述第一凹槽的一侧还形成有第二凹槽，所述第二凹槽的尺寸小于所述第一凹槽的尺寸。
8.根据权利要求7所述的方法，其特征在于，所述第二凹槽的深度大于所述第一凹槽的深度。
9.根据权利要求8所述的方法，其特征在于，在所述步骤S2中，在所述第二凹槽底部形成所述掩膜层，以完全覆盖所述第二凹槽的底部。
10.一种基于权利要求1至9之一所述的方法制备得到的MEMS器件。
11.一种电子装置，包括权利要求10所述的MEMS器件。
CN201410407082.1A 2014-08-18 2014-08-18 一种mems器件及其制备方法、电子装置 Pending CN105439079A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410407082.1A CN105439079A (zh) 2014-08-18 2014-08-18 一种mems器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410407082.1A CN105439079A (zh) 2014-08-18 2014-08-18 一种mems器件及其制备方法、电子装置

Publications (1)

Publication Number Publication Date
CN105439079A true CN105439079A (zh) 2016-03-30

Family

ID=55549803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410407082.1A Pending CN105439079A (zh) 2014-08-18 2014-08-18 一种mems器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN105439079A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109956446A (zh) * 2019-03-08 2019-07-02 武汉耐普登科技有限公司 一种台阶结构及其制造方法
CN111169056A (zh) * 2018-11-12 2020-05-19 苏州维业达触控科技有限公司 一种防眩光扩散膜的制作方法
CN116520462A (zh) * 2023-06-20 2023-08-01 杭州海康微影传感科技有限公司 一种光窗及其制造方法、红外传感器及光窗晶圆

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273051A (ja) * 2002-03-14 2003-09-26 Denso Corp 半導体装置の製造方法
CN1449990A (zh) * 2003-04-30 2003-10-22 华中科技大学 微机电系统后封装工艺
CN1523690A (zh) * 2002-12-26 2004-08-25 索尼公司 阳极和采用此阳极的电池
CN1635634A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 生产芯片级封装用焊垫的方法与装置
CN101022129A (zh) * 2007-03-26 2007-08-22 电子科技大学 源漏双凹结构的金属半导体场效应晶体管
US20080174018A1 (en) * 2003-09-09 2008-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN102701137A (zh) * 2012-06-19 2012-10-03 中国电子科技集团公司第十三研究所 具有三维止档结构的抗过载mems器件及其加工方法
CN202513200U (zh) * 2012-04-25 2012-10-31 杭州士兰明芯科技有限公司 图形化衬底及用于制作所述衬底的掩膜板
CN203774271U (zh) * 2014-04-11 2014-08-13 勤辉科技股份有限公司 晶片置放架

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273051A (ja) * 2002-03-14 2003-09-26 Denso Corp 半導体装置の製造方法
CN1523690A (zh) * 2002-12-26 2004-08-25 索尼公司 阳极和采用此阳极的电池
CN1449990A (zh) * 2003-04-30 2003-10-22 华中科技大学 微机电系统后封装工艺
US20080174018A1 (en) * 2003-09-09 2008-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN1635634A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 生产芯片级封装用焊垫的方法与装置
CN101022129A (zh) * 2007-03-26 2007-08-22 电子科技大学 源漏双凹结构的金属半导体场效应晶体管
CN202513200U (zh) * 2012-04-25 2012-10-31 杭州士兰明芯科技有限公司 图形化衬底及用于制作所述衬底的掩膜板
CN102701137A (zh) * 2012-06-19 2012-10-03 中国电子科技集团公司第十三研究所 具有三维止档结构的抗过载mems器件及其加工方法
CN203774271U (zh) * 2014-04-11 2014-08-13 勤辉科技股份有限公司 晶片置放架

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111169056A (zh) * 2018-11-12 2020-05-19 苏州维业达触控科技有限公司 一种防眩光扩散膜的制作方法
CN109956446A (zh) * 2019-03-08 2019-07-02 武汉耐普登科技有限公司 一种台阶结构及其制造方法
CN116520462A (zh) * 2023-06-20 2023-08-01 杭州海康微影传感科技有限公司 一种光窗及其制造方法、红外传感器及光窗晶圆
CN116520462B (zh) * 2023-06-20 2024-01-05 杭州海康微影传感科技有限公司 一种光窗及其制造方法、红外传感器及光窗晶圆

Similar Documents

Publication Publication Date Title
CN105480936A (zh) 一种半导体器件及其制作方法和电子装置
CN105448898A (zh) 一种半导体器件及其制造方法和电子装置
CN105439079A (zh) 一种mems器件及其制备方法、电子装置
CN105336847A (zh) 一种三维磁阻传感器的制造方法和电子装置
CN105826197A (zh) 一种半导体器件及其制造方法、电子装置
CN105870019A (zh) 一种半导体器件的制造方法和电子装置
CN105826365A (zh) 一种半导体器件及其制备方法、电子装置
CN108341395A (zh) 一种mems器件的制作方法
CN106586946A (zh) 一种mems器件及其制备方法、电子装置
CN105576023B (zh) 一种半导体器件及其制备方法、电子装置
CN105990236A (zh) 一种半导体器件的制造方法和电子装置
CN106032267B (zh) 一种mems器件及其制作方法和电子装置
CN106185787B (zh) 一种mems器件及其制备方法、电子装置
CN108117043A (zh) 一种半导体器件及制备方法、电子装置
CN108083225A (zh) 一种mems器件及其制备方法、电子装置
CN106185788B (zh) 一种mems器件及其制备方法、电子装置
CN105428256A (zh) 一种半导体器件及其制造方法和电子装置
CN105448650A (zh) 一种半导体器件及其制备方法、电子装置
CN105565252A (zh) 一种mems器件及其制备方法、电子装置
CN105185711A (zh) 一种半导体器件及其制备方法、电子装置
CN106348245B (zh) 一种mems器件及其制备方法、电子装置
CN107304039A (zh) 一种半导体器件及其制作方法和电子装置
CN107658268B (zh) 一种半导体器件及制备方法、电子装置
CN107364826B (zh) 一种半导体器件及制备方法、电子装置
CN105197876A (zh) 一种半导体器件以及制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330