CN107364826B - 一种半导体器件及制备方法、电子装置 - Google Patents

一种半导体器件及制备方法、电子装置 Download PDF

Info

Publication number
CN107364826B
CN107364826B CN201610312168.5A CN201610312168A CN107364826B CN 107364826 B CN107364826 B CN 107364826B CN 201610312168 A CN201610312168 A CN 201610312168A CN 107364826 B CN107364826 B CN 107364826B
Authority
CN
China
Prior art keywords
material layer
semiconductor material
layer
main core
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610312168.5A
Other languages
English (en)
Other versions
CN107364826A (zh
Inventor
王贤超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610312168.5A priority Critical patent/CN107364826B/zh
Publication of CN107364826A publication Critical patent/CN107364826A/zh
Application granted granted Critical
Publication of CN107364826B publication Critical patent/CN107364826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B1/00—Devices without movable or flexible elements, e.g. microcapillary devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Weting (AREA)

Abstract

本发明提供了一种半导体器件及制备方法、电子装置。所述方法包括提供半导体衬底，在半导体衬底上依次形成有第一半导体材料层、图案化的牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的条状区域，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层；在所述第二半导体材料层的侧壁上形成间隙壁；在所述第二半导体材料层和所述间隙壁形成覆盖层，以覆盖所述第二半导体材料层和所述间隙壁；通过湿法蚀刻去除所述间隙壁和所述主芯片区域下方的所述牺牲层，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。所述方法可以解决条状区域悬空的问题。

Description

一种半导体器件及制备方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。
背景技术
随着半导体技术的不断发展，在传感器(motion sensor)类产品的市场上，智能手机、集成CMOS和微机电系统(MEMS)器件日益成为最主流、最先进的技术，并且随着技术的更新，这类传动传感器产品的发展方向是规模更小的尺寸，高质量的电学性能和更低的损耗。
其中，MEMS传感器广泛应用于汽车电子：如TPMS、发动机机油压力传感器、汽车刹车系统空气压力传感器、汽车发动机进气歧管压力传感器(TMAP)、柴油机共轨压力传感器；消费电子：如胎压计、血压计、橱用秤、健康秤，洗衣机、洗碗机、电冰箱、微波炉、烤箱、吸尘器用压力传感器，空调压力传感器，洗衣机、饮水机、洗碗机、太阳能热水器用液位控制压力传感器；工业电子：如数字压力表、数字流量表、工业配料称重等，电子音像领域：麦克风等设备。
在MEMS领域中,有一部分产品，为了实现MEMS器件功能，需要在MEMS器件中形成空腔，但是在形成空腔过程中由于牺牲层上方的材料层可能形状比较特殊，例如具有长条形状，就会使得该部分下方的材料层造成过蚀刻，从而使器件失效。
因此，有必要提出一种新的MEMS器件的制备方法，以解决现有的技术问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供了一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层、图案化的牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的条状区域，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层；
在所述第二半导体材料层的侧壁上形成间隙壁；
在所述第二半导体材料层和所述间隙壁形成覆盖层，以覆盖所述第二半导体材料层和所述间隙壁；
通过湿法蚀刻去除所述间隙壁和所述主芯片区域下方的所述牺牲层，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
可选地，所述蚀刻液阻挡层的延伸方向与所述条状区域的延伸方向垂直。
可选地，所述蚀刻液阻挡层呈矩形。
可选地，所述蚀刻液阻挡层与所述主芯片区域之间具有间隔。
可选地，所述条状区域中与所述主芯片区域相对的一端为接触区域。
可选地，所述湿法蚀刻的蚀刻液包括缓冲蚀刻液。
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
第一半导体材料层，位于所述半导体衬底上；
第二半导体材料层，位于所述第一半导体材料层的上方；
空腔，位于所述第一半导体材料层和所述第二半导体材料层之间；
覆盖层，位于所述第二半导体材料层上方并封闭所述空腔；
其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的条状区域，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层。
可选地，所述蚀刻液阻挡层的延伸方向与所述条状区域的延伸方向垂直。
可选地，所述蚀刻液阻挡层与所述主芯片区域之间具有间隔。
可选地，所述条状区域中与所述主芯片区域相对的一端为接触区域。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明再一方面提供一种电子装置，包括前述的半导体器件。
为了解决现有技术中存在的上述问题，本发明提供了一种半导体器件的制备方法，在所述方法中为了防止蚀刻液在条状区域下方的牺牲层具有太大的蚀刻速率，在所述条状区域中靠近所述主芯片区域的一端的两侧设置条状的蚀刻液阻挡层，通过设置所述蚀刻液阻挡层，可以有效减少缓冲蚀刻(BOE)过程中的毛细作用，达到了控制所述接触(contact)区域牺牲材料层(例如氧化硅)刻蚀区域的效果。
本发明通过在靠近主芯片区域条状区域的两边的蚀刻区域新设计的蚀刻液阻挡层，所述蚀刻液阻挡层可以应用在所有包含湿法刻蚀制程中会发生毛细作用的设计当中,所述蚀刻液阻挡层的设计可以有效减少毛细作用的影响，不仅可以减少BOE过度刻蚀的面积，达到了控制接触区域牺牲材料层(例如氧化硅)刻蚀区域的效果，还能够有效改善器件性能。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的制备工艺流程图；
图2a-2e示出了本发明所述半导体器件的制作方法依次实施所获得结构的剖面示意图；
图3示出了根据本发明一实施方式的所述蚀刻液阻挡层的放大示意图；
图4示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前工艺在MEMS领域中，有一部分产品，为了实现MEMS器件功能，需要在MEMS器件中形成空腔，例如在晶圆表面生长了多种材料和不同厚度的薄膜，在图形化的过程中，刻蚀高低不同台阶的薄膜时，为了形成一定的形貌，界面处的氧化硅会留下来形成间隙壁。在形成空腔的过程中，用BOE(Buffered Oxide Etch)去刻蚀主芯片(main chip)区域的缓冲氧化物(buffer oxide)，边界上的氧化硅刻蚀的非常厉害，同时多晶硅条(Poly bar)接触区域下面的氧化硅刻蚀过快，容易造成多晶硅接触(Poly contact)区域下面被掏空，在震动时或者受到压力时，多晶硅接触(Poly contact)容易裂开，器件失效。
通过大量的分析和研究发现，产生上述问题的原因为:在多晶硅(POLY)边界上有氧化硅作为间隙壁(spacer)，而这个间隙壁区域是很细的，在BOE过程中，由于毛细作用，间隙壁(spacer)区域附近的氧化硅被刻蚀的非常快，远远超出正常氧化硅的蚀刻速率。
为了改变解决上述问题，发明人做了不同的常尝试试图找到多晶硅接触(Polycontact)区域氧化硅空洞的预防措施:
首先，尝试使间隙壁蚀刻(Spacer Etch)时间增加，结果发现器件失效比例增加，而且很少改善。
发明人还尝试更换间隙壁氧化硅的材质,用更致密的间隙壁氧化硅，仍很少改善。
为了解决上述问题，发明人对造成所述问题的原因进行了深入的分析和实践，并结合自身经验提出一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层、图案化的牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的条状区域，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层；
在所述第二半导体材料层的侧壁上形成间隙壁；
在所述第二半导体材料层和所述间隙壁形成覆盖层，以覆盖所述第二半导体材料层和所述间隙壁；
通过湿法蚀刻去除所述间隙壁和所述主芯片区域下方的所述牺牲层，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
其中，所述蚀刻液阻挡层的延伸方向与所述条状区域的延伸方向垂直。
其中，所所述蚀刻液阻挡层呈矩形。
其中，所所述蚀刻液阻挡层与所述主芯片区域之间具有间隔。
其中，所所述条状区域中与所述主芯片区域相对的一端为接触区域。
在所述方法中为了防止蚀刻液在条状区域下方的牺牲层具有太大的蚀刻速率，在所述条状区域中靠近所述主芯片区域的一端的两侧设置条状的蚀刻液阻挡层，通过设置所述蚀刻液阻挡层，可以有效减少缓冲蚀刻(BOE)过程中的毛细作用，达到了控制所述接触(contact)区域牺牲材料层(例如氧化硅)刻蚀区域的效果。
本发明通过在靠近主芯片区域条状区域的两边的蚀刻区域新设计的蚀刻液阻挡层，所述蚀刻液阻挡层可以应用在所有包含湿法刻蚀制程中会发生毛细作用的设计当中,所述蚀刻液阻挡层的设计可以有效减少毛细作用的影响，不仅可以减少BOE过度刻蚀的面积，达到了控制接触区域牺牲材料层(例如氧化硅)刻蚀区域的效果，还能够有效改善器件性能。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考图1和图2a-2e对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2a-2e示出了本发明所述半导体器件的制作方法依次实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层、图案化的牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的条状区域，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层；
步骤S2：在所述第二半导体材料层的侧壁上形成间隙壁；
步骤S3：在所述第二半导体材料层和所述间隙壁形成覆盖层，以覆盖所述第二半导体材料层和所述间隙壁；
步骤S4：通过湿法蚀刻去除所述间隙壁和所述主芯片区域下方的所述牺牲层，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层201、图案化的牺牲层202和图案化的第二半导体材料层203，其中，所述第二半导体材料层包括主芯片区域2031和位于所述主芯片区域一侧的条状区域2032，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层2034。
具体地，如图2a所示，其中所述半导体衬底(图中未示出)可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
在所述半导体衬底中形成隔离结构，例如浅沟槽隔离结构，形成方法包括：在所述介电层上形成掩膜层，优选为硬掩膜，所述硬掩膜层可以为氮化物或氧化物，作为优选，在该实施例中选用Si3N4作为所述掩膜层，其厚度为400-2000埃。
作为优选，所述掩膜层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
图案化所述掩膜层、介电层和所述半导体衬底，以在所述半导体衬底20中形成浅沟槽。
在该步骤中在所述掩膜层上形成有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)，在所述含硅的底部抗反射涂层(Si-BARC)上沉积图案化了的光刻胶层，或在所述掩膜层仅仅形成图案化了的光刻胶层，所述光刻胶上的图案定义了所要形成浮栅的图形，然后以所述光刻胶层为掩膜层或以所述蚀刻所述有机分布层、底部抗反射涂层、光刻胶层形成的叠层为掩膜蚀刻掩膜层。
然后去除所述有机分布层(Organic distribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)，光刻胶层，然后以所述掩膜层为掩膜蚀刻所述介电层、半导体衬底，在半导体衬底中形成浅沟槽。
在该步骤中，选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻，在该步骤中所述反应离子蚀刻(RIE)可以通过控制反应气体、气压、流量以及射频功率，得到较快的蚀刻速率和良好的各向异性，能够实现所述目的的条件均可以用于本发明。
例如在本发明中可以选择N2中的作为蚀刻气氛，还可以同时加入其它少量气体例如CF4、CO2、O2，所述蚀刻压力可以为50-200mTorr，优选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，可选地，在本发明所述N2的流量为30-300sccm，例如为50-100sccm。
可选地，选用隔离材料填充所述浅沟槽，并平坦化以形成浅沟槽隔离结构。具体地，在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。具体地，在钱够沟槽内沉积浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；然后执行平坦化并停止在所述掩膜层上，以形成具有浅沟槽隔离结构。
所述平坦化步骤，可以使用半导体制造领域中常规的平坦化方法来实现表面的平坦化。该平坦化方法的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。化学机械抛光平坦化方法更常用。
去除所述掩膜层，在该步骤中选用蚀刻选择比较大的蚀刻方法去除所述掩膜层。
作为优选，在该步骤中，选用干法蚀刻，反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。最好通过一个或者多个RIE步骤进行干法蚀刻，在该步骤中所述反应离子蚀刻(RIE)可以通过控制反应气体、气压、流量以及射频功率，得到较快的蚀刻速率和良好的各向异性，能够实现所述目的的条件均可以用于本发明。
在所述半导体衬底上形成第一半导体材料层，其中，所述第一半导体材料层201可以选用硅、多晶硅或锗等常用的半导体材料层，并不局限于某一种。
其中在本发明中所述半导体器件可以为各种MEMS器件，如TPMS、发动机机油压力传感器、汽车刹车系统空气压力传感器、汽车发动机进气歧管压力传感器(TMAP)、柴油机共轨压力传感器；消费电子：如胎压计、血压计、橱用秤、健康秤，洗衣机、洗碗机、电冰箱、微波炉、烤箱、吸尘器用压力传感器，空调压力传感器，洗衣机、饮水机、洗碗机、太阳能热水器用液位控制压力传感器；工业电子：如数字压力表、数字流量表、工业配料称重等，电子音像领域：麦克风等设备。
本发明以MEMS麦克风为例对本发明所述方法做详细的说明和解释。
在MEMS麦克风中所述第一半导体材料层为振膜，所述第二半导体材料层则为背板。
在该实施例中所述第一半导体材料层201选用多晶硅或者掺杂的多晶硅。
其中，所述多晶硅选用外延方法形成，具体地，在优选实施例中以硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子进行生长。
在进行离子注入之前，还包括在所述第一半导体材料层上方形成遮蔽层(screen)的步骤，其中所述遮蔽层优选为遮蔽氧化物层(screen oxide)，例如二氧化硅等氧化物，以起到保护作用。
所述遮蔽层的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)。
在所述第一半导体材料层201上形成牺牲层202，其中所述牺牲层202选用氧化物，例如二氧化硅，正硅酸乙酯等，并不局限与某一种。
其中，所述牺牲层202的形成方法选用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)中的一种。
然后对所述牺牲层202图案化，其中图案化方法包括形成掩膜层，例如光刻胶、曝光显影，然后进行蚀刻，以形成所述牺牲层202的平面目标图案，例如去除部分所述牺牲层202，露出所述第一半导体材料层的一侧。
接着在所述牺牲层202上形成第二半导体材料层203，如图2b所示，其中所述第二半导体材料层203可以选用硅、多晶硅或锗等常用的半导体材料层，并不局限于某一种。
可选地，在该实施例中所述第二半导体材料层203选用与所述第一半导体材料相同的材料，例如多晶硅或者掺杂的多晶硅。
然后对所述第二半导体材料层203图案化，其中图案化方法包括形成掩膜层，例如光刻胶、曝光显影，然后进行蚀刻，以形成所述第二半导体材料层203的平面目标图案。
其中，具体的蚀刻方法可以为干法或者湿法蚀刻，并不局限于某一种。
其中，图案化后的所述第二半导体材料层包括主芯片区域2031和位于所述主芯片区域一侧的条状区域2032，其中在所述条状区域2032中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层2034，如图3所示。
其中，所述蚀刻液阻挡层的延伸方向与所述条状区域的延伸方向垂直，如图3中，所述蚀刻液阻挡层的延伸方向为横向，所述条状区域的延伸方向为纵向，并且所述蚀刻液阻挡层与所述条状区域呈一体设置。
进一步，所述条状区域2032设置于所述主芯片区域2031的一侧边上，例如下侧边，如图3所示。
其中，所述蚀刻液阻挡层呈矩形，例如为长条形状，其中所述长条形状的长边较大，宽度较小，呈细长形状，但是需要说明的是所述蚀刻液阻挡层只要呈细长条即可，并非一定为规则的矩形，类似矩形也可以应用于本发明，或者其他的能够阻挡蚀刻液的形状也可以应用于本申请。
其中，所述蚀刻液阻挡层与所述主芯片区域之间具有间隔，而且所述间隔较小，以防止蚀刻液对所述间隔区域造成较大的蚀刻面积，因此所述蚀刻液阻挡层尽量靠近所述主芯片区域2031。
其中，所述条状区域中与所述主芯片区域相对的一端为接触区域2033，所述接触区域用于在后续的步骤中形成互连结构等。
在所述条状区域中靠近所述主芯片区域的一端的两侧设置条状的蚀刻液阻挡层，通过设置所述蚀刻液阻挡层，可以有效减少缓冲蚀刻(BOE)过程中的毛细作用，达到了控制所述接触(contact)区域牺牲材料层(例如氧化硅)刻蚀区域的效果。
本发明通过在靠近主芯片区域条状区域的两边的蚀刻区域新设计的蚀刻液阻挡层，所述蚀刻液可以应用在所有包含湿法刻蚀制程中会发生毛细作用的设计当中,所述蚀刻液阻挡层的设计可以有效减少毛细作用的影响，不仅可以减少BOE过度刻蚀的面积，达到了控制接触区域牺牲材料层(例如氧化硅)刻蚀区域的效果，能够有效改善器件性能。
执行步骤二，在所述第二半导体材料层的侧壁上形成间隙壁204。
具体地，如图2c所示，所述间隙壁204可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
作为本实施例的一个优化实施方式，所述间隙壁为氧化硅组成，具体工艺为：在半导体衬底上形成氧化硅层，然后采用蚀刻方法形成间隙壁。
执行步骤三，在所述第二半导体材料层和所述间隙壁形成覆盖层205，以覆盖所述第二半导体材料层和所述间隙壁。
具体地，如图2d所示，在该步骤中形成覆盖层，所述覆盖层为氮化物，例如选用SiN。
其中，所述覆盖层的沉积方法可以为化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)中的一种，以形成所述覆盖层。
执行步骤四，通过湿法蚀刻去除所述间隙壁和所述主芯片区域下方的所述牺牲层，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
具体地，如图2e所示，在该步骤中选用湿法蚀刻所述间隙壁和所述主芯片区域下方的所述牺牲层，以去除所述间隙壁和所述主芯片区域下方的所述牺牲层，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
其中，选用缓冲蚀刻工艺(Buffered Oxide Etch)蚀刻所述间隙壁和所述主芯片区域下方的所述牺牲层。
其中，所述缓冲蚀刻工艺选用缓冲蚀刻液，缓冲蚀刻液BOE是HF与NH4F依不同比例混合而成。
例如6:1BOE蚀刻即表示49％HF水溶液：40％NH4F水溶液＝1：6(体积比)的成分混合而成。其中，HF为主要的蚀刻液，NH4F则作为缓冲剂使用。其中，利用NH4F固定H+的浓度，使之保持一定的蚀刻率。
在该步骤中通过在靠近主芯片区域条状区域的两边的蚀刻区域新设计的蚀刻液阻挡层，可以有效的防止蚀刻液由于毛细作用在所述接触区域聚集，造成蚀刻速率过大，由于所述蚀刻液阻挡层的阻挡作用不仅可以减少BOE过度刻蚀的面积，达到了控制接触区域牺牲材料层(例如氧化硅)刻蚀区域的效果，能够有效改善器件性能。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。所述方法还可以包括形成晶体管的步骤以及其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
实施例二
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底；
第一半导体材料层201，位于所述半导体衬底上；
第二半导体材料层203，位于所述第一半导体材料层的上方；
空腔，位于所述第一半导体材料层和所述第二半导体材料层之间；
覆盖层205，位于所述第二半导体材料层上方并封闭所述空腔；
其中，所述第二半导体材料层包括主芯片区域2031和位于所述主芯片区域一侧的条状区域2032，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层2034。
其中所述半导体衬底(图中未示出)可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
在所述半导体衬底中形成有隔离结构，例如浅沟槽隔离结构。
在所述半导体衬底上形成有第一半导体材料层，其中，所述第一半导体材料层201可以选用硅、多晶硅或锗等常用的半导体材料层，并不局限于某一种。
在该实施例中所述第一半导体材料层201选用多晶硅或者掺杂的多晶硅。
在所述第一半导体材料层201上形成牺牲层202，其中所述牺牲层202选用氧化物，例如二氧化硅，正硅酸乙酯等，并不局限与某一种。
其中所述第二半导体材料层203可以选用硅、多晶硅或锗等常用的半导体材料层，并不局限于某一种。
可选地，在该实施例中所述第二半导体材料层203选用与所述第一半导体材料相同的材料，例如多晶硅或者掺杂的多晶硅。
其中在本发明中所述半导体器件可以为各种MEMS器件，如TPMS、发动机机油压力传感器、汽车刹车系统空气压力传感器、汽车发动机进气歧管压力传感器(TMAP)、柴油机共轨压力传感器；消费电子：如胎压计、血压计、橱用秤、健康秤，洗衣机、洗碗机、电冰箱、微波炉、烤箱、吸尘器用压力传感器，空调压力传感器，洗衣机、饮水机、洗碗机、太阳能热水器用液位控制压力传感器；工业电子：如数字压力表、数字流量表、工业配料称重等，电子音像领域：麦克风等设备。
本发明以MEMS麦克风为例对本发明所述方法做详细的说明和解释。
在MEMS麦克风中所述第一半导体材料层为振膜，所述第二半导体材料层则为背板。
其中，所述第二半导体材料层包括主芯片区域2031和位于所述主芯片区域一侧的条状区域2032，其中在所述条状区域2032中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层2034，如图3所示。
其中，所述蚀刻液阻挡层的延伸方向与所述条状区域的延伸方向垂直，如图3中，所述蚀刻液阻挡层的延伸方向为横向，所述条状区域的延伸方向为纵向，并且所述蚀刻液阻挡层与所述条状区域呈一体设置。
进一步，所述条状区域2032设置于所述主芯片区域2031的一侧边上，例如下侧边，如图3所示。
其中，所述蚀刻液阻挡层呈矩形，例如为长条形状，其中所述长条形状的长边较大，宽度较小，呈细长形状，但是需要说明的是所述蚀刻液阻挡层只要呈细长条即可，并非一定为规则的矩形，类似矩形也可以应用于本发明，或者其他的能够阻挡蚀刻液的形状也可以应用于本申请。
其中，所述蚀刻液阻挡层与所述主芯片区域之间具有间隔，而且所述间隔较小，以防止蚀刻液对所述间隔区域造成较大的蚀刻面积，因此所述蚀刻液阻挡层尽量靠近所述主芯片区域2031。
其中，所述条状区域中与所述主芯片区域相对的一端为接触区域2033，所述接触区域用于在后续的步骤中形成互连结构等。
在所述条状区域中靠近所述主芯片区域的一端的两侧设置条状的蚀刻液阻挡层，通过设置所述蚀刻液阻挡层，可以有效减少缓冲蚀刻(BOE)过程中的毛细作用，达到了控制所述接触(contact)区域牺牲材料层(例如氧化硅)刻蚀区域的效果。
本发明通过在靠近主芯片区域条状区域的两边的蚀刻区域新设计的蚀刻液阻挡层，所述蚀刻液可以应用在所有包含湿法刻蚀制程中会发生毛细作用的设计当中,所述蚀刻液阻挡层的设计可以有效减少毛细作用的影响，不仅可以减少BOE过度刻蚀的面积，达到了控制接触区域牺牲材料层(例如氧化硅)刻蚀区域的效果，能够有效改善器件性能。
在所述第二半导体材料层和所述间隙壁形成覆盖层205，以覆盖所述第二半导体材料层和所述间隙壁。
其中，所述覆盖层为氮化物，例如选用SiN。
其中，所述覆盖层的沉积方法可以为化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)中的一种，以形成所述覆盖层。
在本发明中通过在靠近主芯片区域条状区域的两边的蚀刻区域新设计的蚀刻液阻挡层，可以有效的防止蚀刻液由于毛细作用在所述接触区域聚集，造成蚀刻速率过大，由于所述蚀刻液阻挡层的阻挡作用不仅可以减少BOE过度刻蚀的面积，达到了控制接触区域牺牲材料层(例如氧化硅)刻蚀区域的效果，能够有效改善器件性能。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图4示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件，所述半导体器件包括半导体衬底；第一半导体材料层，位于所述半导体衬底上；第二半导体材料层，位于所述第一半导体材料层的上方；空腔，位于所述第一半导体材料层和所述第二半导体材料层之间；覆盖层，位于所述第二半导体材料层上方并封闭所述空腔；其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的条状区域，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层。通过在靠近主芯片区域条状区域的两边的蚀刻区域新设计的蚀刻液阻挡层，可以有效的防止蚀刻液由于毛细作用在所述接触区域聚集，造成蚀刻速率过大，由于所述蚀刻液阻挡层的阻挡作用不仅可以减少BOE过度刻蚀的面积，达到了控制接触区域牺牲材料层(例如氧化硅)刻蚀区域的效果，能够有效改善器件性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上依次形成有第一半导体材料层、图案化的牺牲层和图案化的第二半导体材料层，其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的条状区域，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层；
在所述第二半导体材料层的侧壁上形成间隙壁；
在所述第二半导体材料层和所述间隙壁形成覆盖层，以覆盖所述第二半导体材料层和所述间隙壁；以及
通过湿法蚀刻去除所述间隙壁和所述主芯片区域下方的所述牺牲层，以在所述第一半导体材料层和所述第二半导体材料层之间形成空腔。
2.根据权利要求1所述的制备方法，其特征在于，所述蚀刻液阻挡层的延伸方向与所述条状区域的延伸方向垂直。
3.根据权利要求1所述的制备方法，其特征在于，所述蚀刻液阻挡层呈矩形。
4.根据权利要求1所述的制备方法，其特征在于，所述蚀刻液阻挡层与所述主芯片区域之间具有间隔。
5.根据权利要求1所述的制备方法，其特征在于，所述条状区域中与所述主芯片区域相对的一端为接触区域。
6.根据权利要求1所述的制备方法，其特征在于，所述湿法蚀刻的蚀刻液包括缓冲蚀刻液。
7.一种半导体器件，其特征在于，所述半导体器件包括：
半导体衬底；
第一半导体材料层，位于所述半导体衬底上；
第二半导体材料层，位于所述第一半导体材料层的上方；
空腔，位于所述第一半导体材料层和所述第二半导体材料层之间；
覆盖层，位于所述第二半导体材料层上方并封闭所述空腔；
其中，所述第二半导体材料层包括主芯片区域和位于所述主芯片区域一侧的条状区域，其中在所述条状区域中靠近所述主芯片区域的一端的两侧形成有条状的蚀刻液阻挡层。
8.根据权利要求7所述的半导体器件，其特征在于，所述蚀刻液阻挡层的延伸方向与所述条状区域的延伸方向垂直。
9.根据权利要求7所述的半导体器件，其特征在于，所述蚀刻液阻挡层与所述主芯片区域之间具有间隔。
10.根据权利要求7所述的半导体器件，其特征在于，所述条状区域中与所述主芯片区域相对的一端为接触区域。
11.一种电子装置，其特征在于，所述电子装置包括权利要求7至10之一所述的半导体器件。
CN201610312168.5A 2016-05-12 2016-05-12 一种半导体器件及制备方法、电子装置 Active CN107364826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610312168.5A CN107364826B (zh) 2016-05-12 2016-05-12 一种半导体器件及制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610312168.5A CN107364826B (zh) 2016-05-12 2016-05-12 一种半导体器件及制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN107364826A CN107364826A (zh) 2017-11-21
CN107364826B true CN107364826B (zh) 2019-09-03

Family

ID=60303932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610312168.5A Active CN107364826B (zh) 2016-05-12 2016-05-12 一种半导体器件及制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN107364826B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3765401A1 (en) * 2018-03-14 2021-01-20 Obsidian Sensors, Inc. Mems and nems structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573679A (en) * 1995-06-19 1996-11-12 Alberta Microelectronic Centre Fabrication of a surface micromachined capacitive microphone using a dry-etch process
CN1728888A (zh) * 2004-07-30 2006-02-01 三洋电机株式会社 声敏元件
CN1960581A (zh) * 2005-11-03 2007-05-09 青岛歌尔电子有限公司 一种电容式硅传声器
CN101213142A (zh) * 2005-06-30 2008-07-02 皇家飞利浦电子股份有限公司 制造mems元件的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100065930A1 (en) * 2008-09-18 2010-03-18 Rohm Co., Ltd. Method of etching sacrificial layer, method of manufacturing MEMS device, MEMS device and MEMS sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5573679A (en) * 1995-06-19 1996-11-12 Alberta Microelectronic Centre Fabrication of a surface micromachined capacitive microphone using a dry-etch process
CN1728888A (zh) * 2004-07-30 2006-02-01 三洋电机株式会社 声敏元件
CN101213142A (zh) * 2005-06-30 2008-07-02 皇家飞利浦电子股份有限公司 制造mems元件的方法
CN1960581A (zh) * 2005-11-03 2007-05-09 青岛歌尔电子有限公司 一种电容式硅传声器

Also Published As

Publication number Publication date
CN107364826A (zh) 2017-11-21

Similar Documents

Publication Publication Date Title
CN107425058A (zh) 间隔物整合的方法及所产生的装置
JP2008521251A5 (zh)
CN104655333B (zh) 一种压力传感器及其制备方法
CN105092112A (zh) 一种mems压力传感器及其制备方法
CN107364826B (zh) 一种半导体器件及制备方法、电子装置
CN104743500B (zh) 一种微机电系统及其制备方法
CN104743505B (zh) 一种运动传感器的制备方法
CN106185787B (zh) 一种mems器件及其制备方法、电子装置
CN108083225A (zh) 一种mems器件及其制备方法、电子装置
CN106356295A (zh) 一种层间介电层的化学机械抛光方法及其器件和电子装置
CN105236347B (zh) 一种半导体器件及其制作方法和电子装置
CN106032267A (zh) 一种mems器件及其制作方法和电子装置
CN106932138B (zh) 一种mems压力传感器及其制备方法、电子装置
CN107364827A (zh) 一种半导体器件及制备方法、电子装置
CN105185711B (zh) 一种半导体器件及其制备方法、电子装置
CN106531741B (zh) 一种半导体器件及其制备方法、电子装置
CN105439075B (zh) 一种mems器件及其制备方法、电子装置
CN105789136B (zh) 一种半导体存储器件及其制备方法、电子装置
CN106904566B (zh) 一种mems器件及其制备方法、电子装置
CN104340951B (zh) 一种运动传感器的制备方法
CN105990120A (zh) 一种半导体器件及其制造方法、电子装置
CN105470117B (zh) 一种基于双图案的半导体器件及其制造方法、电子装置
CN107658268B (zh) 一种半导体器件及制备方法、电子装置
CN105384144B (zh) 一种mems器件及其制备方法、电子装置
CN105185738B (zh) 一种半导体器件以及制备方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant