CN106531741B - 一种半导体器件及其制备方法、电子装置 - Google Patents
一种半导体器件及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN106531741B CN106531741B CN201510573964.XA CN201510573964A CN106531741B CN 106531741 B CN106531741 B CN 106531741B CN 201510573964 A CN201510573964 A CN 201510573964A CN 106531741 B CN106531741 B CN 106531741B
- Authority
- CN
- China
- Prior art keywords
- control gate
- isolation structure
- gate
- semiconductor devices
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 238000002955 isolation Methods 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 37
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 30
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 239000007769 metal material Substances 0.000 claims abstract description 21
- 238000007667 floating Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000000926 separation method Methods 0.000 claims abstract description 8
- 238000003475 lamination Methods 0.000 claims description 12
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 125000003963 dichloro group Chemical group Cl* 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供基底，在所述基底上形成有包括浮栅、隔离层、控制栅的若干栅极叠层以及位于所述栅极叠层之间的隔离结构；步骤S2：回蚀刻所述控制栅，以去除部分所述控制栅，以在所述控制栅的上方所述隔离结构之间形成凹槽；步骤S3：沉积金属材料层以填充所述凹槽并覆盖所述隔离结构；步骤S4：执行第一次退火步骤，以在所述控制栅的上方形成自对准硅化物层；步骤S5：蚀刻去除所述隔离结构上方未反应的所述金属材料层，同时去除部分所述自对准硅化物层至与所述隔离结构的顶部平齐。所述方法可以使所述自对准硅化物具有良好的轮廓，进一步提高了半导体器件的性能和良率。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，还可以通过改变有源区的平面布置或改变单元布局来减小单元面积。
NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到广泛的应用。
随着半导体器件尺寸的不断降低，NAND闪存中控制栅之间的隔离结构和控制栅上方的自对准硅化物NiPtSi的形成成为一大挑战。在NAND闪存制备过程中在形成浮栅和控制栅之后，通过调节控制栅自对准硅化物NiPtSi以得到目标图案，但是所述自对准硅化物NiPtSi轮廓的底部具有很大的问题，存在底部膨胀过大(swell)的问题，使得所述控制栅顶部具有很大的头部，影响了器件的性能和良率。
因此需要对目前所述NAND器件的制备做进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供基底，在所述基底上形成有包括浮栅、隔离层、控制栅的若干栅极叠层以及位于所述栅极叠层之间的隔离结构；
步骤S2：回蚀刻所述控制栅，以去除部分所述控制栅，以在所述控制栅的上方所述隔离结构之间形成凹槽；
步骤S3：沉积金属材料层以填充所述凹槽并覆盖所述隔离结构；
步骤S4：执行第一次退火步骤，以在所述控制栅的上方形成自对准硅化物层；
步骤S5：蚀刻去除所述隔离结构上方未反应的所述金属材料层，同时去除部分所述自对准硅化物层至与所述隔离结构的顶部平齐。
可选地，所述步骤S5之后还进一步包括步骤S6：执行第二退火步骤。
可选地，在所述步骤S1中，在所述栅极叠层和所述隔离结构上方还形成有保护叠层，所述步骤S1还进一步包括：
步骤S11：执行平坦化步骤，以使所述保护叠层具有平坦的表面；
步骤S12：去除所述保护叠层，以露出所述栅极叠层和所述隔离结构。
可选地，在所述步骤S2中选用TMAH回蚀刻所述控制栅。
可选地，所述TMAH的质量分数浓度为1-3％。
可选地，在所述步骤S2中回蚀刻所述控制栅以去除150～250埃或更多的所述控制栅。
可选地，在所述步骤S2中在所述回蚀刻之前还进一步包括选用DHF进行蚀刻的步骤，以完全露出所述控制栅。
可选地，在所述步骤S3中在沉积所述金属材料层之前还进一步包括对所述凹槽进行清洗的步骤。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题提供了一种半导体器件的制备方法，在所述方法中在去除所述保护叠层露出所述控制栅之后回蚀刻所述控制栅，以降低所述控制栅的高度，在所述控制栅的上方所述隔离结构之间形成凹槽，通过所述凹槽来定义所述自对准硅化物的形状，然后在所述凹槽中沉积金属材料并退火，以形成自对准硅化物，所述方法通过所述凹槽可以使所述自对准硅化物具有良好的轮廓，而不会发生头部或底部膨胀过大的问题，进一步提高了半导体器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1e为本发明一具体实施方式中所述半导体器件的制备过程示意图；
图2为本发明一具体实施方式中所述半导体器件的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例1
为了解决现有技术中存在的问题，本发明提供了一种半导体器件的制备方法，下面结合附图1a-1e对所述方法做进一步的说明。
首先，执行步骤101，提供基底101，在所述基底上形成有包括浮栅102、隔离层103、控制栅104的若干栅极叠层以及位于所述栅极叠层之间的隔离结构105。
具体地，如图1a所示，其中所述基底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
然后在所述基底上形成浮栅材料层、隔离层材料层和控制栅材料层，然后图案化浮栅材料层、隔离层材料层和控制栅材料层以形成若干包括浮栅102、隔离层103和控制栅104的栅极叠层。
为了更清楚的对该过程进行说明示例性对所述栅极叠层的形成进行说明：
可选地，首先基底101上沉积隧穿氧化层(图中未示出)，所述隧穿氧化层为氧化物，在本发明中可选SiO2层作为隧穿氧化层，所述隧穿氧化层的厚度可以为1-20nm，但不仅仅局限于该厚度，本领域技术人员可以根据需要进行调整，以获得更好效果。在该步骤中作为一种具体实施方式，沉积所述SiO2层时可以选用热氧化、原子层沉积、化学气相沉积、电子束蒸发或磁控溅射方法。
接着在所述隧穿氧化层上形成浮栅材料层，其中所述浮栅材料层可以选用半导体材料，例如硅、多晶硅或者Ge等，并不局限于某一种材料，在该实施例中所述浮栅材料层选用多晶硅。
可选地，所述浮栅材料层的沉积方法可以选择分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
在该实施例中，所述多晶硅选用外延方法形成，具体地，在优选实施例中以硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在隧穿氧化层表面上外延生长。
接着在所述浮栅材料层上形成隔离材料层，其中所述隔离材料层可以选用本领域常用的绝缘材料，例如氧化物、氮化物中的一种或多种。
例如在该实施例中所述隔离材料层选用ONO(氧化物-氮化物-氧化物的结构绝缘隔离层)。
在所述隔离材料层上形成控制栅材料层，其中，所述控制栅材料层可以选用半导体材料，例如硅、多晶硅或者Ge等，并不局限于某一种材料，在该实施例中所述控制栅材料层选用多晶硅。
然后图案化所述浮栅材料层、隔离层材料层和控制栅材料层，例如在所述控制栅材料层上形成图案化的掩膜层，以所述掩膜层为掩膜蚀刻所述浮栅材料层、隔离层材料层和控制栅材料层，以形成浮栅102、隔离层103和控制栅104，继而形成所述栅极叠层。
在形成所述栅极叠层之后还可以进一步包括在所述栅极叠层的侧壁上形成间隙壁的步骤，以用于隔离。
进一步，在所述栅极叠层之间的空隙中填充隔离材料，以形成所述隔离结构105，其中所述隔离材料可以选用本领域常用的各种绝缘材料，在此不再一一列举。
在所述栅极叠层和所述隔离结构上方还形成有保护叠层106，其中保护叠层106可以选用各种硬掩膜层，例如氧化物、氮化物以及两者的结合，并不局限于某一种。
例如在该实施例中所述保护叠层106包括依次形成的氧化物和氮化物，如图1a所示。
在该步骤中还进一步包括执行平坦化步骤，例如平坦化所述氮化物的上表面，以使所述保护叠层具有平坦的表面，为后续工艺准备；接着去除所述保护叠层，如图1b所示，例如去除所述氧化物和氮化物，以露出所述栅极叠层和所述隔离结构。
执行步骤102，回蚀刻所述控制栅104，以去除部分所述控制栅，以在所述控制栅的上方所述隔离结构之间形成凹槽。
具体地，如图1c所示，在该步骤中改变现有技术中蚀刻去除所述隔离结构露出所述控制栅的方法，回蚀刻所述控制栅，以在所述控制栅的上方所述隔离结构之间形成凹槽，通过所述凹槽来定义要在所述控制栅上形成的自对准硅化物的形状，以解决自对准硅化物底部膨胀(swell)的问题。
具体地，在该步骤中通过湿法清洗或者干法蚀刻的方法回蚀刻所述控制栅，并不局限于某一种。
例如在该步骤中可以选用湿法回蚀刻所述控制栅，其中，可以选用TMAH回蚀刻所述控制栅，所述TMAH的质量分数浓度为1-3％，例如2.38％。
可选地，在所述步骤中所述回蚀刻所述控制栅以去除150～250埃或更多的所述控制栅。
可选地，在所述步骤S2中所述回蚀刻的温度为25～30℃。
进一步，在所述步骤中在所述回蚀刻之前还进一步附加蚀刻的步骤，以去除所述控制栅上原本具有的或者CMP之后剩余的氧化物，以完全露出所述控制栅。
可选地，在该步骤中选用湿法蚀刻，例如和所述控制栅具有较大蚀刻选择比的湿法蚀刻，例如选用DHF蚀刻，所述DHF中H2O与HF的体积比为1:100～300，蚀刻温度为室温，蚀刻去除量为10～25埃。
在蚀刻完成之后得到如图1c所示的凹槽，通过所述凹槽来定义所述自对准硅化物的形状，然后在所述凹槽中沉积金属材料并退火，以形成自对准硅化物，所述方法通过所述凹槽可以使所述自对准硅化物具有良好的轮廓，而不会发生头部或底部膨胀过大的问题，进一步提高了半导体器件的性能和良率。
执行步骤103，沉积金属材料层107以填充所述凹槽并覆盖所述隔离结构。
如图1d所示，在该步骤中在沉积所述金属材料层之前还可以进一步包括清洗的步骤，以提高沉积效果。
其中，所述金属材料可以选用形成自对准硅化物常用的材料，并不局限于某一种，例如可以选用NiPt。
其中，所述金属材料层的厚度基于最后形成自对准硅化物的厚度，根据最后形成自对准硅化物的厚度进行调整。
其中，所述金属材料层的形成方法也并不局限于某一种，可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及外延生长中的一种。
执行步骤104，执行第一次退火步骤，以在所述控制栅的上方形成自对准硅化物层。
具体地，在该步骤中通过退火步骤使位于所述控制栅上方的金属与控制栅进行反应，以形成自对准硅化物层。
例如当所述金属材料层选用NiPt时，在退火之后可以在所述控制栅的上方形成NiPtSi。
所述退火步骤可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
可选地，在本发明中可以选用快速热退火，具体地，所述退火步骤是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为200～250℃，所述热退火步骤时间为10～120s。
执行步骤105，蚀刻去除所述隔离结构上方未反应的所述金属材料层，同时去除部分所述自对准硅化物层至与所述隔离结构的顶部平齐。
具体地，如图1e所示，在该步骤中蚀刻去除所述隔离结构上方未反应的所述金属材料层，例如选用干法蚀刻或者湿法蚀刻去除所述隔离结构上方未反应的所述金属材料层。
可选地，在该步骤中可以选用湿法蚀刻去除所述隔离结构上方未反应的所述金属材料层，同时去除部分所述自对准硅化物层至与所述隔离结构的顶部平齐，以获得目标形状的自对准硅化物层。
执行步骤106，执行第二退火步骤。
具体地，所述退火步骤可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
可选地，在本发明中可以选用快速热退火，具体地，所述退火步骤是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为700-1200℃，所述热退火步骤时间为00.1～1500ms。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题提供了一种半导体器件的制备方法，在所述方法中在去除所述保护叠层露出所述控制栅之后回蚀刻所述控制栅，以降低所述控制栅的高度，在所述控制栅的上方所述隔离结构之间形成凹槽，通过所述凹槽来定义所述自对准硅化物的形状，然后在所述凹槽中沉积金属材料并退火，以形成自对准硅化物，所述方法通过所述凹槽可以使所述自对准硅化物具有良好的轮廓，而不会发生头部或底部膨胀过大的问题，进一步提高了半导体器件的性能和良率。
图2为本发明一具体实施方式中所述半导体器件的制备工艺流程图，具体包括以下步骤：
步骤S1：提供基底，在所述基底上形成有包括浮栅、隔离层、控制栅的若干栅极叠层以及位于所述栅极叠层之间的隔离结构；
步骤S2：回蚀刻所述控制栅，以去除部分所述控制栅，以在所述控制栅的上方所述隔离结构之间形成凹槽；
步骤S3：沉积金属材料层以填充所述凹槽并覆盖所述隔离结构；
步骤S4：执行第一次退火步骤，以在所述控制栅的上方形成自对准硅化物层；
步骤S5：蚀刻去除所述隔离结构上方未反应的所述金属材料层，同时去除部分所述自对准硅化物层至与所述隔离结构的顶部平齐。
实施例2
本发明还提供了一种半导体器件，所述半导体器件通过实施例1中的所述方法制备得到，所述半导体器件通过所述凹槽可以使所述自对准硅化物具有良好的轮廓，而不会发生头部或底部膨胀过大的问题，进一步提高了半导体器件的性能和良率。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制备方法，包括：
步骤S1：提供基底，在所述基底上形成有包括浮栅、隔离层、控制栅的若干栅极叠层以及位于所述栅极叠层之间的隔离结构；
步骤S2：回蚀刻所述控制栅，以去除部分所述控制栅，以在所述隔离结构之间的所述控制栅的上方形成凹槽；
步骤S3：沉积金属材料层以填充所述凹槽并覆盖所述隔离结构；
步骤S4：执行第一次退火步骤，以在所述控制栅的上方形成自对准硅化物层；
步骤S5：蚀刻去除所述隔离结构上方未反应的所述金属材料层，同时去除部分所述自对准硅化物层至与所述隔离结构的顶部平齐。
2.根据权利要求1所述的方法，其特征在于，所述步骤S5之后还进一步包括步骤S6：执行第二退火步骤。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，在所述栅极叠层和所述隔离结构上方还形成有保护叠层，所述步骤S1还进一步包括：
步骤S11：执行平坦化步骤，以使所述保护叠层具有平坦的表面；
步骤S12：去除所述保护叠层，以露出所述栅极叠层和所述隔离结构。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S2中选用TMAH回蚀刻所述控制栅。
5.根据权利要求4所述的方法，其特征在于，所述TMAH的质量分数浓度为1-3％。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S2中回蚀刻所述控制栅以去除大于150埃的所述控制栅。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S2中在所述回蚀刻之前还进一步包括选用DHF进行蚀刻的步骤，以完全露出所述控制栅。
8.根据权利要求1所述的方法，其特征在于，在所述步骤S3中在沉积所述金属材料层之前还进一步包括对所述凹槽进行清洗的步骤。
9.一种基于权利要求1至8之一所述的方法制备得到的半导体器件。
10.一种电子装置，包括权利要求9所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510573964.XA CN106531741B (zh) | 2015-09-10 | 2015-09-10 | 一种半导体器件及其制备方法、电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510573964.XA CN106531741B (zh) | 2015-09-10 | 2015-09-10 | 一种半导体器件及其制备方法、电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106531741A CN106531741A (zh) | 2017-03-22 |
| CN106531741B true CN106531741B (zh) | 2019-09-03 |
Family
ID=58346096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510573964.XA Active CN106531741B (zh) | 2015-09-10 | 2015-09-10 | 一种半导体器件及其制备方法、电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106531741B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108389786B (zh) * | 2018-03-08 | 2019-06-21 | 长江存储科技有限责任公司 | 用于三维存储器件的存储区制作过程的硬掩模处理方法 |
| CN114756880B (zh) * | 2022-04-14 | 2023-03-14 | 电子科技大学 | 一种基于fpga的信息隐藏方法及系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100370242B1 (ko) * | 2000-12-26 | 2003-01-30 | 삼성전자 주식회사 | 불휘발성 메모리 소자의 제조방법 |
| KR100481986B1 (ko) * | 2002-11-12 | 2005-04-14 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자의 제조 방법 |
| AU2003279478A1 (en) * | 2002-12-19 | 2004-07-14 | Koninklijke Philips Electronics N.V. | Non-volatile memory cell and method of fabrication |
| CN1277307C (zh) * | 2003-06-06 | 2006-09-27 | 南亚科技股份有限公司 | 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法 |
| JP2008244108A (ja) * | 2007-03-27 | 2008-10-09 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| CN104752359B (zh) * | 2013-12-30 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 存储器件及其形成方法 |
-
2015
- 2015-09-10 CN CN201510573964.XA patent/CN106531741B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106531741A (zh) | 2017-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106558589B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| TW201921455A (zh) | 製造用於水平環繞式閘極元件的接面及間隔物之方法 | |
| CN105428238B (zh) | 一种FinFET器件及其制作方法和电子装置 | |
| CN105336609A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN107464813A (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN106531741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601741B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106601685B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108122840A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN105789136B (zh) | 一种半导体存储器件及其制备方法、电子装置 | |
| CN106558610B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105097516A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN109037214A (zh) | 一种半导体器件及其制备方法和电子装置 | |
| CN106910685A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105990240B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN106558546B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN105470117B (zh) | 一种基于双图案的半导体器件及其制造方法、电子装置 | |
| CN105336583B (zh) | 一种基于双图案的半导体器件及其制造方法、电子装置 | |
| CN107170723A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN108807403A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN108807402A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107482008A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107527814A (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN107481968A (zh) | 半导体器件的制作方法及半导体器件和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |