CN105336583B - 一种基于双图案的半导体器件及其制造方法、电子装置 - Google Patents

一种基于双图案的半导体器件及其制造方法、电子装置 Download PDF

Info

Publication number
CN105336583B
CN105336583B CN201410401106.2A CN201410401106A CN105336583B CN 105336583 B CN105336583 B CN 105336583B CN 201410401106 A CN201410401106 A CN 201410401106A CN 105336583 B CN105336583 B CN 105336583B
Authority
CN
China
Prior art keywords
layer
photoresist
coating
siliceous
oxide skin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410401106.2A
Other languages
English (en)
Other versions
CN105336583A (zh
Inventor
胡华勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410401106.2A priority Critical patent/CN105336583B/zh
Publication of CN105336583A publication Critical patent/CN105336583A/zh
Application granted granted Critical
Publication of CN105336583B publication Critical patent/CN105336583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种基于双图案的半导体器件及其制造方法、电子装置，所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有掩膜叠层，所述掩膜叠层包括位于最上方的图案化的含硅光刻胶层；步骤S2：选用氧基等离子体对所述含硅光刻胶层进行氧化处理，以在所述含硅光刻胶层的表面形成氧化物层，同时未被氧化的所述含硅光刻胶层形成光刻胶核；步骤S3：回蚀刻所述氧化物层，以露出所述光刻胶核；步骤S4：去除所述光刻胶核，以在所述氧化物层中形成开口；步骤S5：以所述氧化物层为掩膜蚀刻所述半导体衬底，将图案转移至所述半导体衬底中。本发明的优点在于：(1)本发明制备得到的图案的侧壁性能更好，避免了沉积CVD膜对光刻胶的侧壁的应力。

Description

一种基于双图案的半导体器件及其制造方法、电子装置
技术领域
本发明涉及半导体制造领域，具体地，本发明涉及一种基于双图案的半导体器件及其制造方法、电子装置。
背景技术
随着对高容量的半导体存储装置需求的日益增加，半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，随着半导体器件尺寸的不断缩小，双图案技术(Double-Patterning，DP)正作为一种解决途径在器件制备过程中得到广泛的接受和应用。
双图案技术(Double-Patterning，DP)通过节距碎片(pitch fragmentation)克服了K1限制，从而被广泛的用于半导体器件的制备中。目前在双图案技术(Double-Patterning，DP)技术中有自对准双图案(Self-aligned double patterning，SADP)、光刻-蚀刻-光刻-蚀刻(Litho-Etch-Litho-Etch，LELE)以及冻结涂层蚀刻(Litho-Freeze-Litho，LFL)。
在器件制备过程中选用哪种技术，需要综合考虑每种技术的灵活性、适用性以及成本的高低进行选择。其中自对准双图案技术(Self-aligned double patterning，SADP)在实现最小间距的蚀刻能力超出了对该方法的期待。
在SADP过程中通常选用光刻胶并图案化作为双图案中的核(core)，对选用低温沉积方法在所述光刻胶核上形成间隙壁层，在沉积过程中所述间隙壁层对所述光刻胶核产生一定的应力，导致光刻胶核的侧壁性能降低，甚至发生变形，从而对图案的转移造成影响，最终影响器件的性能和良率。
因此，需要对目前所述SADP方法作进一步的改进，以便消除上述问题，提高器件的性能和良率。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种基于双图案的半导体器件的制造方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有掩膜叠层，所述掩膜叠层包括位于最上方的图案化的含硅光刻胶层；
步骤S2：选用氧基等离子体对所述含硅光刻胶层进行氧化处理，以在所述含硅光刻胶层的表面形成氧化物层，同时未被氧化的所述含硅光刻胶层形成光刻胶核；
步骤S3：回蚀刻所述氧化物层，以露出所述光刻胶核；
步骤S4：去除所述光刻胶核，以在所述氧化物层中形成开口；
步骤S5：以所述氧化物层为掩膜蚀刻所述半导体衬底，将图案转移至所述半导体衬底中。
可选地，在所述步骤S2中，所述氧基等离子体对所述含硅光刻胶层进行氧化处理的离子扩散角为-70°～70°。
可选地，在所述步骤S2中，在所述氧化处理之后，在所述含硅光刻胶层的表面形成交联氧化物层SiOx。
可选地，在所述步骤S3中，所述回蚀刻选用各向异性的反应离子蚀刻。
可选地，在所述步骤S3中，所述回蚀刻选用CxFy的蚀刻气氛。
可选地，在所述步骤S4中，通过湿法剥离的方法去除所述光刻胶核。
可选地，在所述步骤S1中，所述含硅光刻胶层的图案化方法包括：对所述含硅光刻胶层使用无掩模曝光，并在曝光后进行烘烤。
可选地，选用TMAH进行湿法剥离以去除所述光刻胶核。
可选地，在所述步骤S1中，所述掩膜叠层包括依次形成的硬掩膜层、底部抗反射层和所述含硅光刻胶层。
可选地，所述步骤S5包括：
步骤S51：以所述氧化物层为掩膜蚀刻所述底部抗反射层，以打开所述底部抗反射层；
步骤S52：以所述氧化物层和所述底部抗反射层为掩膜蚀刻所述硬掩膜层和所述半导体衬底，以将所述图案转移至所述半导体衬底中。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在衬底上形成含硅光刻胶层之后，不再通过沉积的方法在所述光刻胶层上形成间隙壁层，而是通过含氧等离子体对所述含硅光刻胶层进行处理，使所述氧等离子体和硅发生反应，在所述光刻胶的表面形成氧化物层和位于氧化物层内部的光刻胶核，最后去除所述光刻胶核以形成双图案，通过所述方法本发明避免了沉积间隙壁对所述光刻胶层造成的应力，使所述光刻胶层的形状和侧壁性不受损坏，进一步所述方法还避免了CVD等高温步骤，进一步减小了高温步骤对光刻胶层侧壁造成的损坏。
本发明的优点在于：
(1)本发明制备得到的图案的侧壁性能更好，避免了沉积CVD膜对光刻胶的侧壁的应力。
(2)所述方法的工艺成本更低，进一步降低半导体器件的生产成本。
(3)工艺过程更加简单，而且更加容易控制。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1e为现有技术中制造半导体器件的过程示意图；
图2a-2f为本发明一实施方式中基于双图案方法的过程示意图；
图3本发明基于双图案制造半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
现有技术中所述SADP制备半导体器件的方法有两种，第一种，首先如图1a中的A所示，提供半导体衬底101、硬掩膜层102以及抗反射层103，其中B为所述A的SEM示意图。
如图1b所示，图案化所述抗反射层，以将图案转移至所述抗反射层中。
如图1c中A所示，蚀刻所述硬掩膜层102，然后沉积间隙壁材料层104。
如图1d中A所示，蚀刻所述间隙壁材料层104以形成间隙壁，如图1e中A所示，蚀刻所述衬底，以形成双图案，在该方法中需要采用CVD方法来沉积所述间隙壁材料层，而且在图案化过程中需要蚀刻所述硬掩膜层，所述硬掩膜层的蚀刻条件非常苛刻，所述方法不仅不再繁琐，而且成本很高。
为了降低成本可以选用第二种方法，如图1c中A所示，直接在所述衬底上形成光刻胶图案，然后在所述光刻胶图案上沉积间隙壁材料层104，但是由于所述光刻胶的硬度不够，不足以承受所述间隙壁材料层的压力以及蚀刻时的压力，如图1c中C所示(C为B的SEM示意图)，很容易使所述光刻胶上的图案变形，得到如图1d中B所述图案，在进行双图案技术时所述器件严重变形，如图1e中B所示，1e中C为1e中B的SEM示意图，而且该过程也不可避免的执行CVD过程。
因此，虽然现有技术中存在双图案技术，但是都存在过程繁琐、成本过高的问题，若降低成本则产品的质量又不能保证，使器件发生严重的形变，造成产品合格率降低，因此需要对上述方法进行改进，以消除目前存在的问题。
实施例1
下面结合附图2a-2f对本发明所述方法作进一步的说明，其中图2a-2f为本发明一实施方式中基于双图案方法的过程示意图。
首先执行步骤201，提供半导体衬底201，在所述半导体衬底201上形成掩膜叠层，所述掩膜叠层包括依次形成的硬掩膜层202、底部抗反射层203和所述含硅光刻胶层204。
具体地，如图2a所示，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
可选地，还可以在所述半导体衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本发明中形成浅沟槽隔离，所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。
一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。
此外，半导体衬底上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
接着，在所述衬底上形成掩膜叠层，在本发明中所述掩膜叠层包括依次沉积的硬掩膜层、底部抗反射层(bottom anti-reflection coat，BARC)以及含硅光刻胶层204。
具体地，所述硬掩膜层可以为硬掩膜可以为TiN、TaN、Ti和Ta、SiN、SiC、NDC中的一种或者多种的组合。所述硬掩膜层的沉积可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。
然后，在所述掩膜层上形成图案化的含硅光刻胶层204，其中，所述含硅光刻胶层204中形成多个开口，所述含硅光刻胶层204中硅的含量并不局限于某一数值范围。
所述含硅光刻胶层204的图案化方法有两种：一种在所述含硅光刻胶层204上形成掩膜版，并根据所述掩膜版进行曝光显影，以形成所述开口。另外一种是对所述含硅光刻胶层204使用无掩模曝光，并在曝光后进行烘烤，以进行固化。
执行步骤202，选用氧基等离子体对所述含硅光刻胶层204进行氧化处理，以在所述含硅光刻胶层204的表面形成氧化物层205，并在所述氧化物层205内部形成光刻胶核。
具体地，如图2b所示，在该步骤中通过氧基等离子体处理之后，在所述含硅光刻胶层204的表面形成氧化物层205，以避免在该过程中通过CVD等沉积方法在所述光刻胶层上形成间隙壁材料层，从而可以避免对所述光刻胶层造成应力，对所述光刻胶的侧壁性能造成影响。
而且在所述氧化处理之后，在所述氧化物层内部没有被氧化物的光刻胶层形成柱形的光刻胶核。
在该步骤中为了使所述氧基等离子体能够更好地和所述含硅光刻胶层204中的硅发生反应，形成交联氧化物层SiOx，在该步骤中需要调节所述氧基等离子体的离子分布扩散角(spreading of angular ion distribution)，所述氧基等离子体对所述含硅光刻胶层204进行氧化处理的离子扩散角为-70°～70°时，所述角度能够对所述含硅光刻胶层204更有效的氧化。
进一步，所述氧基等离子体的产生方法可以选用本领域常用的方法，例如在本发明的一实施例中选用空气或者含有氧气的气体作为工作气体，然后在所述等离子体源中进行等离子化，选用氧基等离子体处理所述腔室时所述氧等离子体处理的压力为1-7torr，可选为2-5torr，所述O2的流速为300-4000sccm，可选为500-800sccm，所述功率为100-2000w，例如将所述高频射频功率设置为100w以上，产生等离子体以对所述腔室进行处理。
在该步骤中处理时间为0.5-5小时，可选为0.5-1小时，所述参数均为本发明的一具体实施方式，本领域技术人员可以根据实际需要进行选择。
可选地，在该步骤中所述氧化处理的温度较低，避免了CVD等沉积过程中高温步骤对所述光刻胶层造成的影响，所述含硅光刻胶层204在该过程中能够保持良好的形状。
执行步骤203，回蚀刻所述氧化物层205，以露出所述光刻胶核。具体地，如图2c所示，在该步骤中回蚀刻所述氧化物层205，以去除顶部的部分所述氧化物层205，露出所述光刻胶核。
在该步骤中，所述回蚀刻选用各向异性的反应离子蚀刻，所述回蚀刻选用CxFy的蚀刻气氛。例如CF4、CHF3、C4F8或C5F8，在本发明的一具体实施方式中，所述蚀刻可以选用CF4、CHF3，另外加上N2、CO2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，可选为5-60s。
执行步骤204，去除所述光刻胶核，以在所述氧化物层205中形成双图案。
具体地，如图2d所示，通过湿法剥离的方法去除所述光刻胶核。
当所述含硅光刻胶层204使用无掩模曝光，并在曝光后进行烘烤完成所述图案化步骤时，在无掩模曝光后，光阻特性改变，可以通过碱性的显影液去除，例如选用TMAH进行湿法剥离以去除所述光刻胶核。
蚀刻去除所述光刻胶核(Core)，仅保留所述核两侧的所述氧化物层，且去除所述光刻胶核后又形成一个开口，因此在执行完该步骤后内侧壁之间的开口数目翻倍，形成节距翻倍的双图案。
执行步骤205，以所述氧化物层205为掩膜蚀刻所述底部抗反射层203，以打开所述底部抗反射层203。
具体地，如图2e所示，在该步骤中以所述氧化物层205为掩膜蚀刻所述底部抗反射层203，以将所述图案转移至所述底部抗反射层203中，在该步骤中可以选用干法蚀刻或者湿法蚀刻。
执行步骤206，以所述氧化物层205和所述底部抗反射层203为掩膜蚀刻所述硬掩膜层202和所述半导体衬底，以将所述双图案转移至所述半导体衬底中，如图2e所示，该步骤中可以选用本领域常用的蚀刻方法，在此不再赘述。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。在步骤206之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制造方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法在衬底上形成含硅光刻胶层之后，不再通过沉积的方法在所述光刻胶层上形成间隙壁层，而是通过含氧等离子体对所述含硅光刻胶层进行处理，使所述氧等离子体和硅发生反应，在所述光刻胶的表面形成氧化物层和位于氧化物层内部的光刻胶核，最后去除所述光刻胶核以形成双图案，通过所述方法本发明避免了沉积间隙壁对所述光刻胶层造成的应力，使所述光刻胶层的形状和侧壁性不受损坏，进一步所述方法还避免了CVD等高温步骤，进一步减小了高温步骤对光刻胶层侧壁造成的损坏。
本发明的优点在于：
(1)本发明制备得到的图案的侧壁性能更好，避免了沉积CVD膜对光刻胶的侧壁的应力。
(2)所述方法的工艺成本更低，进一步降低半导体器件的生产成本。
(3)工艺过程更加简单，而且更加容易控制。
图3为本发明一具体实施方式中所述半导体器件的制备工艺流程图，具体包括以下步骤：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有掩膜叠层，所述掩膜叠层包括位于最上方的图案化的含硅光刻胶层；
步骤S2：选用氧基等离子体对所述含硅光刻胶层进行氧化处理，以在所述含硅光刻胶层的表面形成氧化物层，同时未被氧化的所述含硅光刻胶层形成光刻胶核；
步骤S3：回蚀刻所述氧化物层，以露出所述光刻胶核；
步骤S4：去除所述光刻胶核，以在所述氧化物层中形成开口；
步骤S5：以所述氧化物层为掩膜蚀刻所述半导体衬底，将图案转移至所述半导体衬底中。
实施例2
本发明还提供了一种半导体器件，所述半导体器件(MEMS器件)选用实施例1所述的方法制备。通过本发明方法制备得到的半导体器件的图案的侧壁性能更好，避免了沉积CVD膜对光刻胶的侧壁的应力，同时半导体器件的生产成本更低。
实施例3
本发明还提供了一种电子装置，包括实施例2所述的半导体器件。其中，半导体器件为实施例2所述的半导体器件，或根据实施例1所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种基于双图案的半导体器件的制造方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有掩膜叠层，所述掩膜叠层包括位于最上方的图案化的含硅光刻胶层；
步骤S2：选用氧基等离子体对所述含硅光刻胶层进行氧化处理，以在所述含硅光刻胶层的表面形成氧化物层，同时未被氧化的所述含硅光刻胶层形成光刻胶核；
步骤S3：回蚀刻所述氧化物层的顶部，以露出所述光刻胶核；
步骤S4：去除所述光刻胶核，以在所述氧化物层中形成开口；
步骤S5：以所述氧化物层为掩膜蚀刻所述半导体衬底，将图案转移至所述半导体衬底中。
2.根据权利要求1所述的方法，其特征在于，在所述步骤S2中，所述氧基等离子体对所述含硅光刻胶层进行氧化处理的离子扩散角为-70°～70°。
3.根据权利要求1或2所述的方法，其特征在于，在所述步骤S2中，在所述氧化处理之后，在所述含硅光刻胶层的表面形成交联氧化物层SiOx。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S3中，所述回蚀刻选用各向异性的反应离子蚀刻。
5.根据权利要求1或4所述的方法，其特征在于，在所述步骤S3中，所述回蚀刻选用CxFy的蚀刻气氛。
6.根据权利要求1所述的方法，其特征在于，在所述步骤S4中，通过湿法剥离的方法去除所述光刻胶核。
7.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，所述含硅光刻胶层的图案化方法包括：对所述含硅光刻胶层使用无掩模曝光，并在曝光后进行烘烤。
8.根据权利要求1或7所述的方法，其特征在于，选用TMAH进行湿法剥离以去除所述光刻胶核。
9.根据权利要求1所述的方法，其特征在于，在所述步骤S1中，所述掩膜叠层包括依次形成的硬掩膜层、底部抗反射层和所述含硅光刻胶层。
10.根据权利要求9所述的方法，其特征在于，所述步骤S5包括：
步骤S51：以所述氧化物层为掩膜蚀刻所述底部抗反射层，以打开所述底部抗反射层；
步骤S52：以所述氧化物层和所述底部抗反射层为掩膜蚀刻所述硬掩膜层和所述半导体衬底，以将所述图案转移至所述半导体衬底中。
11.一种基于权利要求1至10之一所述的方法制备得到的半导体器件。
12.一种电子装置，包括权利要求11所述的半导体器件。
CN201410401106.2A 2014-08-14 2014-08-14 一种基于双图案的半导体器件及其制造方法、电子装置 Active CN105336583B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410401106.2A CN105336583B (zh) 2014-08-14 2014-08-14 一种基于双图案的半导体器件及其制造方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410401106.2A CN105336583B (zh) 2014-08-14 2014-08-14 一种基于双图案的半导体器件及其制造方法、电子装置

Publications (2)

Publication Number Publication Date
CN105336583A CN105336583A (zh) 2016-02-17
CN105336583B true CN105336583B (zh) 2018-07-20

Family

ID=55287031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410401106.2A Active CN105336583B (zh) 2014-08-14 2014-08-14 一种基于双图案的半导体器件及其制造方法、电子装置

Country Status (1)

Country Link
CN (1) CN105336583B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109767976A (zh) * 2017-11-10 2019-05-17 中芯国际集成电路制造(上海)有限公司 图案化光刻胶、自对准多重图案、半导体器件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101378009A (zh) * 2007-08-29 2009-03-04 株式会社瑞萨科技 使用双图案形成的半导体装置的制造方法及掩模
CN102347217A (zh) * 2010-07-27 2012-02-08 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN103779187A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种基于双图案的半导体器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101378009A (zh) * 2007-08-29 2009-03-04 株式会社瑞萨科技 使用双图案形成的半导体装置的制造方法及掩模
CN102347217A (zh) * 2010-07-27 2012-02-08 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
CN103779187A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种基于双图案的半导体器件的制造方法

Also Published As

Publication number Publication date
CN105336583A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
US7709396B2 (en) Integral patterning of large features along with array using spacer mask patterning process flow
CN104916583B (zh) 用于平坦凹进或去除可变高度层的barc辅助工艺
CN105336609B (zh) 一种FinFET器件及其制造方法、电子装置
JP2007134668A (ja) 半導体素子のトレンチ形成方法及びそれを利用した半導体素子の素子分離方法
JP7122061B2 (ja) エアギャップ形成プロセス
CN106558589B (zh) 一种半导体器件及其制备方法、电子装置
CN110718460B (zh) 一种改善sadp中奇偶效应的工艺方法
CN103779187B (zh) 一种基于双图案的半导体器件的制造方法
US20160233105A1 (en) Method of forming a trench in a semiconductor device
CN109994478A (zh) 一种半导体器件及其制作方法、电子装置
CN105336583B (zh) 一种基于双图案的半导体器件及其制造方法、电子装置
JP2008537319A (ja) 酸化膜のサイドウォールスペーサを有するシャロー・トレンチ・アイソレーション構造の製造法
CN101192011A (zh) 用于自对准蚀刻的系统和方法
CN112687695A (zh) 一种三维存储器的制造方法
CN105097516B (zh) 一种FinFET器件及其制造方法、电子装置
CN106531741B (zh) 一种半导体器件及其制备方法、电子装置
CN108122840A (zh) 一种半导体器件及制备方法、电子装置
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN105097517B (zh) 一种FinFET器件及其制造方法、电子装置
CN105470117B (zh) 一种基于双图案的半导体器件及其制造方法、电子装置
CN106960819B (zh) 一种半导体器件及其制造方法、电子装置
CN105789136B (zh) 一种半导体存储器件及其制备方法、电子装置
CN105575786B (zh) 一种半导体器件及其制造方法、电子装置
CN105576023B (zh) 一种半导体器件及其制备方法、电子装置
CN105097811B (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant