CN103779187B - 一种基于双图案的半导体器件的制造方法 - Google Patents
一种基于双图案的半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103779187B CN103779187B CN201210399295.5A CN201210399295A CN103779187B CN 103779187 B CN103779187 B CN 103779187B CN 201210399295 A CN201210399295 A CN 201210399295A CN 103779187 B CN103779187 B CN 103779187B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- medial wall
- photoresist layer
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 238000000059 patterning Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 167
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 122
- 239000000463 material Substances 0.000 claims abstract description 64
- 239000002344 surface layer Substances 0.000 claims abstract description 36
- 238000004132 cross linking Methods 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000004528 spin coating Methods 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 15
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 12
- 239000002253 acid Substances 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 239000003795 chemical substances by application Substances 0.000 claims description 8
- 238000003763 carbonization Methods 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 239000003575 carbonaceous material Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 abstract description 11
- 230000008021 deposition Effects 0.000 abstract description 11
- 239000007792 gaseous phase Substances 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000005229 chemical vapour deposition Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 238000002360 preparation method Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种基于双图案的半导体器件的制造方法，所述方法包括：提供半导体衬底以及位于所述衬底上的掩膜层；在所述掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层为通过开口相互隔离的光刻胶核；在所述图案化的光刻胶层上形成交联顶部表面层；去除部分所述光刻胶层侧壁，以削瘦所述光刻胶核、减小所述光刻胶核的关键尺寸；旋涂内侧壁材料层，并覆盖所述交联顶部表面层；回蚀刻所述内侧壁材料层，以在所述光刻胶核上形成内侧壁；去除剩余的交联顶部表面层和剩余的光刻胶核，以形成双图案化的掩膜。本发明的方法更加简单，无化学气相沉积内侧壁材料带来的应力问题，且蚀刻步骤减少，使得成本大大降低，进一步提高了产品的良率。
Description
技术领域
本发明涉及半导体制造领域，具体地，本发明涉及一种基于双图案的半导体器件的制造方法。
背景技术
对于高容量的半导体存储装置的需求日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元，而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。
双图案技术（Double-Patterning，DP）通过间距碎片（pitch fragmentation）克服了K1限制，从而被广泛的用于半导体器件的制备中，特别是当器件尺寸降到32nm尺寸后。目前在双图案技术（Double-Patterning，DP）技术中有自对准双图案（Self-aligned double patterning，SaDPT）、光刻-蚀刻-光刻-蚀刻（Litho-Etch-Litho-Etch，LELE）以及冻结涂层蚀刻（Litho-Freeze-Litho，LFL）。在器件制备过程中选用哪种技术，需要综合考虑每种技术的灵活性、适用性以及成本的高低进行选择。其中自对准双图案技术（Self-aligned doublepatterning，SaDPT）在实现最小间距的蚀刻能力超出了对该方法的期待。
现有技术中采用双图案制备半导体器件的方法有两种，第一种，首先如图1所示，提供半导体衬底101、硬掩膜层102以及抗反射层103，如图2所示，图案化所述抗反射层，如图3A所示，蚀刻所述硬掩膜层102，然后沉积间隙壁材料层104，如图4A所示，蚀刻所述间隙壁材料层104以形成间隙壁，如图5A所示蚀刻所述衬底，以形成双图案，在该方法中需要采用CVD方法来沉积所述间隙壁材料层，而且在图案化过程中需要蚀刻所述硬掩膜层，所述硬掩膜层的蚀刻条件非常苛刻，所述方法不仅不再繁琐，而且成本很高。为了降低成本可以选用第二种方法，如图3A所示，直接在所述衬底上形成光刻胶图案，然后在所述光刻胶图案上沉积间隙壁材料层，但是由于所述光刻胶的硬度不够，不足以承受所述间隙壁材料层的压力以及蚀刻时的压力，故很容易使所述光刻胶上的图案变形，得到如图4B所述图案，在进行双图案技术时所述器件严重变形，如图5B所示，而且该过程也不可避免的执行CVD过程。
因此，虽然现有技术中存在双图案技术，但是都存在过程繁琐、成本过高的问题，若降低成本则产品的质量又不能保证，使器件发生严重的形变，造成产品合格率降低，因此需要对上述方法进行改进，以消除目前存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种基于双图案的半导体器件的制造方法，所述方法包括：
提供半导体衬底以及位于所述衬底上的掩膜层；
在所述掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层为通过开口相互隔离的光刻胶核；
在所述图案化的光刻胶层上形成交联顶部表面层；
去除部分所述光刻胶层侧壁，以削瘦所述光刻胶核、减小所述光刻胶核的关键尺寸；
旋涂内侧壁材料层，覆盖所述交联顶部表面层；
回蚀刻所述内侧壁材料层，以在所述光刻胶核上形成内侧壁；
去除剩余的交联顶部表面层和剩余的光刻胶核，以形成双图案化的掩膜。
作为优选，所述方法还包括：
图案化所述掩膜层，以将所述图案转移至所述掩膜层。
作为优选，所述掩膜层为BARC。
作为优选，所述掩膜层为硬掩膜层。
作为优选，所述交联顶部表面层的形成方法为：在所述光刻胶层上进行垂直的离子注入，使所述光刻胶层的顶部碳化，以形成所述交联顶部表面层。
作为优选，所述离子为H、B、BFx、BHx、P、As、In、C或Ge。
作为优选，所述离子注入的剂量为10E16-10E13原子/cm3。
作为优选，所述离子注入能量为1KeV-500KeV。
作为优选，湿法削减去除部分所述光刻胶层。
作为优选，选用酸性溶液与部分所述光刻胶层侧壁发生反应。
作为优选，选用TMAH溶解去除酸反应处理过的部分所述光刻胶层侧壁。
作为优选，将所述酸性溶液剂滴入所述图案化光刻胶层中的开口，与部分所述光刻胶层侧壁发生反应，再滴入TMAH，溶解去除酸反应处理过的部分所述光刻胶层侧壁，减小所述光刻胶层的关键尺寸。
作为优选，旋涂内侧壁材料层之后还包括对其进行低温烘焙的步骤。
作为优选，所述低温烘焙的温度小于180℃。
本发明中所述光刻胶层为含碳光刻胶层。
作为优选，旋涂含硅的材料以形成所述内侧壁材料层。
作为优选，所述含硅材料为Si-BARC，Si-PR或SOG。
作为优选，所述回蚀刻为反应离子刻蚀。
作为优选，所述反应离子刻蚀选用CxFy气体。
作为优选，选用O2蚀刻去除所述剩余交联顶部表面层和所述剩余的光刻胶核。
本发明中所述光刻胶层还可以为含硅光刻胶层。
作为优选，旋涂碳基材料以形成所述内侧壁材料层。
作为优选，所述碳基材料为BARC、PR或ODL。
作为优选，所述回蚀刻为反应离子刻蚀，
作为优选，所述反应离子刻蚀选用O2。
作为优选，选用CxFy进行反应离子蚀刻去除所述剩余交联顶部表面层和所述剩余的光刻胶核。
本发明所述半导体器件制备过程中为了解决现有技术存在的问题，直接对所述光刻胶层进行垂直的离子注入，对所述光刻胶进行碳化处理得到交联顶部表面层，以作为后续步骤中蚀刻内侧壁材料层时的蚀刻停止层，避免了通过CVD等高温步骤形成掩膜层的步骤；接着通过湿法削减（Wet slimming）步骤来去除部分所述光刻胶，以形成更细、尺寸更小的柱形光刻胶核（Core），在交联顶部表面层下形成凹槽，提供空间，用于形成内内侧壁（intra-Spacer），然后旋涂内侧壁材料层，以填充所述凹槽以在所述光刻胶层上形成内侧壁，通过该步骤避免了通过CVD或者PVD等法在衬底上沉积外露的内侧壁材料层，不仅避免了高温对光刻胶的影响，同时进一步降低CVD或者PVD沉积时对光刻胶核的压力，避免了光刻胶核的变形和损坏，进一步提高图案的精度。
通过上述改进使本发明的方法更加简单，蚀刻步骤减少，选用更加温和易操作的步骤，而且整个过程温度较低，使光刻胶图案不会发生形变，而且使得在本发明中对材料的选择不受限制，制备过程更加容易控制，而且由于减少或者不使用所述蚀刻步骤、沉积步骤，使得成本大大降低，进一步提高了产品的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1-5为现有技术中制造半导体器件的方法；
图6-11为本发明基于双图案方法的方法；
图12本发明基于双图案制造半导体器件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面，参照图6-11和图12对本发明提出的所述半导体器件的制备方法进行详细的解释。
如图6所示，提供半导体衬底201，在所述衬底上形成掩膜层；
具体地，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。在本发明中优选绝缘体上硅（SOI）。
作为优选，还可以在所述半导体衬底中形成隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。在本发明中优选形成浅沟槽隔离，所述半导体衬底中还形成有各种阱(well)结构及衬底表面的沟道层。一般来说，形成阱(well)结构的离子掺杂导电类型与沟道层离子掺杂导电类型相同，但是浓度较栅极沟道层低，离子注入的深度泛围较广，同时需达到大于隔离结构的深度。
此外，半导体衬底上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
接着，在所述衬底上形成掩膜层202，在本发明中所述掩膜层为抗反射层或者硬掩膜层，具体地，所述抗反射层为BARC（bottom anti-reflection coat）或者Si-BARC，所述硬掩膜层可以为硬掩膜可以为TiN、TaN、Ti和Ta、SiN、SiC、NDC中的一种或者多种的组合。
所述掩膜层的沉积可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。在本发明中优选原子层沉积（ALD）法。
然后，在所述掩膜层上形成图案化的光刻胶层，具体地，在所述掩膜层上沉积光刻胶层203，然后蚀刻光刻形成多个开口10，所述多个开口10将所述光刻胶层分成柱形的光刻胶核（Core），得到图案化的光刻胶层。
参照图7，在所述图案化的光刻胶层上形成交联顶部表面层204；
具体地，本发明中在形成掩膜层以后，在双图案（DP）过程中不再采用CVD或类似步骤，以简化制备工艺、降低成本，该步骤中形成交联顶部表面层204的方法为在所述光刻胶层上进行垂直的离子注入，使所述光刻胶层的顶部碳化，以形成所述交联顶部表面层。
作为优选，在该步骤中所述离子为H、B、BFx、BHx、P、As、In、C和Ge中的一种或多种，其中，所述离子注入的剂量为10E16-10E13原子/cm3，所述离子注入能量为1KeV-500KeV，在该步骤中选用较低的注入温度。
在该步骤中直接对所述光刻胶层进行碳化处理得到交联顶部表面层，所述交联顶部表面层的工艺加工性能更好，相对于光刻胶层具有更大的硬度，能够承受更大的压力，在后面的步骤中作为内侧壁材料层的蚀刻停止层，对下面的光刻胶起到保护的作用，避免了沉积硬掩膜层的步骤，而且更加容易去除，简化了工艺，降低了成本。
参照图8，湿法削瘦所述光刻胶核（Core），以减小光刻胶核的关键尺寸，在所述交联顶部表面层下形成凹槽，用于形成内侧壁；
具体地，在该步骤中选用湿法削瘦（Wet slimming）所述光刻胶核（Core），得到更细更窄的光刻胶核（Core），降低其关键尺寸。在该步骤中选用酸性蚀刻剂或者选用TMAH蚀刻去除部分所述光刻胶。在本发明的具体实施方式中选用稀释的氢氟酸DHF（其中包含HF、H202以及H20）作为蚀刻液，从所述光刻胶层中的开口中滴入所述DHF，蚀刻所述光刻胶层，在所述交联顶部表面层下形成凹槽，得到位于所述掩膜层上呈“T”形的图案。
其中所述湿法削减（Wet slimming）步骤为首先对所述光刻胶层进行预处理，包括初步清洗等步骤，将所述酸性溶液剂滴入所述图案化光刻胶层中的开口，与部分所述光刻胶层侧壁发生反应，再滴入TMAH，溶解去除酸反应处理过的部分所述光刻胶层侧壁，例如可以选用微波蒸发或者焙烤蒸发，控制在较低的温度，通过所述操作可以使所述光刻胶核变瘦、变细，尺寸减小，而所述交联顶部表面层以及掩膜层均不会破坏，方法更加简单，成本更低。
本发明中选用湿法削减（Wet slimming）步骤来去除部分所述光刻胶核（Core），来形成内内侧壁（intra-Spacer），避免了通过CVD或者PVD等高温方法在衬底上沉积外露的内侧壁材料层的步骤。
参照图9，旋涂内侧壁材料层205，以填充所述凹槽并覆盖所述交联顶部表面层；
具体地，本发明中为了简化了工艺，降低了成本，选用旋涂（Spin oncoating）的方法形成内侧壁材料层205，填充所述凹槽，用来形成内内侧壁（intra-Spacer）。所述旋涂为垂直于衬底表面的轴旋转，将液态涂覆材料涂覆在基片上，避免了选用CVD等工艺，所述涂覆材料为含硅的材料或者碳基材料，作为优选，所述含硅材料为含硅的底部抗反射涂层（Si-BARC），含硅的光刻胶（Si-PR）和硅玻璃材料（SilicononGlass，SOG）中的一种或者多种，所述碳基材料为有机分布层（Organic dielectrical layer,ODL）、底部抗反射涂层（BARC）或者光刻胶（PR）。
作为优选，旋涂内侧壁材料层之后还包括对其进行低温烘焙的步骤，所述低温烘焙的温度小于180℃。
本发明中所述内侧壁材料大都为胶状或者液态，通过旋涂以填充所述凹槽以在所述光刻胶层上形成内侧壁，所述操作的优点为：（1）通过该步骤避免了通过CVD或者PVD等高温方法在衬底上沉积外露的内侧壁材料层，从而避免了高温对光刻胶的影响，同时能够降低成本；（2）该步骤避免选用CVD或者PVD沉积形成外露的内侧壁材料层，以降低对光刻胶核的压力，避免光刻胶核的变形和损坏，进一步提高图案的精度。
参照图10，回蚀刻（Etch Back）所述内侧壁材料层，以在所述光刻胶层上形成内侧壁；
具体地，选用反应离子蚀刻所述内侧壁材料层，其中所述交联顶部表面层作为蚀刻停止层，蚀刻所述内侧壁材料层，在所述内侧壁材料层再次形成开口10，同时在所述光刻胶核（Core）两侧形成内侧壁，该内侧壁形成过程中跟现有技术中先沉积然后蚀刻的过程不同，所述内侧壁形成于所述“T”结构的凹陷中，因此，本发明所述内侧壁为内内侧壁（intra-Spacer）。
作为优选，在该步骤中，根据所述内侧壁材料层中材料的不同选用不同的气体进行反应离子蚀刻，当所述内侧壁材料层为含硅材料时，所述反应离子刻蚀选用CxFy气体，例如CF4、CHF3、C4F8或C5F8，在本发明的一具体实施方式中，所述蚀刻可以选用CF4、CHF3，另外加上N2、CO2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s，优选为5-60s，更优选为5-30s。
当所述内侧壁材料层为碳基材料时，所述反应离子刻蚀选用O2，还可以同时加入其它少量气体例如CO2、N2，所述蚀刻压力可以为50-200mTorr，优选为100-150mTorr，功率为200-600W，在本发明中所述蚀刻时间为5-80s，更优选10-60s，同时在本发明中选用较大的气体流量，作为优选，在本发明所述O2的流量为30-300sccm，更优选为50-100sccm。
本发明中在所述交联顶部表面层下形成凹槽，旋涂内侧壁材料层后在所述光刻胶层上形成内内侧壁，不再执行在衬底上沉积外露的内侧壁材料层的步骤。
参照图11，蚀刻去除剩余的交联顶部表面层和剩余的光刻胶核，以形成双图案化的掩膜层；
具体地，在该步骤中可以选用湿法蚀刻或反应离子蚀刻去除所述剩余交联顶部表面层和所述剩余的光刻胶核，具体地，蚀刻去除所述光刻胶核（Core），仅保留所述核两侧的内侧壁，且去除所述光刻胶核后又形成一个开口，因此在执行完该步骤后内侧壁之间的开口数目翻倍。在该步骤中为了提高蚀刻选择比，根据所述内侧壁材料层材料的不同选用不同的蚀刻剂进行蚀刻，特别是选用反应离子刻蚀时，选用不同的蚀刻气氛，当所述内侧壁材料层为含硅材料时，所述反应离子刻蚀选用O2，还可以同时加入其它少量气体例如CO2、N2；当所述内侧壁材料层为碳基材料时，所述反应离子刻蚀选用CxFy气体，例如CF4、CHF3、C4F8或C5F8。
作为优选，本发明所述方法还进一步包括以下步骤：以所述掩膜层为掩膜，蚀刻所述掩膜层，以将所述图案转移至所述掩膜层。
本发明所述半导体器件制备过程中为了解决现有技术存在的问题，直接对所述光刻胶层进行垂直的离子注入，对所述光刻胶进行碳化处理得到交联顶部表面层，以作为后续步骤中蚀刻内侧壁材料层时的蚀刻停止层，避免了通过CVD等高温步骤形成掩膜层的步骤；接着通过湿法削减（Wet slimming）步骤来去除部分所述光刻胶，以形成更细、尺寸更小的柱形光刻胶核（Core），在交联顶部表面层下形成凹槽，提供空间，用于形成内内侧壁（intra-Spacer），然后旋涂内侧壁材料层，以填充所述凹槽以在所述光刻胶层上形成内侧壁，通过该步骤避免了通过CVD或者PVD等法在衬底上沉积外露的内侧壁材料层，不仅避免了高温对光刻胶的影响，同时进一步降低CVD或者PVD沉积时对光刻胶核的压力，避免了光刻胶核的变形和损坏，进一步提高图案的精度。
通过上述改进使本发明的方法更加简单，蚀刻步骤减少，选用更加温和易操作的步骤，而且整个过程温度较低，使光刻胶图案不会发生形变，而且使得在本发明中对材料的选择不受限制，制备过程更加容易控制，而且由于减少或者不使用所述蚀刻步骤、沉积步骤，使得成本大大降低，进一步提高了产品的良率。
参照图12，其中示出了本发明基于自对准双图案的半导体器件的制造方法，具体地包括以下步骤：
步骤201提供半导体衬底以及位于所述衬底上的掩膜层；
步骤202在所述掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层为通过开口相互隔离的光刻胶核；
步骤203在所述图案化的光刻胶层上形成交联顶部表面层；
步骤204去除部分所述光刻胶层侧壁，以削瘦所述光刻胶核、减小所述光刻胶核的关键尺寸；
步骤205旋涂内侧壁材料层，覆盖所述交联顶部表面层；
步骤206回蚀刻所述内侧壁材料层，以在所述光刻胶核上形成内侧壁；
步骤207去除剩余的交联顶部表面层和剩余的光刻胶核，以形成双图案化的掩膜。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (25)
1.一种基于双图案的半导体器件的制造方法，所述方法包括：
提供半导体衬底以及位于所述衬底上的掩膜层；
在所述掩膜层上形成图案化的光刻胶层，所述图案化的光刻胶层为通过开口相互隔离的光刻胶核；
在所述图案化的光刻胶层上形成交联顶部表面层，作为内侧壁材料层的蚀刻停止层；
去除部分所述光刻胶层侧壁，以削瘦所述光刻胶核、减小所述光刻胶核的关键尺寸；
旋涂内侧壁材料层，覆盖所述交联顶部表面层；
回蚀刻所述内侧壁材料层，以在所述光刻胶核上形成内侧壁；
去除剩余的交联顶部表面层和剩余的光刻胶核，以形成双图案化的掩膜。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
图案化所述掩膜层，以将图案转移至所述掩膜层。
3.根据权利要求1所述的方法，其特征在于，所述掩膜层为BARC。
4.根据权利要求1所述的方法，其特征在于，所述掩膜层为硬掩膜层。
5.根据权利要求1所述的方法，其特征在于，所述交联顶部表面层的形成方法为：
在所述光刻胶层上进行垂直的离子注入，使所述光刻胶层的顶部碳化，以形成所述交联顶部表面层。
6.根据权利要求5所述的方法，其特征在于，所述离子为H、B、BFx、BHx、P、As、In、C或Ge。
7.根据权利要求5所述的方法，其特征在于，所述离子注入的剂量为10E16-10E13原子/cm3。
8.根据权利要求5所述的方法，其特征在于，所述离子注入能量为1KeV-500KeV。
9.根据权利要求1所述的方法，其特征在于，湿法削减去除部分所述光刻胶层。
10.根据权利要求9所述的方法，其特征在于，选用酸性溶液与部分所述光刻胶层侧壁发生反应。
11.根据权利要求10所述的方法，其特征在于，选用四甲基氢氧化铵溶解去除酸反应处理过的部分所述光刻胶层侧壁。
12.根据权利要求10或11所述的方法，其特征在于，将所述酸性溶液剂滴入所述图案化光刻胶层中的开口，与部分所述光刻胶层侧壁发生反应，再滴入四甲基氢氧化铵，溶解去除酸反应处理过的部分所述光刻胶层侧壁，减小所述光刻胶层的关键尺寸。
13.根据权利要求1所述的方法，其特征在于，旋涂内侧壁材料层之后还包括对其进行低温烘焙的步骤，所述低温烘焙的温度小于180℃。
14.根据权利要求1所述的方法，其特征在于，所述光刻胶层为含碳光刻胶层。
15.根据权利要求1或14所述的方法，其特征在于，旋涂含硅的材料以形成所述内侧壁材料层。
16.根据权利要求15所述的方法，其特征在于，所述含硅材料为Si-BARC，Si-PR或SOG。
17.根据权利要求15所述的方法，其特征在于，所述回蚀刻为反应离子刻蚀。
18.根据权利要求17所述的方法，其特征在于，所述反应离子刻蚀选用CxFy气体。
19.根据权利要求15所述的方法，其特征在于，选用O2蚀刻去除所述剩余交联顶部表面层和所述剩余的光刻胶核。
20.根据权利要求1所述的方法，其特征在于，所述光刻胶层为含硅光刻胶层。
21.根据权利要求1或20所述的方法，其特征在于，旋涂碳基材料以形成所述内侧壁材料层。
22.根据权利要求21所述的方法，其特征在于，所述碳基材料为BARC、PR或ODL。
23.根据权利要求21所述的方法，其特征在于，所述回蚀刻为反应离子刻蚀。
24.根据权利要求23所述的方法，其特征在于，所述反应离子刻蚀选用O2。
25.根据权利要求21所述的方法，其特征在于，选用CxFy进行反应离子蚀刻去除所述剩余交联顶部表面层和所述剩余的光刻胶核。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210399295.5A CN103779187B (zh) | 2012-10-18 | 2012-10-18 | 一种基于双图案的半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210399295.5A CN103779187B (zh) | 2012-10-18 | 2012-10-18 | 一种基于双图案的半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103779187A CN103779187A (zh) | 2014-05-07 |
| CN103779187B true CN103779187B (zh) | 2016-08-31 |
Family
ID=50571317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210399295.5A Active CN103779187B (zh) | 2012-10-18 | 2012-10-18 | 一种基于双图案的半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103779187B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336583B (zh) * | 2014-08-14 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种基于双图案的半导体器件及其制造方法、电子装置 |
| CN105575766B (zh) * | 2014-10-17 | 2018-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN105988284B (zh) * | 2015-02-04 | 2019-10-22 | 中芯国际集成电路制造(上海)有限公司 | 双掩膜自对准图案化的方法 |
| US10049877B1 (en) * | 2017-05-25 | 2018-08-14 | Nanya Technology Corporation | Patterning method |
| US11355342B2 (en) * | 2019-06-13 | 2022-06-07 | Nanya Technology Corporation | Semiconductor device with reduced critical dimensions and method of manufacturing the same |
| CN111564445B (zh) * | 2020-03-31 | 2021-11-16 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101971291A (zh) * | 2008-02-08 | 2011-02-09 | 朗姆研究公司 | 双掩模自对准双图案化技术(SaDPT)工艺 |
| CN102347217A (zh) * | 2010-07-27 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件精细图案的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009053605A (ja) * | 2007-08-29 | 2009-03-12 | Renesas Technology Corp | 半導体装置の製造方法およびマスク |
-
2012
- 2012-10-18 CN CN201210399295.5A patent/CN103779187B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101971291A (zh) * | 2008-02-08 | 2011-02-09 | 朗姆研究公司 | 双掩模自对准双图案化技术(SaDPT)工艺 |
| CN102347217A (zh) * | 2010-07-27 | 2012-02-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件精细图案的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103779187A (zh) | 2014-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103779187B (zh) | 一种基于双图案的半导体器件的制造方法 | |
| CN104916583B (zh) | 用于平坦凹进或去除可变高度层的barc辅助工艺 | |
| KR101095780B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20190067008A1 (en) | Semiconductor structures and fabrication methods thereof | |
| US9209387B2 (en) | Phase change memory and fabrication method | |
| US20130168812A1 (en) | Memory capacitor having a robust moat and manufacturing method thereof | |
| US9978634B2 (en) | Method for fabricating shallow trench isolation and semiconductor structure using the same | |
| US7494890B2 (en) | Trench capacitor and method for manufacturing the same | |
| TWI520264B (zh) | 隔離結構之製作方法 | |
| CN112420716B (zh) | 一种半导体器件及其制备方法 | |
| CN100576505C (zh) | 制造半导体器件的方法 | |
| CN108931882A (zh) | 制造相移掩模的方法和制造半导体器件的方法 | |
| US9837272B2 (en) | Methods of manufacturing semiconductor devices | |
| CN110867408A (zh) | 沟槽的填充方法 | |
| CN109427651A (zh) | 半导体结构及其形成方法 | |
| TWI508188B (zh) | 氣隙結構與其製造方法 | |
| WO2022001592A1 (zh) | 半导体结构及其制作方法 | |
| US9130014B2 (en) | Method for fabricating shallow trench isolation structure | |
| JP3738958B2 (ja) | 深いトレンチ・キャパシタの製造方法 | |
| US7666792B2 (en) | Method for fabricating a deep trench in a substrate | |
| CN112687695A (zh) | 一种三维存储器的制造方法 | |
| CN110943163B (zh) | 一种改善电容孔形貌的方法 | |
| US20110306208A1 (en) | Method for Fabricating Semiconductor Device | |
| CN105336583B (zh) | 一种基于双图案的半导体器件及其制造方法、电子装置 | |
| CN109216185B (zh) | 一种半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |