CN105575766B

CN105575766B - 一种半导体器件及其制造方法、电子装置

Info

Publication number: CN105575766B
Application number: CN201410554510.3A
Authority: CN
Inventors: 倪梁; 汪新学
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-10-17
Filing date: 2014-10-17
Publication date: 2018-04-13
Anticipated expiration: 2034-10-17
Also published as: CN105575766A

Abstract

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，在半导体衬底上形成有氧化物介电层，在氧化物介电层上形成有多个锗帽层；蚀刻氧化物介电层，直至露出半导体衬底，以形成露出半导体衬底的多个开口；形成具有作为腔室的沟槽图案的光致抗蚀剂层，所述光致抗蚀剂层的底部宽度大于经过蚀刻的氧化物介电层的宽度；以所述图案化的光致抗蚀剂层为掩膜，蚀刻半导体衬底，以在半导体衬底中形成所述沟槽；在所述沟槽中沉积金属层；去除所述图案化的光致抗蚀剂层。根据本发明，实施剥离技术去除所述图案化的光致抗蚀剂层之后，在作为腔室的所述沟槽的顶端拐角部分不会出现金属层的残留。

Description

一种半导体器件及其制造方法、电子装置

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

随着半导体集成电路微细加工技术和超精密机械加工技术的发展，微机电系统(MEMS)器件日益成为最主流、最先进的产品之一，并且随着技术的更新，这类产品的发展方向是具有更小的尺寸、更高质量的电学性能和更低的功耗。

在制作MEMS中覆盖晶圆的锗帽层的过程中，如图1(a)所示，蚀刻半导体衬底100以在其中形成作为腔室的沟槽101之后，需要在沟槽101中沉积金属层105。实施所述沉积之后，采用剥离技术去除作为实施所述蚀刻的掩膜的光致抗蚀剂层104时，在位于半导体衬底100上的氧化物介电层102(在氧化物介电层102上形成有宽度小于氧化物介电层102的宽度的锗帽层103)的边缘处106会出现金属层105的残留，如图1(b)所示。这一现象在晶圆的边缘部分尤为突出，这是因为，为了后续实施剥离技术的需要，光致抗蚀剂层104的剖面形状呈下宽上窄的梯形，在晶圆的边缘部分形成的光致抗蚀剂层104的梯形坡面的坡度通常小于在晶圆的中心部分形成的光致抗蚀剂层104的梯形坡面的坡度，实施金属层105的沉积之后，形成于晶圆的边缘部分的光致抗蚀剂层104的梯形坡面上的金属层105的厚度大于形成于晶圆的中心部分的光致抗蚀剂层104的梯形坡面上的金属层105的厚度，金属层105的厚度越厚，剥离技术的去除效果越差。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有氧化物介电层，在所述氧化物介电层上形成有多个锗帽层；蚀刻所述氧化物介电层，直至露出所述半导体衬底，以形成露出所述半导体衬底的多个开口；形成具有作为腔室的沟槽图案的光致抗蚀剂层，所述光致抗蚀剂层的底部宽度大于所述经过蚀刻的氧化物介电层的宽度；以所述图案化的光致抗蚀剂层为掩膜，蚀刻所述半导体衬底，以在所述半导体衬底中形成所述沟槽；在所述沟槽中沉积金属层；去除所述图案化的光致抗蚀剂层。

在一个示例中，蚀刻所述氧化物介电层的工艺步骤包括：在所述氧化物介电层上形成具有所述作为腔室的沟槽图案的另一光致抗蚀剂层，覆盖所述锗帽层；修剪所述图案化的另一光致抗蚀剂层，以减小所述另一光致抗蚀剂层的关键尺寸；以所述经过修剪的另一光致抗蚀剂层为掩膜，蚀刻所述氧化物介电层，以形成露出所述半导体衬底的多个开口。

在一个示例中，所述经过修剪的另一光致抗蚀剂层的底部宽度大于所述锗帽层的宽度。

在一个示例中，形成所述沟槽后，所述光致抗蚀剂层的厚度大于3微米。

在一个示例中，所述沟槽的深度为20微米-40微米。

在一个示例中，沉积所述金属层之后，还包括采用剥离技术去除所述光致抗蚀剂层的步骤。

在一个示例中，采用Semitool、ST-44、N₂和去离子水的组合完成所述剥离。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，实施剥离技术去除所述图案化的光致抗蚀剂层之后，在作为腔室的所述沟槽的顶端拐角部分不会出现所述金属层的残留。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为实施剥离技术去除作为蚀刻掩膜的光致抗蚀剂层后位于半导体衬底上的氧化物介电层的边缘处出现金属层残留的示意图；

图2A-图2E为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图3为根据本发明示例性实施例一的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

[示例性实施例一]

参照图2A-图2E，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。

首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiG_eOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。

在半导体衬底200上形成有氧化物介电层202，在氧化物介电层202上形成有多个锗帽层203，为了简化，图例中仅示出一个锗帽层203。作为示例，氧化物介电层202的厚度可以为150纳米-250纳米，锗帽层203之间的间距可以为300微米-400微米，锗帽层203的宽度可以为40微米-60微米。形成氧化物介电层202和锗帽层203的工艺为本领域技术人员所熟习，在此不再赘述。

接下来，在氧化物介电层202上形成具有作为腔室的沟槽图案的光致抗蚀剂层204，覆盖锗帽层203。作为示例，形成所述图案化的光致抗蚀剂层204的工艺步骤包括：采用旋转涂布工艺或者喷雾涂布工艺在氧化物介电层202上形成光致抗蚀剂层；通过曝光、显影在光致抗蚀剂层中形成作为腔室的沟槽图案。

接着，如图2B所示，修剪所述图案化的光致抗蚀剂层204，作为示例，经过修剪的光致抗蚀剂层204的底部宽度大于锗帽层203的宽度。然后，以经过修剪的光致抗蚀剂层204为掩膜，蚀刻氧化物介电层202，直至露出半导体衬底200，以形成露出半导体衬底200的多个开口。作为示例，所述蚀刻为常规的干法蚀刻。

接着，如图2C所示，形成具有作为腔室的沟槽图案的另一光致抗蚀剂层206，另一光致抗蚀剂层206的底部宽度大于经过蚀刻的氧化物介电层202的宽度，另一光致抗蚀剂层206的厚度可以保证后续蚀刻半导体衬底200形成作为腔室的沟槽后其厚度大于3微米。然后，以所述图案化的另一光致抗蚀剂层206为掩膜，选用深反应离子刻蚀(DRIE)方法蚀刻半导体衬底200，以在半导体衬底200中形成作为腔室的沟槽201，沟槽201的侧壁的顶端向另一光致抗蚀剂层206的下方凹进。作为示例，沟槽201的深度可以为20微米-40微米。

接着，如图2D所示，在沟槽201中沉积金属层205。作为示例，金属层205的构成材料可以为钛。在本实施例中，采用电子束沉积工艺在沟槽201中沉积金属层205，由于沟槽201的侧壁的顶端向另一光致抗蚀剂层206的下方凹进，因而只在沟槽201的底部形成金属层205，同时，为了后续实施剥离技术的需要，所述图案化的另一光致抗蚀剂层206的剖面形状呈下宽上窄的梯形，因而在另一光致抗蚀剂层206的侧壁和顶部均形成有金属层205。

接着，如图2E所示，去除另一光致抗蚀剂层206。在本实施例中，采用剥离技术去除另一光致抗蚀剂层206，以将覆盖在另一光致抗蚀剂层206的侧壁和顶部上的金属层205一并去除。由于经过蚀刻的氧化物介电层202的侧壁部分与沟槽201的顶端拐角部分构成台阶，形成于所述台阶位置上的另一光致抗蚀剂层206的侧壁坡面角度增大(坡面角度大于75度)，在其上沉积的金属层205的厚度变薄，同时，由于沟槽201的侧壁的顶端向另一光致抗蚀剂层206的下方凹进，实施剥离技术所使用的剥离液(例如ST-44等)更容易沿着沟槽201的顶端拐角渗入另一光致抗蚀剂层206中，即剥离液更容易从另一光致抗蚀剂层206的底部渗透进去，进而有效增强剥离液对另一光致抗蚀剂层206的去除效果，因此，实施剥离技术之后，在沟槽201的顶端拐角的边缘不会出现金属层205的残留。作为示例，为了增强剥离技术的实施效果，采用Semitool、ST-44、N₂和去离子水的组合完成所述剥离。

至此，完成了根据本发明示例性实施例一的方法实施的工艺步骤。根据本发明，实施剥离技术之后，在作为腔室的沟槽201的顶端拐角部分不会出现金属层205的残留。

参照图3，其中示出了根据本发明示例性实施例一的方法依次实施的步骤的流程图，用于简要示出制造工艺的流程。

在步骤301中，提供半导体衬底，在半导体衬底上形成有氧化物介电层，在氧化物介电层上形成有多个锗帽层；

在步骤302中，蚀刻氧化物介电层，直至露出半导体衬底，以形成露出半导体衬底的多个开口；

在步骤303中，形成具有作为腔室的沟槽图案的光致抗蚀剂层，其底部宽度大于经过蚀刻的氧化物介电层的宽度；

在步骤304中，以所述图案化的光致抗蚀剂层为掩膜，蚀刻半导体衬底，以在半导体衬底中形成作为腔室的沟槽；

在步骤305中，在沟槽中沉积金属层；

在步骤306中，去除所述图案化的光致抗蚀剂层。

[示例性实施例二]

接下来，可以通过后续工艺完成整个半导体器件的制作，包括：形成图案化的第三光致抗蚀剂层，仅露出位于沟槽201的底部的金属层205；以第三光致抗蚀剂层为掩膜，蚀刻去除露出的金属层205；采用灰化工艺去除第三光致抗蚀剂层。

[示例性实施例三]

本发明还提供一种电子装置，其包括根据本发明示例性实施例二的方法制造的半导体器件。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述半导体器件的中间产品。所述电子装置，由于使用了所述半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成有氧化物介电层，在所述氧化物介电层上形成有多个锗帽层；

蚀刻所述氧化物介电层，直至露出所述半导体衬底，以形成露出所述半导体衬底的多个开口；

形成具有作为腔室的沟槽图案的光致抗蚀剂层，所述光致抗蚀剂层的底部宽度大于经过蚀刻的氧化物介电层的宽度；

以图案化的光致抗蚀剂层为掩膜，蚀刻所述半导体衬底，以在所述半导体衬底中形成所述沟槽；

在所述沟槽中沉积金属层；

去除所述图案化的光致抗蚀剂层。

2.根据权利要求1所述的方法，其特征在于，蚀刻所述氧化物介电层的工艺步骤包括：在所述氧化物介电层上形成具有所述作为腔室的沟槽图案的另一光致抗蚀剂层，覆盖所述锗帽层；修剪图案化的另一光致抗蚀剂层，以减小所述另一光致抗蚀剂层的关键尺寸；以经过修剪的另一光致抗蚀剂层为掩膜，蚀刻所述氧化物介电层，以形成露出所述半导体衬底的多个开口。

3.根据权利要求2所述的方法，其特征在于，所述经过修剪的另一光致抗蚀剂层的底部宽度大于所述锗帽层的宽度。

4.根据权利要求1所述的方法，其特征在于，形成所述沟槽后，所述光致抗蚀剂层的厚度大于3微米。

5.根据权利要求1所述的方法，其特征在于，所述沟槽的深度为20微米-40微米。

6.根据权利要求1所述的方法，其特征在于，沉积所述金属层之后，还包括采用剥离技术去除所述光致抗蚀剂层的步骤。

7.根据权利要求6所述的方法，其特征在于，采用Semitool、ST-44、N₂和去离子水的组合完成所述剥离。

8.一种采用权利要求1-7之一所述的方法制造的半导体器件。

9.一种电子装置，所述电子装置包括权利要求8所述的半导体器件。