TW202349563A - 一種去除在閘極結構上方的階梯高度的方法 - Google Patents

一種去除在閘極結構上方的階梯高度的方法 Download PDF

Info

Publication number
TW202349563A
TW202349563A TW111121255A TW111121255A TW202349563A TW 202349563 A TW202349563 A TW 202349563A TW 111121255 A TW111121255 A TW 111121255A TW 111121255 A TW111121255 A TW 111121255A TW 202349563 A TW202349563 A TW 202349563A
Authority
TW
Taiwan
Prior art keywords
gate structure
layer
step height
material layer
dielectric layer
Prior art date
Application number
TW111121255A
Other languages
English (en)
Inventor
林曄生
王長茂
尤春祺
邱崇益
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW111121255A priority Critical patent/TW202349563A/zh
Priority to US17/857,158 priority patent/US20230402288A1/en
Publication of TW202349563A publication Critical patent/TW202349563A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種去除在閘極結構上方的階梯高度的方法，包含提供一基底，一閘極結構設置在基底上，一介電層覆蓋閘極結構和基底，然後形成一複合材料層覆蓋介電層，複合材料層由下至上包含一蝕刻停止層、一犠牲層和一含金屬材料層，之後移除部分的複合材料層以形成一階梯高度位在閘極結構的正上方，接續進行一濕式蝕刻去除階梯高度，在去除階梯高度後，蝕刻介電層以形成一第一接觸洞曝露出閘極結構。

Description

一種去除在閘極結構上方的階梯高度的方法
本發明係關於一種去除在閘極結構上方的階梯高度的方法，特別是一種利用濕式蝕刻去除階梯高度的方法。
針對高效之內連線佈置已嘗試各種技術，以便薄化及縮小電子裝置而提高半導體元件之整合程度，所述內連線包含多個水平內連線以及連接至所述水平內連線之多個接觸插塞，例如源極/汲極插塞或閘極插塞。
然而在製作源極/汲極插塞和閘極插塞兩者的整合製程中，會使得閘極插塞的深度不一致，舉例而言，有些閘極插塞的深度可以接觸到閘極，但有些閘極插塞的深度不足以接觸到閘極，如此會造成電性上的缺陷。
有鑑於此，本發明提供一種去除在閘極結構上方的階梯高度的方法，其目的在於形成具有足夠深度接觸洞，使得後續形成的閘極插塞可以成功地電連接閘極結構。
根據本發明之一較佳實施例，一種去除在閘極結構上方的階梯高度的方法，包含提供一基底，一閘極結構設置在基底上，一介電層覆蓋閘極結構和基底，然後形成一複合材料層覆蓋介電層，複合材料層由下至上包含一蝕刻停止層、一犠牲層和一含金屬材料層，之後移除部分的複合材料層以形成一階梯高度位在閘極結構的正上方，接續進行一濕式蝕刻去除階梯高度，在去除階梯高度後，蝕刻介電層以形成一第一接觸洞曝露出閘極結構。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
第1圖至第8圖為根據本發明之一較佳實施例所繪示的一種去除在閘極結構上方的階梯高度的方法。
請參閱第1圖，其中在第1圖中的下方圖示為第1圖中上方圖示沿著切線AA’所繪示的側視圖。首先提供一基底10，基底10可以為一矽基底、一鍺基底、一砷化鎵基底、一矽鍺基底、一磷化銦基底、一氮化鎵基底、一碳化矽基底或是一矽覆絶緣基底，一閘極結構12設置在基底10上，在第1圖中以多個閘極結構12為例，閘極結構12包含導電材料層和絶緣材料層，絶緣材料層位在導電材料層下方，導電材料層可以為鋁、鎢、鈦等，在閘極結構12一側的基底10中設置有一源極/汲極摻雜區14，在第1圖中以各個閘極結構12的兩側基底10中皆有一源極/汲極摻雜區14為例，另外，一介電層16覆蓋閘極結構12和基底10，一層間介電層18覆蓋介電層16、閘極結構12和基底10，介電層16和層間介電層18可以為氧化矽，例如利用化學氣相沉積製程、原子層沈積製程或物理氣相沉積製程所形成的氧化矽。然後形成一複合材料層20覆蓋層間介電層18，複合材料層20由下至上包含一蝕刻停止層20a、一犠牲層20b和一含金屬材料層20c，根據本發明之一較佳實施例，犠牲層20b包含氧化矽，蝕刻停止層20a包含氮化矽，含金屬材料層20c包含氮化鈦、氮化鎢等，但不限於此，其它任何可以被稀釋氫氟酸完全去除的材料都可以作為犠牲層20b，其它任何可以被磷酸完全去除的材料都可以作為蝕刻停止層20a。之後形成一層三層光阻層22覆蓋複合材料層20，三層光阻層22由下至上包含底部抗反射塗層22a、硬遮罩22b和光阻層22c，接著移除部分三層光阻層22以形成圖案化後的三層光阻層22，圖案化後的三層光阻層22定義出之後在源極/汲極摻雜區14上所形成的源極/汲極接觸洞的截斷位置。
請參閱第2圖，其中在第2圖中的下方圖示為第2圖中上方圖示沿著切線BB’所繪示的側視圖。在第2圖的步驟中，將圖案化後的三層光阻層22的位置轉印到硬遮罩22b和底部抗反射塗層22a上，再以硬遮罩22b和底部抗反射塗層22a為遮罩移除部分複合材料層20以形成一階梯高度H位在閘極結構12的正上方，並且階梯高度H延伸重疊一個源極/汲極摻雜區14，然後將硬遮罩22b和底部抗反射塗層22a移除，詳細來說階梯高度H定義出之後在源極/汲極摻雜區14上將要形成的源極/汲極接觸洞的截斷位置，在移除部分複合材料層20時，未被硬遮罩22b覆蓋的含金屬材料層20c完全被移除，而未被硬遮罩22b覆蓋的犠牲層20b則是整體被薄化，蝕刻停止層20a則完全被覆蓋在犠牲層20b下方完全未被移除。階梯高度H凸出於犠牲層20b，此外階梯高度H是由犠牲層20b和含金屬材料層20c所構成。
請參閱第3圖，其中在第3圖中的下方圖示為第3圖中上方圖示沿著切線CC’所繪示的側視圖。如第3圖所示，形成一圖案化遮罩24例如一圖案化三層光阻層覆蓋階梯高度H和整個基底10，第3圖中的三層光阻層的結構和三層光阻層22相同，在此不再贅述。圖案化遮罩24上的開口24a定義有源極/汲極接觸洞的位置，源極/汲極摻雜區14在之後將會由這些源極/汲極接觸洞曝露出來。請參閱第4圖，其中在第4圖中的下方圖示為第4圖上方圖示中沿著切線DD’所繪示的側視圖。如第4圖所示，以圖案化遮罩24和階梯高度H為遮罩，蝕刻犠牲層20b、蝕刻停止層20a、層間介電層18和介電層16以形成源極/汲極接觸洞26，此時源極/汲極摻雜區14由源極/汲極接觸洞26曝露出來，然後完全移除圖案化遮罩24。值得注意的是：蝕刻劑無法蝕刻含金屬材料層20c，所以被階梯高度H覆蓋的犠牲層20b、蝕刻停止層20a、層間介電層18和介電層16就不會被蝕刻，如此就可以截斷源極/汲極接觸洞26。
如第5圖和第6圖所示，進行一濕式蝕刻28去除階梯高度，詳細來說，如第5圖所示，濕式蝕刻28包含先以稀釋氫氟酸完全去除犠牲層20b，雖然稀釋氫氟酸無法蝕刻含金屬材料層20c，但因為犠牲層20b被稀釋氫氟酸蝕刻掉，所以含金屬材料層20c沒有附著對象，因此也會隨著犠牲層20b一併被沖洗掉，此時階梯高度H完全被去除。如第6圖所示，濕式蝕刻28另包含在以稀釋氫氟酸蝕刻後，再以磷酸完全去除蝕刻停止層20a，由於蝕刻停止層20a是氮化矽，相較於層間介電層18的材料具有蝕刻選擇比，因此用磷酸以濕蝕刻去除蝕刻停止層20a時不會傷害到層間介電層18，值得注意的是：在去除蝕刻停止層20a後，此時在所有閘極結構12正上方的層間介電層18的上表面都是共平面。至此完成本發明之去除在閘極結構上方的階梯高度的方法。
如第7圖所示，形成一圖案化三層光阻層30，圖案化三層光阻層30的開口30a定義有閘極接觸洞的位置，閘極結構12將會由閘極接觸洞曝露出來，如第8圖所示，以圖案化三層光阻層30為遮罩，蝕刻層間介電層18形成閘極接觸洞32，此時閘極結構12由閘極接觸洞32曝露出來，最後完全移除圖案化三層光阻層30。之後可以在閘極接觸洞32和源極/汲極接觸洞26裡形成接觸插塞。
第9圖至第10圖為根據本發明之一示範例所繪示的一種形成接觸洞的方法，其中具有相同功能和位置的元件將使用第1圖至第8圖中的元件標號。和前述較佳實施的不同之處在於：本示範例中的階梯高度H'在形成源極/汲極接觸洞26後沒有被移除。此外，本示範例中的階梯高度H'係由含金屬材料層20c和層間介電層18所構成，在進行閘極接觸洞32蝕刻之前會先將含金屬材料層20c去除，但還是會餘留凸出的層間介電層18。如第10圖所示，由於凸出的層間介電層18沒有被移除，在形成閘極接觸洞32時，要額外蝕刻凸出的層間介電層18，因此被凸出的層間介電層18覆蓋的閘極結構12，其上方的閘極接觸洞32’的深度不足，而沒有被凸出的層間介電層18覆蓋的閘極結構12，其上方的閘極接觸洞32的深度則足以曝露出閘極結構12。
反觀本發明之較佳實施例中，利用濕式蝕刻28去除階梯高度H後使得在形成閘極接觸洞32時所要蝕刻的層間介電層18的深度相同，如此最後所形成的所有閘極接觸洞32都可以順利的曝露出閘極結構12。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:基底 12:閘極結構 14:源極/汲極摻雜區 16:介電層 18:層間介電層 20:複合材料層 20a:蝕刻停止層 20b:犠牲層 20c:含金屬材料層 22:三層光阻層 22a:底部抗反射塗層 22b:硬遮罩 22c:光阻層 24:圖案化遮罩 24a:開口 26:源極/汲極接觸洞 28:濕式蝕刻 30:圖案化三層光阻層 30a:開口 32:閘極接觸洞 32’:閘極接觸洞 H:階梯高度 H’:階梯高度
第1圖至第6圖為根據本發明之一較佳實施例所繪示的一種去除在閘極結構上方的階梯高度的方法。 第7圖至第8圖為根據本發明之一較佳實施例所繪示的一種形成閘極接觸洞的方法 第9圖至第10圖為根據本發明之一示範例所繪示的一種形成閘極接觸洞的方法。
10:基底
12:閘極結構
14:源極/汲極摻雜區
16:介電層
18:層間介電層
20a:蝕刻停止層
28:濕式蝕刻

Claims (6)

  1. 一種去除在閘極結構上方的階梯高度的方法，包含： 提供一基底，一閘極結構設置在該基底上，一介電層覆蓋該閘極結構和該基底； 形成一複合材料層覆蓋該介電層，該複合材料層由下至上包含一蝕刻停止層、一犠牲層和一含金屬材料層； 移除部分的該複合材料層以形成一階梯高度位在該閘極結構的正上方； 進行一濕式蝕刻去除該階梯高度；以及 在去除該階梯高度後，蝕刻該介電層以形成一第一接觸洞曝露出該閘極結構。
  2. 如請求項1所述之去除在閘極結構上方的階梯高度的方法，其中該濕式蝕刻包含： 以稀釋氫氟酸完全去除該犠牲層；以及 以磷酸完全去除該蝕刻停止層。
  3. 如請求項1所述之去除在閘極結構上方的階梯高度的方法，其中該階梯高度由該犠牲層和該含金屬材料層組成。
  4. 如請求項1所述之去除在閘極結構上方的階梯高度的方法，另包含一源極/汲極摻雜區設置在該閘極結構一側的該基底內。
  5. 如請求項4所述之去除在閘極結構上方的階梯高度的方法，另包含： 在形成該階梯高度之後，形成一圖案化遮罩覆蓋該複合材料層； 在該濕式蝕刻之前，以該圖案化遮罩和該階梯高度為遮罩，蝕刻該介電層以在該介電層形成一第二接觸洞，其中該源極/汲極摻雜區由該第二接觸洞曝露出來。
  6. 如請求項1所述之去除在閘極結構上方的階梯高度的方法，其中該犠牲層包含氧化矽，該蝕刻停止層包含氮化矽，該含金屬材料層包含氮化鈦。
TW111121255A 2022-06-08 2022-06-08 一種去除在閘極結構上方的階梯高度的方法 TW202349563A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111121255A TW202349563A (zh) 2022-06-08 2022-06-08 一種去除在閘極結構上方的階梯高度的方法
US17/857,158 US20230402288A1 (en) 2022-06-08 2022-07-04 Method of removing step height on gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111121255A TW202349563A (zh) 2022-06-08 2022-06-08 一種去除在閘極結構上方的階梯高度的方法

Publications (1)

Publication Number Publication Date
TW202349563A true TW202349563A (zh) 2023-12-16

Family

ID=89076660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111121255A TW202349563A (zh) 2022-06-08 2022-06-08 一種去除在閘極結構上方的階梯高度的方法

Country Status (2)

Country Link
US (1) US20230402288A1 (zh)
TW (1) TW202349563A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542795B (zh) * 2023-12-20 2024-05-10 芯联集成电路制造股份有限公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
US20230402288A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
TWI684244B (zh) 圖案化可變寬度金屬化線之方法
CN112086364B (zh) 半导体结构及其制造方法
TW201946155A (zh) 使用阻擋遮罩所形成之具有心軸切口的多重圖案化
US9105687B1 (en) Method for reducing defects in shallow trench isolation
CN115172280A (zh) 半导体器件及其制备方法
TW202349563A (zh) 一種去除在閘極結構上方的階梯高度的方法
JPH07122638A (ja) 半導体装置の製造方法
KR20180042591A (ko) 반도체 소자의 제조 방법
JP2001203337A5 (zh)
TW201802880A (zh) 用以形成交叉耦接接觸之裝置及方法
US10192777B2 (en) Method of fabricating STI trench
CN110752207A (zh) 一种背面电容结构及制作方法
US8324098B2 (en) Via and method of forming the via with a substantially planar top surface that is suitable for carbon nanotube applications
CN115332156A (zh) 集成芯片
CN113903661A (zh) 半导体器件的制造方法
CN107346743B (zh) 半导体结构及其制造方法
TW202125805A (zh) 記憶體裝置及其製造方法
JPH0831935A (ja) 半導体装置の製造方法
KR20040007155A (ko) Ｍｉｍ 구조의 커패시터 제조방법
US11495492B2 (en) Method of fabricating semiconductor device
CN113903660B (zh) 半导体器件的制造方法
CN113380713B (zh) 半导体元器件及其制造方法、电子装置
JPH08130195A (ja) 半導体装置及びその製造方法
TW201725718A (zh) 半導體元件結構
CN108807267B (zh) 半导体装置及其制造方法