CN117542795B - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN117542795B
CN117542795B CN202311763818.4A CN202311763818A CN117542795B CN 117542795 B CN117542795 B CN 117542795B CN 202311763818 A CN202311763818 A CN 202311763818A CN 117542795 B CN117542795 B CN 117542795B
Authority
CN
China
Prior art keywords
layer
substrate
forming
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311763818.4A
Other languages
English (en)
Other versions
CN117542795A (zh
Inventor
黄艳
赵晓燕
钟鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinlian Integrated Circuit Manufacturing Co ltd
Original Assignee
Xinlian Integrated Circuit Manufacturing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinlian Integrated Circuit Manufacturing Co ltd filed Critical Xinlian Integrated Circuit Manufacturing Co ltd
Priority to CN202311763818.4A priority Critical patent/CN117542795B/zh
Publication of CN117542795A publication Critical patent/CN117542795A/zh
Application granted granted Critical
Publication of CN117542795B publication Critical patent/CN117542795B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件及其制作方法，所述制作方法包括：提供包含第一区域与第二区域的衬底；在第二区域的SGT结构及衬底上形成保护层，同时在第一区域的部分衬底上形成台阶氮化层；在第一区域形成栅极，栅极覆盖部分台阶氮化层以及部分衬底；在第一区域与第二区域形成层间介质层，层间介质层覆盖保护层、栅极以及衬底。本发明采用台阶氮化层代替现有技术中的台阶氧化层，氮化层的介电常数大于氧化层的介电常数，在保证栅极与衬底的隔离效果的前提下，氮化层的厚度可以小于氧化层的厚度，采用台阶氮化层从而能够降低台阶的高度，从而能够同时满足SGT与BCD对层间介质层的厚度需求，提高了器件的性能。

Description

半导体器件及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其制作方法。
背景技术
BCD(Bipolar CMOSDMOS)指的是将双极管Bipolar、CMOS、DMOS等高压功率器件及各种电阻电容和二极管集成在同一芯片的工艺技术，它综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗优点，以及DMOS器件高压大电流驱动等优点。
SGT(Shielded Gate Transistor，屏蔽栅沟槽)MOSFET是一种新型的功率半导体器件。SGT主要是通过纵向结构，大大减小芯片占用面积，并通过纵向场氧化层设置，利用电荷平衡机理，可保证一定耐压下提高漂移区的浓度，从而降低器件导通电阻。
然而，将BCD与SGT集成在同一芯片上时，由于BCD中台阶氧化层的存在，使得栅极与源/漏极之间的高度差比较大，形成层间介质层之后刻蚀所述层间介质层形成暴露栅极与源/漏极的接触孔时，为了减小刻蚀层间介质层时由于高度差所造成的差距，需要增加所述层间介质层的厚度。而对于SGT器件而言，所述层间介质层的厚度太厚，会导致接触孔的深宽比比较大，增大了接触孔填充的难度，导致SGT器件容易发生漏电。
因此，如何降低台阶氧化层的高度，从而降低栅极与源/漏极的高度差，以同时满足SGT与BCD对层间介质层的厚度需求是本领域技术人员亟需解决的技术问题。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法，采用台阶氮化层代替台阶氧化层，降低了台阶的高度，从而降低栅极与源/漏极的高度差，从而能够同时满足SGT与BCD对层间介质层的厚度需求。
为解决上述技术问题，根据本发明的第一个方面，提供了一种半导体器件的制作方法，包括以下步骤：
提供衬底，所述衬底包括用于形成BCD器件的第一区域与用于形成SGT器件的第二区域；
在所述第二区域的SGT结构以及所述衬底上形成保护层，同时在所述第一区域的部分所述衬底上形成台阶氮化层；
在所述第一区域形成栅极，所述栅极覆盖部分所述台阶氮化层以及所述台阶氮化层附近的部分所述衬底；以及，
在所述第一区域与所述第二区域形成层间介质层，所述层间介质层覆盖所述保护层、所述栅极以及所述衬底。
可选的，形成所述栅极之后，在形成所述层间介质层之前，所述制作方法还包括：
在所述栅极两侧形成侧墙；以及，
在所述栅极两侧的所述衬底内形成源/漏极。
可选的，在形成所述层间介质层之后，所述制作方法还包括：
刻蚀所述层间介质层，形成暴露所述栅极、所述源/漏极以及相邻所述SGT结构之间的部分所述衬底的接触孔；以及，
填充导电材料在所述接触孔内以形成接触插塞。
可选的，在所述第二区域的SGT结构以及所述衬底上形成保护层，同时在所述第一区域的部分所述衬底上形成台阶氮化层的方法包括：
形成氮化材料层，所述氮化材料层覆盖所述第一区域的所述衬底以及所述第二区域的所述SGT结构与所述衬底；以及，
去除部分所述氮化材料层，保留所述第二区域的所述氮化材料层作为保护层，保留所述第一区域的部分所述氮化材料层作为台阶氮化层。
可选的，去除部分所述氮化材料层的方法包括：
形成图形化的光刻胶层在所述氮化材料层上；
以所述图形化的光刻胶层为掩膜，刻蚀所述氮化材料层，至暴露出部分所述衬底；以及，
去除所述图形化的光刻胶层。
可选的，形成所述氮化材料层之后，形成所述图形化的光刻胶层之前，还包括：形成氧化材料层，所述氧化材料层覆盖所述氮化材料层；
以所述图形化的光刻胶层为掩膜，依次刻蚀所述氧化材料层与所述氮化材料层，至暴露出部分所述衬底，保留所述第二区域的所述氧化材料层与所述氮化材料层作为保护层，在所述台阶氮化层上也保留有氧化材料层作为氧化层。
可选的，在形成所述台阶氮化层之后，在形成所述栅极之前，所述制作方法还包括：
在所述第一区域的所述衬底内形成浅沟槽隔离结构，所述台阶氮化层与所述栅极位于相邻所述浅沟槽隔离结构之间。
可选的，在形成所述浅沟槽隔离结构之后，在形成所述栅极之前，所述制作方法还包括：去除所述台阶氮化层上的所述氧化层。
可选的，在所述第二区域的所述衬底内形成SGT结构的同时，还包括：在所述第一区域的所述衬底上形成介质层。
为解决上述技术问题，根据本发明的第二个方面，还提供了一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。
综上所述，在本发明提供的半导体器件及其制作方法中，在第一区域的部分衬底上形成台阶氮化层，栅极覆盖部分所述台阶氮化层以及所述台阶氮化层附近的部分所述衬底，即采用台阶氮化层代替现有技术中的台阶氧化层，氮化层的介电常数大于氧化层的介电常数，在保证栅极与衬底的隔离效果的前提下，氮化层的厚度可以小于氧化层的厚度，采用台阶氮化层从而能够降低台阶的高度，降低栅极与源极/漏极之间的高度差，从而能够同时满足SGT与BCD对层间介质层的厚度需求，提高了器件的性能。
另外，在所述第二区域的SGT结构以及所述衬底上形成保护层的同时，在所述第一区域的部分所述衬底上形成台阶氮化层，节省了一道掩膜版，从而简化了制作工艺，节省了制作成本。
附图说明
图1至图6是一半导体器件的制作方法的各步骤结构示意图。
图7是本发明一实施例提供的半导体器件的制作方法的流程图。
图8至图12是本发明一实施例提供的半导体器件的制作方法的各步骤结构示意图。
附图标记说明：
图1至图6中，10-衬底；11-图形化的掩膜层；12-浅沟槽；13-浅沟槽隔离；14-台阶氧化层；15-图形化的光刻胶层；16-栅极氧化层；17-栅极；18-侧墙；19-源/漏极；20-SGT结构；21-深沟槽；22-介质层；23-屏蔽栅；24-控制栅；25-氮化层；26-氧化层；30-层间介质层；31-接触孔；32-接触插塞。
图8至图12中，100-衬底；110-台阶氮化层；120-图形化的掩膜层；130-浅沟槽；140-浅沟槽隔离；150-栅极；160-侧墙；170-源/漏极；200-SGT结构；210-深沟槽；220-介质层；230-屏蔽栅；240-控制栅；250-氮化层；260-氧化层；300-层间介质层；310-接触孔；320-接触插塞。
具体实施方式
图1至图6是一半导体器件的制作方法的各步骤结构示意图。首先，请参考图1所示，提供衬底10，所述衬底10包含用于形成BCD器件的第一区域I与用于形成SGT器件的第二区域II，在所述第二区域II内形成SGT结构20。示例性的，所述SGT结构20包括形成于所述衬底10内的深沟槽21，位于所述深沟槽21内的屏蔽栅23以及位于所述屏蔽栅23上方的控制栅24，在所述屏蔽栅23与所述控制栅24之间，以及所述屏蔽栅23、所述控制栅24与所述深沟槽21的侧壁或底部之间以及所述衬底10表面还形成有介质层22。同时在所述第一区域I的所述衬底10上也形成有所述介质层22。
接着，请参考图2所示，在所述第二区域II上形成保护层，所述保护层包括氮化层25与氧化层26。所述氮化层25例如为氮化硅，所述氧化层26例如为氧化硅。
请参考图3所示，形成图形化的掩膜层11，所述图形化的掩膜层11覆盖所述第一区域I与所述第二区域II。以所述图形化的掩膜层11为掩膜刻蚀部分所述衬底10以在所述第一区域I内形成浅沟槽12。其中，所述图形化的掩膜层11的材料可以为氮化硅。
请参考图4所示，在所述浅沟槽12内填充隔离材料形成浅沟槽隔离结构13，并去除所述图形化的掩膜层11。
然后，请参考图5所示，在所述第一区域I内形成台阶氧化层14。示例性的，去除所述第一区域I内的所述衬底10上的介质层22，然后在所述衬底10上形成氧化材料层，在所述氧化材料层以及所述氧化层26上形成图形化的光刻胶层15，以所述图形化的光刻胶层15为掩膜刻蚀所述氧化材料层，形成台阶氧化层14。之后去除所述图形化的光刻胶层15。
请参考图6所示，在所述第一区域I的所述衬底10上形成栅氧化层16，在部分所述台阶氧化层14以及所述台阶氧化层14附近的所述栅氧化层16上形成栅极17，在所述栅极17两侧形成侧墙18，在所述栅极17两侧的所述衬底10内形成源/漏极19。然后形成层间介质层30，所述层间介质层30覆盖所述保护层、所述栅极17、所述侧墙18以及所述衬底10，接着刻蚀所述层间介质层30，形成暴露所述栅极17、所述源/漏极19以及相邻所述SGT结构20之间的部分所述衬底10的接触孔31。然后，在所述接触孔31内填充导电材料形成接触插塞32。
由于所述台阶氧化层14的存在，使得所述栅极17的表面与所述源/漏极19的表面存在高度差，所述高度差为所述台阶氧化层14的高度与所述栅极17的高度之和，由于高度差的存在，在刻蚀所述层间介质层30形成暴露所述栅极17与所述源/漏极19的接触孔时，刻蚀的层间介质层30存在高度差，为了降低该高度差，需要增加所述层间介质层30的高度，以减小高度差对刻蚀造成的影响。然而，在所述第二区域II内，也需要刻蚀所述层间介质层30形成暴露相邻所述SGT结构20之间的所述衬底10的接触孔31，所述层间介质层30厚度的增加，会使得该接触孔31的深宽比增加，增加了后续填充的难度，填充不均匀容易发生漏电。
针对上述问题，本发明提供一种半导体器件及其制作方法，采用台阶氮化层代替上述制作方法中的台阶氧化层，氮化层的介电常数大于氧化层的介电常数，在保证栅极与衬底的隔离效果的前提下，氮化层的厚度可以小于氧化层的厚度，采用台阶氮化层从而降低了台阶的高度，降低了栅极与源/漏极之间的高度差，从而能够同时满足SGT与BCD对层间介质层的厚度需求，提高了器件的性能。
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，除非内容另外明确指出外。如在本发明中所使用的，术语“或”通常是以包括“和/或”的含义而进行使用的，除非内容另外明确指出外。如在本发明中所使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，除非内容另外明确指出外。如在本发明中所使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，除非内容另外明确指出外。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图7是本发明一实施例提供的半导体器件的制作方法的流程图。如图7所示，半导体器件的制作方法包括以下步骤：
S1：提供衬底，所述衬底包括用于形成BCD器件的第一区域与用于形成SGT器件的第二区域；
S2：在所述第二区域的SGT结构以及所述衬底上形成保护层，同时在所述第一区域的部分所述衬底上形成台阶氮化层；
S3：在所述第一区域形成栅极，所述栅极覆盖部分所述台阶氮化层以及所述台阶氮化层附近的部分所述衬底；以及，
S4：在所述第一区域与所述第二区域形成层间介质层，所述层间介质层覆盖所述保护层、所述栅极以及所述衬底。
图8至图12是本发明一实施例提供的半导体器件的制作方法的各步骤结构示意图。接下来，将结合图7与图8至图12对本发明实施例所提供的半导体器件的制作方法进行详细说明。
在步骤S1中，请参考图8所示，提供衬底100，所述衬底100包括用于形成BCD器件的第一区域I与用于形成SGT器件的第二区域II。
本实施例中，所述衬底100的材料可以为硅、锗、锗硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底100的材料优选为硅。所述衬底100可选择性地包括外延层(未图示)，所述外延层可通过外延生长工艺形成，后续的部件可以形成在所述外延层内以及所述外延层上，但不限于此。
所述BCD器件可以集成有高压器件和低压器件，高压器件可以是LDMOS器件、高压JFET器件等，低压器件可以是低压MOS器件等。本实施例中，以所述第一区域I内形成LDMOS器件为例进行说明。
然后，请继续参考图8所示，在所述第二区域II的所述衬底100内形成SGT结构200。
本实施例中，对所述SGT结构200的形成方法进行简单说明，但所述SGT结构200的形成方法并不仅限于此，还可以是本领域技术人员已知的其它制作方法。
首先，在所述衬底100内形成深沟槽210。示例性的，在所述衬底100上形成掩膜层(未图示)，对所述掩膜层进行刻蚀形成图形化的掩膜层，所述图形化的掩膜层具有对应于后续形成于所述衬底100内的深沟槽的形状，所述图形化的掩膜层暴露出所述衬底100顶表面的一部分。所述掩膜层的材料可以包括氧化物、氮化物或其组合，所述掩膜层的材料也可以是光刻胶。接着，以所述图形化的掩膜层为掩膜刻蚀部分所述衬底100，以在所述衬底100内形成多个深沟槽210。然后，去除所述图形化的掩膜层。
然后，形成第一介质层，所述第一介质层共形地形成于所述深沟槽210的侧壁、底部以及所述衬底100上(此时所述第一介质层不仅形成于所述第二区域II的所述衬底100上，也可以形成于所述第一区域I的所述衬底100上)。所述第一介质层可以为氧化硅、氮化硅、氮氧化硅、高介电常数介电材料、或者其它任何适合的介电材料、或上述的组合。本实施例中，所述第一介质层的材料为氧化硅。
接着，填充屏蔽栅材料在所述深沟槽210中，所述屏蔽栅材料填满所述深沟槽210。接着，刻蚀去除部分所述屏蔽栅材料与部分所述介电层，暴露出所述深沟槽210的上部分，剩余的所述屏蔽栅材料作为所述屏蔽栅130。本发明一实施例中，所述屏蔽栅材料可以为多晶硅。
然后形成第二介质层，所述第二介质层共形地形成于暴露出的所述深沟槽210的侧壁及底部。所述第二介质层与所述第一介质层的材料可以相同，也可以采用相同的方法形成。图8以及后续的附图中并未对所述第一介质层与所述第二介质层进行区分，统一标识为介质层220。
接着，在所述深沟槽210内填充控制栅材料，所述控制栅材料填满所述深沟槽210并覆盖所述衬底100，之后去除部分所述控制栅材料至暴露出所述介质层220，剩余的所述控制栅材料作为控制栅240。
在步骤S2中，请参考图9所示，在所述第二区域II的所述SGT结构200以及所述衬底100上形成保护层，同时在所述第一区域I的部分所述衬底100上形成台阶氮化层110。
本发明一实施例中，在所述衬底100上形成氮化材料层，所述氮化材料层覆盖所述第一区域I的所述衬底100以及所述第二区域II的所述SGT结构200与所述衬底100。所述氮化材料层例如为氮化硅。
然后，去除部分所述氮化材料层，保留所述第二区域II的所述氮化材料层作为氮化层250，所述氮化层250为所述第二区域II的保护层，保留所述第一区域I的部分所述氮化材料层作为台阶氮化层110。具体的，形成图形化的光刻胶层在所述氮化材料层上，以所述图形化的光刻胶层为掩膜，刻蚀所述氮化材料层，至暴露出部分所述衬底100，之后去除所述图形化的光刻胶层。
本实施例中，在所述第二区域II内形成所述保护层的同时在所述第一区域I内形成台阶氮化层110，可以根据第一区域I对台阶高度的需求以及第二区域II对保护层厚度的需求来确定氮化材料层的厚度。
本发明另一实施例中，在形成所述氮化材料层之后，还形成氧化材料层，所述氧化材料层覆盖所述氮化材料层。所述氧化材料层例如为氧化硅。
然后，去除部分所述氧化材料层与部分所述氮化材料层，保留所述第二区域II的所述氧化材料层作为氧化层260，保留所述氮化材料层作为氮化层250，所述氮化层250与所述氧化层260共同作为所述第二区域II的保护层，同时保留所述第一区域I的部分所述氮化材料层作为台阶氮化层110，当然，所述台阶氮化层110上也保留有氧化材料层作为氧化层260，所述氧化层260在后续会被去除。具体的，形成图形化的光刻胶层，以所述图形化的光刻胶层为掩膜，依次刻蚀所述氧化材料层与所述氮化材料层至暴露出部分所述衬底100，之后去除所述图形化的光刻胶层。
在形成所述台阶氮化层110之后，所述制作方法还包括：在所述第一区域I的所述衬底100内形成浅沟槽隔离结构140，所述台阶氮化层110位于相邻所述浅沟槽隔离结构140之间的所述衬底100上，形成如图11所示的结构。
示例性的，形成掩膜层(未图示)，所述掩膜层覆盖所述第一区域I的所述台阶氮化层110与所述衬底100以及所述第二区域II的所述保护层。本发明一实施例中，所述掩膜层覆盖所述氧化层260与所述衬底100。所述掩膜层的材料可以包括氧化物、氮化物或其组合，本实施例中，所述掩膜层的材料为氮化硅。对所述掩膜层进行刻蚀形成图形化的掩膜层120，以所述图形化的掩膜层120为掩膜，刻蚀所述第一区域I的部分所述衬底100，形成浅沟槽130，请参考图10所示。
然后，请参考图10与图11所示，填充隔离材料在所述浅沟槽130内以形成浅沟槽隔离结构140，并去除所述图形化的掩膜层120。所述台阶氮化层110位于相邻所述浅沟槽隔离结构140之间的所述衬底100上。本实施例中，所述掩膜层的材料为氮化硅，在去除所述图形化的掩膜层120时，所述氧化层260能够保护其下方的所述台阶氮化层110。
在去除所述图形化的掩膜层120之后，还包括：去除所述台阶氮化层110上的所述氧化层260。
在步骤S3中，请参考图12所示，在所述第一区域I形成栅极150，所述栅极150覆盖部分所述台阶氮化层110以及所述台阶氮化层110附近的部分所述衬底100。
首先，形成栅极材料层(未图示)，所述栅极材料层覆盖所述第一区域I与第二区域II，刻蚀所述栅极材料层形成所述栅极150。所述栅极150覆盖部分所述台阶氮化层110与所述台阶氮化层110附近的部分所述衬底100(本实施例中为部分所述介质层220)。
然后，在所述栅极150两侧形成侧墙160，一侧侧墙160位于所述栅极150一侧的所述台阶氮化层110上，另一侧侧墙160位于所述栅极150另一侧的所述介质层220上。
然后，在所述栅极150两侧的所述衬底100内形成源/漏极170。
形成栅极150、侧墙160以及源/漏极170的顺序并不仅限于上述示例，可以采用本领域技术人员已知的顺序及方法形成，本发明对此不作限定。
所述台阶氧化层110、所述栅极150、所述侧墙160以及所述源/漏极170均位于相邻所述浅沟槽隔离结构140之间，在所述浅沟槽隔离结构140之间的所述衬底100内还形成有有源区(未图示)。
本实施例中，与现有技术中的台阶氧化层相比，所述台阶氮化层110的高度得到降低，则所述栅极150与所述源/漏极170之间的高度差也得到降低。
本实施例中，在形成所述栅极150之前，可以去除所述第一区域I的所述介质层220，然后重新形成栅极氧化层。当然，也可以不去除所述介质层220，以所述介质层220作为栅极氧化层。
在步骤S4中，请继续参考图12所示，在所述第一区域I与所述第二区域II形成层间介质层300，所述层间介质层300覆盖所述保护层、所述栅极150以及所述衬底100。
本发明中，采用台阶氮化层110代替现有技术中的台阶氧化层，氮化层的介电常数大于氧化层的介电常数，在保证栅极150与衬底100的隔离效果的前提下，氮化层的厚度可以小于氧化层的厚度，采用台阶氮化层110从而能够降低台阶的高度，降低栅极150与源极/漏极170之间的高度差，从而能够同时满足SGT与BCD对层间介质层的厚度需求，提高了器件的性能。
另外，在所述第二区域II的所述SGT结构200以及所述衬底100上形成保护层的同时，在所述第一区域I的部分所述衬底100上形成台阶氮化层110，节省了一道掩膜版，从而简化了制作工艺，节省了制作成本。
请继续参考图12所示，在形成所述层间介质层300之后，还包括：刻蚀所述层间介质层300，形成暴露所述栅极150、所述源/漏极170以及所述SGT结构200之间的部分所述衬底100的接触孔310，然后填充导电材料在所述接触孔310内以形成接触插塞320。
由于本发明实施例采用台阶氮化层110代替了现有技术中的台阶氧化层，台阶的高度得到了降低，从而降低了所述栅极150与所述源/漏极170之间的高度差，在刻蚀所述层间介质层300形成暴露所述栅极150与暴露所述源/漏极170的接触孔310时，能够缩小由于高度差所造成的刻蚀差异，从而能够同时满足SGT与BCD对层间介质层300的厚度需求，提高了器件的性能。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。
请参考图12所示，所述半导体器件包括：
衬底100，所述衬底100包括用于形成BCD器件的第一区域I与用于形成SGT器件的第二区域II；
位于所述第二区域II的所述衬底100内的SGT结构200，位于所述第二区域II的所述SGT结构200以及所述衬底100上的保护层；以及，
位于所述第一区域I的部分所述衬底100上的台阶氮化层110；位于部分所述台阶氮化层110以及所述台阶氮化层110附近的部分所述衬底100上的栅极150。
本实施例中，所述SGT结构200包括形成于所述衬底100内的深沟槽210，位于所述深沟槽210内的屏蔽栅230以及位于所述屏蔽栅230上方的控制栅240。在所述深沟槽210的侧壁、底部、所述屏蔽栅230与所述控制栅240之间还形成有介质层220。
在所述第一区域I的所述衬底100上也形成有所述介质层220。在所述第一区域I的所述衬底100内形成有浅沟槽隔离结构140，相邻所述浅沟槽隔离结构140之间的所述衬底100内形成有有源区(未图示)。
在所述栅极150的两侧形成有侧墙160，在所述栅极150两侧的所述衬底100内形成有源/漏极170。
所述半导体器件还包括层间介质层300，所述层间介质层300覆盖所述保护层、所述栅极150、所述侧墙160以及所述衬底100。所述层间介质层300内形成暴露所述栅极150、所述源/漏极170或暴露出相邻所述SGT结构200之间的部分所述衬底100的接触孔310，所述接触孔310内填充有导电材料形成接触插塞320。
本发明一实施例中，所述保护层包含氮化层250，所述氮化层250的材料可以为氮化硅。
本发明另一实施例中，所述保护层包含氮化层250以及位于所述氮化层250上的氧化层260，所述氮化层250的材料可以为氮化硅，所述氧化层260的材料可以为氧化硅。
综上所述，在本发明提供的半导体器件及其制作方法中，在第一区域的部分衬底上形成台阶氮化层，栅极覆盖部分所述台阶氮化层以及所述台阶氮化层附近的部分所述衬底，即采用台阶氮化层代替现有技术中的台阶氧化层，氮化层的介电常数大于氧化层的介电常数，在保证栅极与衬底的隔离效果的前提下，氮化层的厚度可以小于氧化层的厚度，采用台阶氮化层从而能够降低台阶的高度，降低栅极与源极/漏极之间的高度差，从而能够同时满足SGT与BCD对层间介质层的厚度需求，提高了器件的性能。
另外，在所述第二区域的所述SGT结构以及所述衬底上形成保护层的同时，在所述第一区域的部分所述衬底上形成台阶氮化层，节省了一道掩膜版，从而简化了制作工艺，节省了制作成本。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供衬底，所述衬底包括用于形成BCD器件的第一区域与用于形成SGT器件的第二区域；
在所述第二区域的SGT结构以及所述衬底上形成保护层，同时在所述第一区域的部分所述衬底上形成台阶氮化层；
在所述第一区域形成栅极，所述栅极覆盖部分所述台阶氮化层以及所述台阶氮化层附近的部分所述衬底；以及，
在所述第一区域与所述第二区域形成层间介质层，所述层间介质层覆盖所述保护层、所述栅极以及所述衬底。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，形成所述栅极之后，在形成所述层间介质层之前，所述制作方法还包括：
在所述栅极两侧形成侧墙；以及，
在所述栅极两侧的所述衬底内形成源/漏极。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，在形成所述层间介质层之后，所述制作方法还包括：
刻蚀所述层间介质层，形成暴露所述栅极、所述源/漏极以及相邻所述SGT结构之间的部分所述衬底的接触孔；以及，
填充导电材料在所述接触孔内以形成接触插塞。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述第二区域的SGT结构以及所述衬底上形成保护层，同时在所述第一区域的部分所述衬底上形成台阶氮化层的方法包括：
形成氮化材料层，所述氮化材料层覆盖所述第一区域的所述衬底以及所述第二区域的所述SGT结构与所述衬底；以及，
去除部分所述氮化材料层，保留所述第二区域的所述氮化材料层作为保护层，保留所述第一区域的部分所述氮化材料层作为台阶氮化层。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，去除部分所述氮化材料层的方法包括：
形成图形化的光刻胶层在所述氮化材料层上；
以所述图形化的光刻胶层为掩膜，刻蚀所述氮化材料层，至暴露出部分所述衬底；以及，
去除所述图形化的光刻胶层。
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，形成所述氮化材料层之后，形成所述图形化的光刻胶层之前，还包括：形成氧化材料层，所述氧化材料层覆盖所述氮化材料层；
以所述图形化的光刻胶层为掩膜，依次刻蚀所述氧化材料层与所述氮化材料层，至暴露出部分所述衬底，保留所述第二区域的所述氧化材料层与所述氮化材料层作为保护层，在所述台阶氮化层上也保留有氧化材料层作为氧化层。
7.根据权利要求6所述的半导体器件的制作方法，其特征在于，在形成所述台阶氮化层之后，在形成所述栅极之前，所述制作方法还包括：
在所述第一区域的所述衬底内形成浅沟槽隔离结构，所述台阶氮化层与所述栅极位于相邻所述浅沟槽隔离结构之间。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于，在形成所述浅沟槽隔离结构之后，在形成所述栅极之前，所述制作方法还包括：去除所述台阶氮化层上的所述氧化层。
9.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述第二区域的所述衬底内形成SGT结构的同时，还包括：在所述第一区域的所述衬底上形成介质层。
10.一种半导体器件，其特征在于，采用如权利要求1～9中任一项所述的半导体器件的制作方法制作而成。
CN202311763818.4A 2023-12-20 2023-12-20 半导体器件及其制作方法 Active CN117542795B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311763818.4A CN117542795B (zh) 2023-12-20 2023-12-20 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311763818.4A CN117542795B (zh) 2023-12-20 2023-12-20 半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN117542795A CN117542795A (zh) 2024-02-09
CN117542795B true CN117542795B (zh) 2024-05-10

Family

ID=89793873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311763818.4A Active CN117542795B (zh) 2023-12-20 2023-12-20 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN117542795B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336695A (zh) * 2014-05-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN112713192A (zh) * 2020-12-29 2021-04-27 无锡惠芯半导体有限公司 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法
CN114038915A (zh) * 2021-10-28 2022-02-11 江苏格瑞宝电子有限公司 半导体功率器件及其制备方法
CN115497877A (zh) * 2022-10-26 2022-12-20 上海华虹宏力半导体制造有限公司 半导体集成器件的制造方法
WO2023087808A1 (zh) * 2021-11-19 2023-05-25 无锡华润上华科技有限公司 半导体器件及其制造方法
CN117219500A (zh) * 2023-11-09 2023-12-12 绍兴中芯集成电路制造股份有限公司 晶体管器件和闪存存储器的集成结构及其集成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643097B2 (en) * 2011-08-09 2014-02-04 United Microelectronics Corporation Trench-gate metal oxide semiconductor device and fabricating method thereof
US10164074B2 (en) * 2016-11-25 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with gate electrode embedded in substrate
CN113035840A (zh) * 2021-03-12 2021-06-25 重庆万国半导体科技有限公司 一种sgt mosfet器件及其接触孔的制造方法
TW202349563A (zh) * 2022-06-08 2023-12-16 聯華電子股份有限公司 一種去除在閘極結構上方的階梯高度的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336695A (zh) * 2014-05-29 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN112713192A (zh) * 2020-12-29 2021-04-27 无锡惠芯半导体有限公司 具备静电保护能力的屏蔽栅沟槽mosfet器件及制造方法
CN114038915A (zh) * 2021-10-28 2022-02-11 江苏格瑞宝电子有限公司 半导体功率器件及其制备方法
WO2023087808A1 (zh) * 2021-11-19 2023-05-25 无锡华润上华科技有限公司 半导体器件及其制造方法
CN115497877A (zh) * 2022-10-26 2022-12-20 上海华虹宏力半导体制造有限公司 半导体集成器件的制造方法
CN117219500A (zh) * 2023-11-09 2023-12-12 绍兴中芯集成电路制造股份有限公司 晶体管器件和闪存存储器的集成结构及其集成方法

Also Published As

Publication number Publication date
CN117542795A (zh) 2024-02-09

Similar Documents

Publication Publication Date Title
US6365942B1 (en) MOS-gated power device with doped polysilicon body and process for forming same
CN112133759B (zh) 具有屏蔽栅沟槽结构的半导体器件及其制造方法
US6511886B2 (en) Method for manufacturing trench-gate type power semiconductor device
CN111739936B (zh) 一种半导体器件及其形成方法
CN113594039B (zh) 半导体结构及其形成方法
CN113903792A (zh) 半导体器件及其制备方法
US7041572B2 (en) Fabrication method for a deep trench isolation structure of a high-voltage device
JPH01192175A (ja) 半導体装置
EP3933895B1 (en) Trench field effect transistor structure, and manufacturing method for same
US6319776B1 (en) Forming high voltage complementary semiconductor device (HV-CMOS) with gradient doping electrodes
WO2001069685A2 (en) Trench-gate semiconductor devices
CN117542795B (zh) 半导体器件及其制作方法
KR100730466B1 (ko) 트렌치 트랜지스터 및 그의 제조 방법
TWI571939B (zh) 橫向擴散金屬氧化半導體元件及其製造方法
KR20080089016A (ko) 반도체 소자의 제조 방법
CN113437149B (zh) 半导体结构及其形成方法
US11417761B1 (en) Transistor structure and method for fabricating the same
CN113675092B (zh) 沟槽型功率器件的制造方法
CN113284953B (zh) 一种屏蔽栅沟槽型mosfet结构及其制造方法
CN118366927B (zh) Mos晶体管的制备方法
CN113437148B (zh) 半导体结构及其形成方法
CN113782429B (zh) 用于掺杂区的导电通道的制造方法、沟槽型mosfet器件及其制造方法
CN117790423B (zh) 半导体器件及其制备方法、半导体集成电路及其制备方法
CN117497420B (zh) 半导体器件及其制备方法
CN112382614B (zh) 功率半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant