CN113035840A - 一种sgt mosfet器件及其接触孔的制造方法 - Google Patents

一种sgt mosfet器件及其接触孔的制造方法 Download PDF

Info

Publication number
CN113035840A
CN113035840A CN202110271647.8A CN202110271647A CN113035840A CN 113035840 A CN113035840 A CN 113035840A CN 202110271647 A CN202110271647 A CN 202110271647A CN 113035840 A CN113035840 A CN 113035840A
Authority
CN
China
Prior art keywords
contact hole
groove
layer
esd
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110271647.8A
Other languages
English (en)
Inventor
彭飞
赵毅
石亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Wanguo Semiconductor Technology Co ltd
Original Assignee
Chongqing Wanguo Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Wanguo Semiconductor Technology Co ltd filed Critical Chongqing Wanguo Semiconductor Technology Co ltd
Priority to CN202110271647.8A priority Critical patent/CN113035840A/zh
Publication of CN113035840A publication Critical patent/CN113035840A/zh
Priority to EP22766230.1A priority patent/EP4307366A1/en
Priority to PCT/CN2022/079227 priority patent/WO2022188704A1/zh
Priority to US18/358,909 priority patent/US20230369461A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种SGT MOSFET器件及其接触孔的制造方法，涉及功率半导体器件制造领域，包括如下步骤：A、栅极沟槽、源极沟槽、屏蔽栅沟槽以及预埋ESD沟槽；B、元胞结构的制备；C、离子注入制备ESD、体区、源区；D、栅极接触孔、源极接触孔、屏蔽栅接触孔、ESD接触孔的制作。本发明通过将ESD预埋入沟槽之中，减小栅极接触孔、源极接触孔、屏蔽栅接触孔、ESD接触孔的深度差，实现一次光刻工艺完成所有接触孔的制作，减少了一道光刻工艺流程及一道生长ESD多晶硅的工艺流程，节约成本，降低了制造工艺的难度。

Description

一种SGT MOSFET器件及其接触孔的制造方法
技术领域
本发明涉及功率半导体器件制造领域，具体涉及一种SGT MOSFET器件及其接触孔的制造方法，尤其涉及一种带有ESD(Electro-Static discharge)结构的SGT(Split-Gate-Trench，屏蔽栅极沟槽)MOSFET(金属-氧化层半导体场效晶体管)接触孔的制造方法。
背景技术
沟槽功率器件因具有低导通电阻，高集成度等优点，而被广泛应用于电源管理领域。相对于沟槽MOSFET器件，SGT由于导通电阻与寄生电容小，集成度高等优点而受到市场青睐。
公开号为CN105702739B的中国发明专利公开了一种屏蔽栅沟槽MOSFET器件及其制造方法；公开号为CN108389858A的中国发明专利公开了集成ESD保护二极管的屏蔽栅沟槽MOSFET器件及其制造方法；公开号为CN107808903A的中国发明专利公开了一种屏蔽栅沟槽MOSFET器件及其制造方法。
现有带有ESD的SGT结构在制造过程中均需要得到若干个接触孔，如图1所示，由于其特殊的结构，图1中SGT的栅极接触孔①、源极接触孔②、屏蔽栅接触孔③、ESD接触孔④的深度差较大，想要通过一次光刻工艺完成上述接触孔的工艺难度极大。
目前已知的工艺是通过多次光刻完成接触孔的制作，至少进行两次光刻才能完成所有接触孔的制作；先通过一次光刻进行栅极接触孔①、源极接触孔②、屏蔽栅接触孔③的制作，再通过第二次光刻进行ESD接触孔④的制作。该方法至少需要两次光刻工艺，工艺复杂，成本高。
发明内容
为解决现有技术中的缺陷，本发明的目的在于提供一种SGT MOSFET器件及其接触孔的制造方法。
本发明的目的是通过以下技术方案实现的：一种SGT MOSFET器件的接触孔的制造方法，包括如下步骤：
A、栅极沟槽、源极沟槽、屏蔽栅沟槽的制备以及预埋ESD沟槽；
B、元胞结构的制备；
C、离子注入制备ESD、体区、源区；
D、栅极接触孔、源极接触孔、屏蔽栅接触孔、ESD接触孔的制作。
优选地，所述步骤A具体包括如下步骤：
步骤S1、在硅基片的上表面化学气相沉积外延层；所述外延层掺杂三价元素或五价元素，在外延层上表面沉积氧化层掩模；
步骤S2、在所述氧化层掩膜上表面旋涂光刻胶，通过黄光曝光定义沟槽图形，通过干法蚀刻得到依次设置的预埋ESD沟槽、栅极沟槽、屏蔽栅沟槽、源极沟槽，蚀刻完成后去除光刻胶。
优选地，所述步骤S1中外延层采用单层或多层结构，其厚度为0.5～10微米；所述氧化层掩模的成分包括二氧化硅或氮化硅。
优选地，所述步骤B具体包括如下步骤：
步骤S3、在所述预埋ESD沟槽、栅极沟槽、屏蔽栅沟槽、源极沟槽上表面通过热氧化法生长绝缘层，在所述绝缘层的上表面生长第一多晶硅层，所述第一多晶硅层完全填充沟槽；
步骤S4、通过化学机械研磨去除掩膜层以上的第一多晶硅层，然后通过干法蚀刻对第一多晶硅层进行蚀刻，蚀刻后第一多晶硅层的高度为0.1～1微米，分别位于预埋ESD沟槽、栅极沟槽、屏蔽栅沟槽、源极沟槽的内部；
步骤S5、通过HDP CVD沉积的氧化层，所述氧化层完全填充沟槽，然后通过CMP对氧化层平坦化处理；
步骤S6、对栅极沟槽、ESD区沟槽、源极沟槽内的氧化层进行蚀刻形成屏蔽氧化层，蚀刻后的所述屏蔽氧化层的厚度为50～500纳米；
步骤S7、通过湿法蚀刻去除栅极沟槽中的自然氧化层，通过热氧化法在源极沟槽上表面生长栅氧化层，所述栅氧化层的厚度为10～1000纳米；通过炉管在栅氧化层和屏蔽氧化层上表面生长第二多晶硅层，所述第二多晶硅层完全填充沟槽；
步骤S8、通过CMP对第二多晶硅层平坦化处理，通过干法蚀刻对第二多晶硅层进行蚀刻，蚀刻深度为20～200纳米。
优选地，所述步骤S3中绝缘层的厚度为20～500纳米，所述第一多晶硅层的厚度为100～1200纳米；所述步骤S5中氧化层的厚度为500～3000纳米；所述步骤S7中第二多晶硅层的厚度为100～1200纳米。
优选地，所述步骤C具体包括如下步骤：
步骤S9、通过黄光将掩模版的图形曝光在光刻胶上，然后对ESD区内的第二多晶硅层进行ESD离子注入，离子注入的杂质包括三价元素(n型MOSFET)或五价元素(p型MOSFET)，对注入杂质进行热激活；
步骤S10、通过对栅极沟槽与屏蔽栅沟槽、屏蔽栅沟槽与源极沟槽、源极沟槽之间、源极沟槽远离栅极沟槽一侧的外延层的上部进行体区离子注入制作得到体区，离子注入的杂质包括三价元素(n型MOSFET)或五价元素(p型MOSFET)，对注入杂质进行热激活；
步骤S11、通过黄光将掩模版的图形曝光在光刻胶上，然后对源极沟槽之间和源极沟槽远离栅极沟槽一侧的体区的上部进行源区离子注入制作得到源区，离子注入的杂质包括三价元素(p型MOSFET)或五价元素(n型MOSFET)；
步骤S12、在元胞结构的上表面通过CVD生长二氧化硅绝缘层。
优选地，所述步骤S9-S11中所述三价元素包括硼，所述五价元素包括砷或磷；
所述步骤S12中绝缘层进行杂质的掺杂，所述杂质为三价元素硼与五价元素磷。
优选地，所述步骤D具体包括如下步骤：
步骤S13、通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法蚀刻得到栅极接触孔、源极接触孔、屏蔽栅接触孔、ESD接触孔，蚀刻完成后去除光刻胶。
优选地，所述栅极接触孔下端位于栅极沟槽内第二多晶硅层的中部，所述源极接触孔的下端位于源极沟槽之间的体区的中部，所述屏蔽栅接触孔的下端位于屏蔽栅沟槽内第一多晶硅层的中部，ESD接触孔的下端位于ESD沟槽内ESD离子注入后的第二多晶硅层的中部。
一种SGT MOSFET器件，所述SGT MOSFET器件的接触孔根据所述的SGT MOSFET器件的接触孔的制造方法制备得到。
综上所述，与现有技术相比，本发明具有如下的有益效果：
(1)在带有ESD(Electro-Static discharge)结构的SGT(Split-Gate-Trench，屏蔽栅极沟槽)MOSFET(金属-氧化层半导体场效晶体管)接触孔的制造过程中，通过将ESD预埋入沟槽之中，减小栅极接触孔、源极接触孔、屏蔽栅接触孔、ESD接触孔的深度差，实现一次光刻工艺完成所有接触孔的制作；
(2)该方法减少了一道光刻工艺流程及一道生长ESD多晶硅的工艺流程，节约成本；
(3)同时该方法降低了制造工艺的难度。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为背景技术中传统的带有ESD的SGT MOSFET器件的结构示意图；
图2为本发明实施例1-3一种SGT MOSFET器件的结构示意图；
图3为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S1的工艺流程示意图；
图4为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S2的工艺流程示意图；
图5为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S3的工艺流程示意图；
图6为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S4的工艺流程示意图；
图7为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S5的工艺流程示意图；
图8为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S6的工艺流程示意图；
图9为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S7的工艺流程示意图；
图10为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S8的工艺流程示意图；
图11为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S9的工艺流程示意图；
图12为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S10的工艺流程示意图；
图13为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S11的工艺流程示意图；
图14为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S12的工艺流程示意图；
图15为本发明实施例1-3一种SGT MOSFET器件及其接触孔的制造方法的步骤S13的工艺流程示意图；
附图标记：
1、硅基片；2、外延层；3、氧化层掩模；4、栅极沟槽；5、源极沟槽；6、ESD沟槽；7、第一多晶硅层；8、氧化层；9、栅氧化层；10、第二多晶硅层；11、ESD区；12、体区；13、源区；14、二氧化硅绝缘层。
具体实施方式
以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进，这些都属于本发明的保护范围。在本文中所披露的范围的端点和任何值都不限于该精确的范围或值，这些范围或值应当理解为包含接近这些范围或值的值。对于数值范围来说，各个范围的端点值之间、各个范围的端点值和单独的点值之间，以及单独的点值之间可以彼此组合而得到一个或多个新的数值范围，这些数值范围应被视为在本文中具体公开，下面结合具体实施例对本发明进行详细说明：
实施例1
步骤S1、如图3所示，利用CVD(化学气象淀积)在硅基片1上生长外延层2，根据器件极性的不同，外延层2可以掺杂三价元素或五价元素；根据工作电压的不同，外延层2采用单层结构，厚度为0.7微米。然后在外延层2上沉积形成沟槽所需的氧化层掩模3，所述氧化层掩模的成分包括二氧化硅或氮化硅。
步骤S2、如图4所示，制作栅极沟槽4、源极沟槽5、屏蔽栅沟槽、及预埋ESD沟槽6，先通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法蚀刻进行沟槽的制作，蚀刻完成后去除光刻胶。
步骤S3、如图5所示，利用热氧化工艺在预埋ESD沟槽、栅极沟槽、屏蔽栅沟槽、源极沟槽上表面生长250纳米的绝缘层6，然后通过炉管生长700纳米的第一多晶硅层7，第一多晶硅层7完全填充沟槽。
步骤S4、如图6所示，利用CMP(化学机械研磨)去除掩膜层以上的第一多晶硅层7，然后利用干法蚀刻对第一多晶硅层7进行蚀刻，蚀刻后多晶硅的高度控制在0.1～1微米之间。
步骤S5、如图7所示，接着通过HDP CVD(高密度等离子体化学气相淀积工艺)沉积1800纳米的氧化层8，氧化层8要完全填充沟槽，然后再通过CMP对氧化层8进行平坦化处理。
步骤S6、如图8所示，对栅极沟槽、ESD区沟槽、源极沟槽内的氧化层8进行蚀刻形成屏蔽氧化层：先通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法或湿法蚀刻对沟槽里面的氧化层进行蚀刻，蚀刻后氧化层厚度控制在250纳米，蚀刻完成后去除光刻胶。
步骤S7、如图9所示，制作栅氧化层9及第二多晶硅层10，先使用湿法蚀刻去掉栅极沟槽中的自然氧化层，再通过热氧化工艺生长500纳米的栅氧化层9，然后再通过炉管生长600纳米的第二多晶硅层10，第二多晶硅层10完全填充沟槽。
步骤S8、如图10所示，利用CMP对第二多晶硅层10进行平坦化处理，然后通过干法蚀刻对第二多晶硅层10进行蚀刻，蚀刻深度为110纳米。
步骤S9、如图11所示，进行ESD离子注入11：先通过黄光将掩模版的图形曝光在光刻胶上，然后进行ESD离子注入，根据器件极性的不同，离子注入的杂质可以是三价元素(硼)或五价元素(砷，磷)，本实施例选择三价元素硼进行掺杂，最后对注入杂质进行热激活。
步骤S10、如图12所示，利用离子注入制作体区12。根据器件极性的不同，离子注入的杂质可以是三价元素(硼)或五价元素(砷，磷)，本实施例选择三价元素硼进行掺杂，最后对注入杂质进行热激活。
步骤S11、如图13所示，利用离子注入制作源区13。先通过黄光将掩模版的图形曝光在光刻胶上，然后进行源区离子注入，根据器件极性的不同，离子注入的杂质可以是三价元素(硼)或五价元素(砷，磷)，本实施例选择五价元素磷进行掺杂。
步骤S12、如图14所示，利用CVD生长二氧化硅绝缘层14。绝缘层可进行硼磷杂质的掺杂，以提高薄膜流动性与外来杂质的吸附性。
步骤S13、如图15所示，先通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法蚀刻进行栅极接触孔①，源极接触孔②，屏蔽栅接触孔③，ESD接触孔④的制作，蚀刻完成后去除光刻胶。
后续的接触孔离子注入，硅金属化，接触孔金属钨及后续的铝金属互联，钝化保护层，退火(alloy)等工艺与传统工艺一致，最终所有制程完成后的结构图如图2所示。
与传统的ESD结构相比，本发明将ESD预埋入沟槽之中，减小了栅极接触孔①，源极接触孔②，屏蔽栅接触孔③，ESD接触孔④的深度差，从而实现一次光刻工艺完成所有接触孔的制作，减少了一道光刻工艺流程及一道生长ESD多晶硅的工艺流程，节约成本，降低了制造工艺的难度。
实施例2
步骤S1、如图3所示，利用CVD(化学气象淀积)在硅基片1上生长外延层2，根据器件极性的不同，外延层2可以掺杂三价元素或五价元素；根据工作电压的不同，外延层2可采用单层或多层结构，厚度为0.5微米。然后在外延层2上沉积形成沟槽所需的氧化层掩模3，所述氧化层掩模的成分包括二氧化硅或氮化硅。
步骤S2、如图4所示，制作栅极沟槽4、源极沟槽5、屏蔽栅沟槽、及预埋ESD沟槽6，先通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法蚀刻进行沟槽的制作，蚀刻完成后去除光刻胶。
步骤S3、如图5所示，利用热氧化工艺在预埋ESD沟槽、栅极沟槽、屏蔽栅沟槽、源极沟槽上表面生长20纳米的绝缘层6，然后通过炉管生长100纳米的第一多晶硅层7，第一多晶硅层7完全填充沟槽。
步骤S4、如图6所示，利用CMP(化学机械研磨)去除掩膜层以上的第一多晶硅层7，然后利用干法蚀刻对第一多晶硅层7进行蚀刻，蚀刻后多晶硅的高度控制在0.1～1微米之间。
步骤S5、如图7所示，接着通过HDP CVD(高密度等离子体化学气相淀积工艺)沉积500纳米的氧化层8，氧化层8要完全填充沟槽，然后再通过CMP对氧化层8进行平坦化处理。
步骤S6、如图8所示，对栅极沟槽、ESD区沟槽、源极沟槽内的氧化层8进行蚀刻形成屏蔽氧化层：先通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法或湿法蚀刻对沟槽里面的氧化层进行蚀刻，蚀刻后氧化层厚度控制在50纳米，蚀刻完成后去除光刻胶。
步骤S7、如图9所示，制作栅氧化层9及第二多晶硅层10，先使用湿法蚀刻去掉栅极沟槽中的自然氧化层，再通过热氧化工艺生长10纳米的栅氧化层9，然后再通过炉管生长100纳米的第二多晶硅层10，第二多晶硅层10完全填充沟槽。
步骤S8、如图10所示，利用CMP对第二多晶硅层10进行平坦化处理，然后通过干法蚀刻对第二多晶硅层10进行蚀刻，蚀刻深度为20纳米。
步骤S9、如图11所示，进行ESD离子注入11：先通过黄光将掩模版的图形曝光在光刻胶上，然后进行ESD离子注入，根据器件极性的不同，离子注入的杂质可以是三价元素(硼)或五价元素(砷，磷)，本实施例选择五价元素磷进行掺杂，最后对注入杂质进行热激活。
步骤S10、如图12所示，利用离子注入制作体区12。根据器件极性的不同，离子注入的杂质可以是三价元素(硼)或五价元素(砷，磷)，本实施例选择五价元素砷进行掺杂，最后对注入杂质进行热激活。
步骤S11、如图13所示，利用离子注入制作源区13。先通过黄光将掩模版的图形曝光在光刻胶上，然后进行源区离子注入，根据器件极性的不同，离子注入的杂质可以是三价元素(硼)或五价元素(砷，磷)，本实施例选择三价元素硼进行掺杂。
步骤S12、如图14所示，利用CVD生长二氧化硅绝缘层14。绝缘层可进行硼磷杂质的掺杂，以提高薄膜流动性与外来杂质的吸附性。
步骤S13、如图15所示，先通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法蚀刻进行栅极接触孔①，源极接触孔②，屏蔽栅接触孔③，ESD接触孔④的制作，蚀刻完成后去除光刻胶。
后续的接触孔离子注入，硅金属化，接触孔金属钨及后续的铝金属互联，钝化保护层，退火(alloy)等工艺与传统工艺一致，最终所有制程完成后的结构图如图2所示。
与传统的ESD结构相比，本发明将ESD预埋入沟槽之中，减小了栅极接触孔①，源极接触孔②，屏蔽栅接触孔③，ESD接触孔④的深度差，从而实现一次光刻工艺完成所有接触孔的制作，减少了一道光刻工艺流程及一道生长ESD多晶硅的工艺流程，节约成本，降低了制造工艺的难度。
实施例3
步骤S1、如图3所示，利用CVD(化学气象淀积)在硅基片1上生长外延层2，根据器件极性的不同，外延层2可以掺杂三价元素或五价元素；根据工作电压的不同，外延层2可采用单层或多层结构，厚度为10微米。然后在外延层2上沉积形成沟槽所需的氧化层掩模3，所述氧化层掩模的成分包括二氧化硅或氮化硅。
步骤S2、如图4所示，制作栅极沟槽4、源极沟槽5、屏蔽栅沟槽、及预埋ESD沟槽6，先通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法蚀刻进行沟槽的制作，蚀刻完成后去除光刻胶。
步骤S3、如图5所示，利用热氧化工艺在预埋ESD沟槽、栅极沟槽、屏蔽栅沟槽、源极沟槽上表面生长500纳米的绝缘层6，然后通过炉管生长1200纳米的第一多晶硅层7，第一多晶硅层7完全填充沟槽。
步骤S4、如图6所示，利用CMP(化学机械研磨)去除掩膜层以上的第一多晶硅层7，然后利用干法蚀刻对第一多晶硅层7进行蚀刻，蚀刻后多晶硅的高度控制在0.1～1微米之间。
步骤S5、如图7所示，接着通过HDP CVD(高密度等离子体化学气相淀积工艺)沉积3000纳米的氧化层8，氧化层8要完全填充沟槽，然后再通过CMP对氧化层8进行平坦化处理。
步骤S6、如图8所示，对栅极沟槽、ESD区沟槽、源极沟槽内的氧化层8进行蚀刻形成屏蔽氧化层：先通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法或湿法蚀刻对沟槽里面的氧化层进行蚀刻，蚀刻后氧化层厚度控制在500纳米，蚀刻完成后去除光刻胶。
步骤S7、如图9所示，制作栅氧化层9及第二多晶硅层10，先使用湿法蚀刻去掉栅极沟槽中的自然氧化层，再通过热氧化工艺生长1000纳米的栅氧化层9，然后再通过炉管生长1200纳米的第二多晶硅层10，第二多晶硅层10完全填充沟槽。
步骤S8、如图10所示，利用CMP对第二多晶硅层10进行平坦化处理，然后通过干法蚀刻对第二多晶硅层10进行蚀刻，蚀刻深度为200纳米。
步骤S9、如图11所示，进行ESD离子注入11：先通过黄光将掩模版的图形曝光在光刻胶上，然后进行ESD离子注入，根据器件极性的不同，离子注入的杂质可以是三价元素(硼)或五价元素(砷，磷)，本实施例选择三价元素硼进行掺杂，最后对注入杂质进行热激活。
步骤S10、如图12所示，利用离子注入制作体区12。根据器件极性的不同，离子注入的杂质可以是三价元素(硼)或五价元素(砷，磷)，本实施例选择三价元素硼进行掺杂，最后对注入杂质进行热激活。
步骤S11、如图13所示，利用离子注入制作源区13。先通过黄光将掩模版的图形曝光在光刻胶上，然后进行源区离子注入，根据器件极性的不同，离子注入的杂质可以是三价元素(硼)或五价元素(砷，磷)，本实施例选择五价元素砷进行掺杂。
步骤S12、如图14所示，利用CVD生长二氧化硅绝缘层14。绝缘层可进行硼磷杂质的掺杂，以提高薄膜流动性与外来杂质的吸附性。
步骤S13、如图15所示，先通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法蚀刻进行栅极接触孔①，源极接触孔②，屏蔽栅接触孔③，ESD接触孔④的制作，蚀刻完成后去除光刻胶。
后续的接触孔离子注入，硅金属化，接触孔金属钨及后续的铝金属互联，钝化保护层，退火(alloy)等工艺与传统工艺一致，最终所有制程完成后的结构图如图2所示。
与传统的ESD结构相比，本发明将ESD预埋入沟槽之中，减小了栅极接触孔①，源极接触孔②，屏蔽栅接触孔③，ESD接触孔④的深度差，从而实现一次光刻工艺完成所有接触孔的制作，减少了一道光刻工艺流程及一道生长ESD多晶硅的工艺流程，节约成本，降低了制造工艺的难度。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (10)

1.一种SGT MOSFET器件的接触孔的制造方法，其特征在于，包括如下步骤：
A、栅极沟槽、源极沟槽、屏蔽栅沟槽的制备以及预埋ESD沟槽；
B、元胞结构的制备；
C、离子注入制备ESD、体区、源区；
D、栅极接触孔、源极接触孔、屏蔽栅接触孔、ESD接触孔的制作。
2.根据权利要求1所述的SGT MOSFET器件的接触孔的制造方法，其特征在于，所述步骤A具体包括如下步骤：
步骤S1、在硅基片的上表面化学气相沉积外延层；所述外延层掺杂三价元素或五价元素，在外延层上表面沉积氧化层掩模；
步骤S2、在所述氧化层掩膜上表面旋涂光刻胶，通过黄光曝光定义沟槽图形，通过干法蚀刻得到依次设置的预埋ESD沟槽、栅极沟槽、屏蔽栅沟槽、源极沟槽，蚀刻完成后去除光刻胶。
3.根据权利要求2所述的SGT MOSFET器件的接触孔的制造方法，其特征在于，所述步骤S1中外延层采用单层或多层结构，其厚度为0.5～10微米；所述氧化层掩模的成分包括二氧化硅或氮化硅。
4.根据权利要求1所述的SGT MOSFET器件及其制造方法，其特征在于，所述步骤B具体包括如下步骤：
步骤S3、在所述预埋ESD沟槽、栅极沟槽、屏蔽栅沟槽、源极沟槽上表面通过热氧化法生长绝缘层，在所述绝缘层的上表面生长第一多晶硅层，所述第一多晶硅层完全填充沟槽；
步骤S4、通过化学机械研磨去除掩膜层以上的第一多晶硅层，然后通过干法蚀刻对第一多晶硅层进行蚀刻，蚀刻后第一多晶硅层的高度为0.1～1微米，分别位于预埋ESD沟槽、栅极沟槽、屏蔽栅沟槽、源极沟槽的内部；
步骤S5、通过HDP CVD沉积的氧化层，所述氧化层完全填充沟槽，然后通过CMP对氧化层平坦化处理；
步骤S6、对栅极沟槽、ESD区沟槽、源极沟槽内的氧化层进行蚀刻形成屏蔽氧化层，蚀刻后的所述屏蔽氧化层的厚度为50～500纳米；
步骤S7、通过湿法蚀刻去除栅极沟槽中的自然氧化层，通过热氧化法在源极沟槽上表面生长栅氧化层，所述栅氧化层的厚度为10～1000纳米；通过炉管在栅氧化层和屏蔽氧化层上表面生长第二多晶硅层，所述第二多晶硅层完全填充沟槽；
步骤S8、通过CMP对第二多晶硅层平坦化处理，通过干法蚀刻对第二多晶硅层进行蚀刻，蚀刻深度为20～200纳米。
5.根据权利要求1所述的SGT MOSFET器件及其制造方法，其特征在于，所述步骤S3中绝缘层的厚度为20～500纳米，所述第一多晶硅层的厚度为100～1200纳米；所述步骤S5中氧化层的厚度为500～3000纳米；所述步骤S7中第二多晶硅层的厚度为100～1200纳米。
6.根据权利要求1所述的SGT MOSFET器件的接触孔的制造方法，其特征在于，所述步骤C具体包括如下步骤：
步骤S9、通过黄光将掩模版的图形曝光在光刻胶上，然后对ESD区内的第二多晶硅层进行ESD离子注入，离子注入的杂质包括三价元素或五价元素，对注入杂质进行热激活；
步骤S10、通过对栅极沟槽与屏蔽栅沟槽、屏蔽栅沟槽与源极沟槽、源极沟槽之间、源极沟槽远离栅极沟槽一侧的外延层的上部进行体区离子注入制作得到体区，离子注入的杂质包括三价元素或五价元素，对注入杂质进行热激活；
步骤S11、通过黄光将掩模版的图形曝光在光刻胶上，然后对源极沟槽之间和源极沟槽远离栅极沟槽一侧的体区的上部进行源区离子注入制作得到源区，离子注入的杂质包括三价元素或五价元素；
步骤S12、在元胞结构的上表面通过CVD生长二氧化硅绝缘层。
7.根据权利要求6所述的SGT MOSFET器件的接触孔的制造方法，其特征在于，所述步骤S9-S11中所述三价元素包括硼，所述五价元素包括砷或磷；
所述步骤S12中绝缘层进行杂质的掺杂，所述杂质为三价元素硼与五价元素磷。
8.根据权利要求6所述的SGT MOSFET器件的接触孔的制造方法，其特征在于，所述步骤D具体包括如下步骤：
步骤S13、通过黄光将掩模版的图形曝光在光刻胶上，然后利用干法蚀刻得到栅极接触孔、源极接触孔、屏蔽栅接触孔、ESD接触孔，蚀刻完成后去除光刻胶。
9.根据权利要求8所述的SGT MOSFET器件的接触孔的制造方法，其特征在于，所述栅极接触孔下端位于栅极沟槽内第二多晶硅层的中部，所述源极接触孔的下端位于源极沟槽之间的体区的中部，所述屏蔽栅接触孔的下端位于屏蔽栅沟槽内第一多晶硅层的中部，ESD接触孔的下端位于ESD沟槽内ESD离子注入后的第二多晶硅层的中部。
10.一种SGT MOSFET器件，其特征在于，所述SGT MOSFET器件的接触孔根据权利要求1-9所述的SGT MOSFET器件的接触孔的制造方法制备得到。
CN202110271647.8A 2021-03-12 2021-03-12 一种sgt mosfet器件及其接触孔的制造方法 Pending CN113035840A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202110271647.8A CN113035840A (zh) 2021-03-12 2021-03-12 一种sgt mosfet器件及其接触孔的制造方法
EP22766230.1A EP4307366A1 (en) 2021-03-12 2022-03-04 Sgt mosfet device and method for manufacturing contact holes thereof
PCT/CN2022/079227 WO2022188704A1 (zh) 2021-03-12 2022-03-04 一种sgt mosfet器件及其接触孔的制造方法
US18/358,909 US20230369461A1 (en) 2021-03-12 2023-07-25 Sgt mosfet device and manufacturing method of contact holes of sgt mosfet device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110271647.8A CN113035840A (zh) 2021-03-12 2021-03-12 一种sgt mosfet器件及其接触孔的制造方法

Publications (1)

Publication Number Publication Date
CN113035840A true CN113035840A (zh) 2021-06-25

Family

ID=76470461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110271647.8A Pending CN113035840A (zh) 2021-03-12 2021-03-12 一种sgt mosfet器件及其接触孔的制造方法

Country Status (4)

Country Link
US (1) US20230369461A1 (zh)
EP (1) EP4307366A1 (zh)
CN (1) CN113035840A (zh)
WO (1) WO2022188704A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644027A (zh) * 2021-08-11 2021-11-12 重庆万国半导体科技有限公司 一种集成电感的沟槽功率器件及其制造方法
CN113644028A (zh) * 2021-08-11 2021-11-12 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法
WO2022188704A1 (zh) * 2021-03-12 2022-09-15 重庆万国半导体科技有限公司 一种sgt mosfet器件及其接触孔的制造方法
CN115410915A (zh) * 2022-11-03 2022-11-29 广州粤芯半导体技术有限公司 半导体结构的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542795B (zh) * 2023-12-20 2024-05-10 芯联集成电路制造股份有限公司 半导体器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075810A1 (en) * 2011-09-27 2013-03-28 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode
CN108389858A (zh) * 2018-02-05 2018-08-10 华润微电子（重庆）有限公司 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702739B (zh) 2016-05-04 2019-04-23 深圳尚阳通科技有限公司 屏蔽栅沟槽mosfet器件及其制造方法
CN107808903A (zh) 2017-10-11 2018-03-16 中航（重庆）微电子有限公司 屏蔽栅沟槽mosfet器件及其制造方法
US10903203B2 (en) * 2018-10-24 2021-01-26 Powerchip Semiconductor Manufacturing Corporation Trench transistor structure and manufacturing method thereof
US11018127B2 (en) * 2019-10-02 2021-05-25 Nami Mos Co, Ltd. Shielded gate trench MOSFET with ESD diode manufactured using two poly-silicon layers process
CN113035840A (zh) * 2021-03-12 2021-06-25 重庆万国半导体科技有限公司 一种sgt mosfet器件及其接触孔的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075810A1 (en) * 2011-09-27 2013-03-28 Force Mos Technology Co., Ltd. Semiconductor power devices integrated with a trenched clamp diode
CN108389858A (zh) * 2018-02-05 2018-08-10 华润微电子（重庆）有限公司 集成esd保护二极管的屏蔽栅沟槽mosfet器件及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022188704A1 (zh) * 2021-03-12 2022-09-15 重庆万国半导体科技有限公司 一种sgt mosfet器件及其接触孔的制造方法
CN113644027A (zh) * 2021-08-11 2021-11-12 重庆万国半导体科技有限公司 一种集成电感的沟槽功率器件及其制造方法
CN113644028A (zh) * 2021-08-11 2021-11-12 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法
WO2023016303A1 (zh) * 2021-08-11 2023-02-16 重庆万国半导体科技有限公司 一种集成电感的沟槽功率器件及其制造方法
CN113644028B (zh) * 2021-08-11 2023-10-03 重庆万国半导体科技有限公司 一种分离栅功率器件及其制造方法
CN113644027B (zh) * 2021-08-11 2023-10-03 重庆万国半导体科技有限公司 一种集成电感的沟槽功率器件及其制造方法
CN115410915A (zh) * 2022-11-03 2022-11-29 广州粤芯半导体技术有限公司 半导体结构的制备方法

Also Published As

Publication number Publication date
US20230369461A1 (en) 2023-11-16
WO2022188704A1 (zh) 2022-09-15
EP4307366A1 (en) 2024-01-17

Similar Documents

Publication Publication Date Title
CN113035840A (zh) 一种sgt mosfet器件及其接触孔的制造方法
JP3851776B2 (ja) パワーｍｏｓ素子及びｍｏｓ素子の製造方法
TWI388059B (zh) The structure of gold-oxygen semiconductor and its manufacturing method
US8373224B2 (en) Super-junction trench MOSFET with resurf stepped oxides and trenched contacts
TWI654744B (zh) 積體晶片與其形成方法
US8853779B2 (en) Process for manufacturing a power semiconductor device having charge-balance columnar structures on a non-planar surface, and corresponding power semiconductor device
TW201013838A (en) Method of forming finned semiconductor devices with trench isolation
JP2005508083A (ja) ドレインコンタクトが改善されたトレンチ二重拡散金属酸化膜半導体デバイス
CN112382566B (zh) 一种沟槽功率器件及其制造方法
TWI480951B (zh) 用於半導體元件之寬溝渠終端結構
US4845051A (en) Buried gate JFET
CN111200008A (zh) 超结器件及其制造方法
US9230861B2 (en) Method of forming a backside contact structure having selective side-wall isolation
CN113644028A (zh) 一种分离栅功率器件及其制造方法
TW202002039A (zh) 積體電路結構的形成方法
CN108400166A (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
CN105118857B (zh) 一种沟槽型功率mosfet的制造方法
US9431286B1 (en) Deep trench with self-aligned sinker
DE102016104968B3 (de) Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung
CN104517855A (zh) 超级结半导体器件制造方法
CN105655385B (zh) 沟槽型超级结器件的制造方法
CN114284149B (zh) 一种屏蔽栅沟槽场效应晶体管的制备方法
CN115662902A (zh) 沟槽型场效应晶体管的制作方法
CN114156183A (zh) 分离栅功率mos器件及其制造方法
TWI524524B (zh) 功率半導體元件之製法及結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination