CN107808903A - 屏蔽栅沟槽mosfet器件及其制造方法 - Google Patents
屏蔽栅沟槽mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN107808903A CN107808903A CN201710942900.1A CN201710942900A CN107808903A CN 107808903 A CN107808903 A CN 107808903A CN 201710942900 A CN201710942900 A CN 201710942900A CN 107808903 A CN107808903 A CN 107808903A
- Authority
- CN
- China
- Prior art keywords
- field plate
- oxide layer
- deep trench
- polysilicon
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 143
- 229920005591 polysilicon Polymers 0.000 claims abstract description 102
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000005253 cladding Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 107
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种屏蔽栅沟槽MOSFET器件及其制造方法，包括：硅衬底；外延层；深沟槽，形成于所述外延层中；场板氧化层，形成于所述深沟槽表面；场板多晶硅，形成于所述深沟槽中且距所述外延层顶面具有目标深度，所述深沟槽上部侧壁的场板氧化层被去除；栅氧层；氧化层，形成于露出的所述场板多晶硅上；栅极多晶硅，填充于所述深沟槽中；体区，形成于所述外延层中；源区，形成于所述体区中；介质层，所述介质层中形成有源端和栅端；以及漏端，形成于所述硅衬底背面。本发明结构紧凑，器件性能优越，具有适当的输入电容；本发明实现方法简单，降低了制造成本；本发明的制造方法具有很高的稳定性，降低了制造难度，具有很高的可重复性和生产良率。
Description
技术领域
本发明属于半导体制造领域，特别是涉及一种屏蔽栅沟槽MOSFET器件及其制造方法。
背景技术
在中低压功率MOSFET领域，屏蔽栅沟槽功率MOSFET器件性能显著优于沟槽功率MOSFET和平面功率MOSFET，因为屏蔽电极极大地降低了栅极–漏极电容(Cgd)，同时由于屏蔽电极充当了场板(Field Plate)作用，使得能够利用较高的掺杂浓度实现同样的器件耐压(BVDSS)，从而降低了导通电阻(Rdson)，也即是屏蔽栅沟槽MOSFET器件能够同时实现低导通电阻(Rdson)和低栅漏电容(Cgd)。我们知道，在一般的功率传输或转换系统中，低的导通电阻(Rdson)意味着低的导通损耗(Conduction Loss)，低栅漏电容(Cgd)意味着低的开关损耗(Switching Los)，也即是屏蔽栅沟槽功率MOSFET同时降低了系统的导通损耗和开关损耗。
现有的屏蔽栅沟槽MOSFET的结构和制造方法多种多样。专利号为US7005351B2的美国专利《Method for fabricating a transistor configuration including trenchtransistor cells having a field electrode,trench transistor,and trenchconfiguration》，公开了一种典型的屏蔽栅沟槽MOSFET结构和制造方法，如图1所示，左边部分为元胞区(Cell)，场板多晶硅63位于栅多晶硅62的下方，起着场板(Field Plate)和栅电极屏蔽(Shield Gate)作用，体区22(P-body)位于n++源区23(Source)的下方，源区23通过接触孔532和金属53引出形成源极(Source Electrode)；右边部分为终端结构区(Termination)，多晶硅632(Poly Silicon)是和场板多晶硅63一起淀积形成的，通过接触孔531和金属53与源极连接在一起，多晶硅622是和栅多晶硅62一起淀积形成的，其在第三维方向(未画出)与栅多晶硅62连接在一起的，并通过接触孔521和金属52引出形成栅极(Gate Electrode)；漏极(Drain Electrode)从衬底51的背面引出。
以上结构和制造方法具有较大的不足和局限，存在着诸多的改善空间。如多晶硅632是突出于硅表面的，需要额外的光刻版和光刻步骤来定义图形；多晶硅622是也突出于硅表面的，同样需要额外的光刻版和光刻步骤来定义图形；同时所有的这些表面突出，意味着在随后的工艺流程中不能运用性能更好的化学机械抛光工艺(Chemical MechanismPolish，CMP)。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种屏蔽栅沟槽MOSFET器件及其制造方法，以实现一种结构紧凑，器件性能优越，制造方法简单，可有效降低了制造复难度和成本的屏蔽栅沟槽MOSFET器件及其制造方法。
为实现上述目的及其他相关目的，本发明提供一种屏蔽栅沟槽MOSFET器件，包括：硅衬底；外延层，形成于所述硅衬底上；深沟槽，形成于所述外延层中；场板氧化层，形成于所述深沟槽表面；场板多晶硅，形成于所述深沟槽中且距所述外延层顶面具有目标深度，所述深沟槽上部侧壁的场板氧化层被去除以至少露出部分的所述场板多晶硅；栅氧层，形成于所述深沟槽上部侧壁；氧化层，形成于露出的所述场板多晶硅上，用于栅极多晶硅和场板多晶硅之间的隔离；栅极多晶硅，填充于所述场板氧化层之上的所述深沟槽中；体区，形成于所述外延层中；源区，形成于所述体区中；介质层，形成于所述外延层上，所述介质层中形成有源区接触孔及栅极接触孔，所述源区接触孔和栅极接触孔填充有金属层以形成源端和栅端；以及漏端，形成于所述硅衬底背面。
优选地，所述场板多晶硅距所述外延层顶面的所述目标深度为0.5～3μm。
优选地，露出于所述场板氧化层之上的所述场板多晶硅的高度为0.1～1μm。
优选地，所述场板多晶硅上的氧化层的厚为所述深沟槽上部侧壁的栅氧层的厚度的2～3倍。
优选地，于露出的所述场板多晶硅上生长的氧化层完全包覆露出的所述场板多晶硅，所述栅极多晶硅包覆露出的所述场板多晶硅，并通过所述氧化层间隔。
优选地，所述栅极多晶硅低于所述外延层顶面。
优选地，所述栅极接触孔延伸至位于所述深沟槽内的所述栅极多晶硅中。
本发明还提供一种屏蔽栅沟槽MOSFET的制造方法，包括以下步骤：1)提供一硅衬底，于所述硅衬底上形成外延层，于所述外延层中形成深沟槽；2)于所述深沟槽表面形成场板氧化层，并于所述深沟槽中填充场板多晶硅；3)对所述外延层顶面的场板多晶硅和场板氧化层进行研磨处理；4)光刻定义出需要引出场板多晶硅的位置，并将该位置的所述场板多晶硅回刻至目标深度；5)去除所述深沟槽上部侧壁的场板氧化层，并至少露出部分的所述场板多晶硅；6)用热氧化方法于所述深沟槽上部侧壁生长栅氧层，同时于露出的所述场板多晶硅上生长氧化层，用于栅极多晶硅和场板多晶硅之间的隔离；7)于所述深沟槽中填充栅极多晶硅，并去除所述外延层表面上的栅极多晶硅；8)于所述外延层中形成体区，并于所述体区中形成源区；9)于所述外延层上形成介质层，于所述介质层中形成源区接触孔及栅极接触孔；以及10)于所述源区接触孔和栅极接触孔填充金属层以形成源端和栅端，于所述硅衬底背面形成漏端。
优选地，步骤1)中，采用光刻和反应离子刻蚀方法于所述外延层中形成所述深沟槽，所述深沟槽的深度范围为3～7μm。
优选地，步骤2)中，采用热氧化法或化学气相沉积法(CVD)于所述深沟槽表面生长场板氧化层，然后通过同步掺杂化学气相沉积法于所述深沟槽中填充场板多晶硅。
优选地，步骤3)中，采用化学机械抛光方法(CMP)对所述外延层顶面的场板多晶硅及场板氧化层进行研磨处理，直至保留特定厚度的场板氧化层。
优选地，步骤4)中，采用反应离子刻蚀方法将所述位置的所述场板多晶硅回刻至目标深度，所述目标深度为0.5～3μm。
优选地，步骤5)中，露出于所述场板氧化层之上的所述场板多晶硅的高度为0.1～1μm。
优选地，步骤6)中，通过控制所述热氧化方法的工艺条件，使得所述场板多晶硅上的氧化层的厚为所述深沟槽上部侧壁的栅氧层的厚度的2～3倍。
优选地，步骤6)中，于露出的所述场板多晶硅上生长的氧化层完全包覆露出的所述场板多晶硅。
优选地，步骤7)中，所述栅极多晶硅包覆露出的所述场板多晶硅，并通过所述氧化层间隔。
优选地，步骤7)中，采用化学机械抛光方法(CMP)去除所述外延层表面上的栅极多晶硅，并采用反应离子刻蚀法将所述栅极多晶硅回刻至低于所述外延层顶面。
优选地，所述栅极接触孔延伸至位于所述深沟槽内的所述栅极多晶硅中。
如上所述，本发明的屏蔽栅沟槽MOSFET器件及其制造方法，具有以下有益效果：
本发明的栅极多晶硅深入到场板多晶硅，并包覆所述场板多晶硅；栅极接触孔可直接深入到所述深沟槽内，器件的结构紧凑，器件性能优越，具有适当的输入电容(Ciss)。
本发明通过化学机械抛光方法(CMP)将表面的多晶硅和场板氧化层磨至特定厚度，表面平整，工艺控制精度高；用热氧化方法生长栅氧化层(Gate Oxide)，同时露出的场板多晶硅上也会生长氧化层，用于栅极多晶硅和场板多晶硅之间的隔离；其采用了特殊的氧化菜单(Recipe)，能够场板多晶硅上的氧化层厚于沟槽侧壁栅氧化层，厚度比值约为2～3；工艺步骤极其简化，降低了制造成本。
本发明通过化学机械抛光方法(CMP)将表面的栅极多晶硅磨掉，然后用反应离子刻蚀法回刻刻蚀至稍低于硅表面；表面平整，工艺控制精度高，制造方法具有很高的稳定性，降低了制造难度，具有很高的可重复性和生产良率。
附图说明
图1显示为现有技术中的屏蔽栅沟槽MOSFET器件的结构示意图。
图2～图13显示为本发明的屏蔽栅沟槽MOSFET器件的制造方法各步骤所呈现的结构示意图，其中，图13显示为本发明的屏蔽栅沟槽MOSFET器件的结构示意图。
元件标号说明
102 硅衬底
104 外延层
106a 第一深沟槽
106b 第二深沟槽
106c 沟槽
108 场板氧化层
110 场板多晶硅
112 光刻胶
114a 栅氧层
114b 氧化层
116 栅极多晶硅
118 体区
120 光刻胶
122 源区
124 介质层
126 光刻胶
128a 源区接触孔
128b 终端接触孔
128c 栅极接触孔
130 P+型接触区
132 金属层
132a 源端
132b 栅端
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图2～图13所示，本实施例提供一种屏蔽栅沟槽MOSFET的制造方法，作为示例，本实施例的屏蔽栅沟槽MOSFET为N型器件，所述硅衬底102选用为N++型硅衬底102，所述外延层104选用为N-型外延层104，所述体区118选用为P型体区，所述源区122选用为N+型源区122，需要指出的是，具备一定专业知识的人能够很容易的参照本方法，通过转换掺杂类型得出P型器件。
本实施例的屏蔽栅沟槽MOSFET的制造方法包括以下步骤：
如图2所示，首先进行步骤1)，提供一硅衬底102，于所述硅衬底102上形成外延层104，于所述外延层104中形成深沟槽。
作为示例，步骤1)中，采用光刻和反应离子刻蚀方法于所述外延层104中形成所述深沟槽，所述深沟槽的深度范围为3～7μm。如图2所示，所述深沟槽包括用于形成有源区122的第一深沟槽106a，以及用于形成终端的第二深沟槽106b，图示中沟槽106c是第一深沟槽106a中的某一特定位置的示意图，用来引出栅极(通常在沟槽尽头)。
如图3所示，然后进行步骤2)，于所述深沟槽表面形成场板氧化层108，并于所述深沟槽中填充场板多晶硅110。
作为示例，步骤2)中，采用热氧化法或化学气相沉积法(CVD)于所述深沟槽表面生长场板氧化层108，然后通过同步掺杂化学气相沉积法于所述深沟槽中填充场板多晶硅110。
如图4所示，接着进行步骤3)，对所述外延层104顶面的场板多晶硅110和场板氧化层108进行研磨处理。
作为示例，步骤3)中，采用化学机械抛光方法(CMP)对所述外延层104顶面的场板多晶硅110及场板氧化层108进行研磨处理，直至保留特定厚度的场板氧化层108，可以获得较为光洁平整的表面，以有效提高后续工艺的精度。
如图5所示，然后进行步骤4)，光刻定义出需要引出场板多晶硅110的位置，并将该位置的所述场板多晶硅110回刻至目标深度。
作为示例，步骤4)中，采用反应离子刻蚀方法将所述位置的所述场板多晶硅110回刻至目标深度，所述目标深度为0.5～3μm。
具体地，采用光刻胶112遮挡用于形成终端的第二深沟槽106b，光刻胶的窗口露出用于形成有源区122的第一深沟槽106a，然后将用于形成有源区122的第一深沟槽106a中的场板多晶硅110回刻至目标深度。
如图6所示，接着进行步骤5)，去除所述深沟槽上部侧壁的场板氧化层108，并至少露出部分的所述场板多晶硅110。
作为示例，保留上述步骤的光刻胶，然后采用湿法腐蚀的方法去除所述深沟槽上部侧壁的场板氧化层108，并使得所述场板氧化层108被腐蚀至低于所述场板多晶硅110，以至少露出部分的所述场板多晶硅110，在本实施例中，露出于所述场板氧化层108之上的所述场板多晶硅110的高度为0.1～1μm。
需要说明的是，所述用于形成终端的第二深沟槽106b仍然被光刻胶遮挡，因此，该用于形成终端的第二深沟槽106b内的所述场板氧化层108及所述场板多晶硅110均完全保留。
如图7所示，接着进行步骤6)，去除上述的光刻胶，然后用热氧化方法于所述深沟槽上部侧壁生长栅氧层114a，同时于露出的所述场板多晶硅110上生长氧化层114b，用于栅极多晶硅116和场板多晶硅110之间的隔离。
作为示例，步骤6)中，采用特殊的氧化菜单(Recipe)，通过控制所述热氧化方法的工艺条件，使得所述场板多晶硅110上的氧化层114b的厚为所述深沟槽上部侧壁的栅氧层114a的厚度的2～3倍，在本实施例中，于露出的所述场板多晶硅110上生长的氧化层114b完全包覆露出的所述场板多晶硅110。
如图8～图9所示，接着进行步骤7)，于所述深沟槽中填充栅极多晶硅116，并去除所述外延层104表面上的栅极多晶硅116。
作为示例，步骤7)中，由于所述深沟槽上部的所述场板氧化层108及所述场板多晶硅110被去除而形成一定的容纳空间，本步骤通过同步掺杂化学气相沉积法(CVD)于所述深沟槽的所述容纳空间中填充栅极多晶硅116，所述栅极多晶硅116包覆露出的所述场板多晶硅110，并通过所述氧化层114b间隔。
作为示例，步骤7)中，采用化学机械抛光方法(CMP)去除所述外延层104表面上的栅极多晶硅116，并采用反应离子刻蚀法将所述栅极多晶硅116回刻至低于所述外延层104顶面。
如图10所示，接着进行步骤8)，于所述外延层104中形成体区118，并于所述体区118中形成源区122。
作为示例，对所述外延层104离子注入P型掺杂物，通常为硼离子(Boron)以形成P型体区(P-Body)；运用光刻定义出源区122(Source)，制作阻挡光刻胶120，然后离子注入N型掺杂物，通常为砷离子(Arsenic)以形成源区122。
如图11～图12所示，接着进行步骤9)，于所述外延层104上形成介质层124，于所述介质层124中形成源区接触孔128a及栅极接触孔128c。
作为示例，通过化学气相沉积法(CVD)于所述外延层104上形成介质层124，然后旋涂光刻胶126，通过光刻和反应离子刻蚀同时形成源区接触孔128a、终端接触孔128b和栅极接触孔128c。
作为示例，所述栅极接触孔128c延伸至位于所述深沟槽内的所述栅极多晶硅116中。
如图13所示，最后进行步骤10)，于所述源区接触孔128a内进行离子注入形成P+型接触区130，然后于所述源区接触孔128a和栅极接触孔128c填充金属层132以形成源端132a和栅端132b，于所述硅衬底102背面形成漏端。
作为示例，通过物理气相沉积法(PVD)淀积金属层132，通过光刻和刻蚀形成源端132a和栅端132b；漏端(Drain)形成在所述硅衬底102的背面。
如图12所示，本实施例还提供一种屏蔽栅沟槽MOSFET器件，包括：硅衬底102；外延层104，形成于所述硅衬底102上；深沟槽，形成于所述外延层104中；场板氧化层108，形成于所述深沟槽表面；场板多晶硅110，形成于所述深沟槽中且距所述外延层104顶面具有目标深度，所述深沟槽上部侧壁的场板氧化层108被去除以至少露出部分的所述场板多晶硅110；栅氧层114a，形成于所述深沟槽上部侧壁；氧化层114b，形成于露出的所述场板多晶硅110上，用于栅极多晶硅116和场板多晶硅110之间的隔离；栅极多晶硅116，填充于所述场板氧化层108之上的所述深沟槽中；体区118，形成于所述外延层104中；源区122，形成于所述体区118中；介质层124，形成于所述外延层104上，所述介质层124中形成有源区接触孔128a及栅极接触孔128c，所述源区接触孔128a和栅极接触孔128c填充有金属层132以形成源端132a和栅端132b；以及漏端，形成于所述硅衬底102背面。
作为示例，所述场板多晶硅110距所述外延层104顶面的所述目标深度为0.5～3μm。
作为示例，露出于所述场板氧化层108之上的所述场板多晶硅110的高度为0.1～1μm。
作为示例，所述场板多晶硅110上的氧化层114b的厚为所述深沟槽上部侧壁的栅氧层114a的厚度的2～3倍。
作为示例，于露出的所述场板多晶硅110上生长的氧化层114b完全包覆露出的所述场板多晶硅110，所述栅极多晶硅116包覆露出的所述场板多晶硅110，并通过所述氧化层114b间隔。
作为示例，所述栅极多晶硅116低于所述外延层104顶面。
作为示例，所述栅极接触孔128c延伸至位于所述深沟槽内的所述栅极多晶硅116中。
如上所述，本发明的屏蔽栅沟槽MOSFET器件及其制造方法，具有以下有益效果：
本发明的栅极多晶硅116深入到场板多晶硅110，并包覆所述场板多晶硅110；栅极接触孔128c可直接深入到所述深沟槽内，器件的结构紧凑，器件性能优越，具有适当的输入电容(Ciss)。
本发明通过化学机械抛光方法(CMP)将表面的多晶硅和场板氧化层108磨至特定厚度，表面平整，工艺控制精度高；用热氧化方法生长栅氧化层114b(Gate Oxide)，同时露出的场板多晶硅110上也会生长氧化层114b，用于栅极多晶硅116和场板多晶硅110之间的隔离；其采用了特殊的氧化菜单(Recipe)，能够场板多晶硅110上的氧化层114b厚于沟槽侧壁栅氧化层114b，厚度比值约为2～3；工艺步骤极其简化，降低了制造成本。
本发明通过化学机械抛光方法(CMP)将表面的栅极多晶硅116磨掉，然后用反应离子刻蚀法回刻刻蚀至稍低于硅表面；表面平整，工艺控制精度高，制造方法具有很高的稳定性，降低了制造难度，具有很高的可重复性和生产良率。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (18)
1.一种屏蔽栅沟槽MOSFET器件，其特征在于，包括：
硅衬底；
外延层，形成于所述硅衬底上；
深沟槽，形成于所述外延层中；
场板氧化层，形成于所述深沟槽表面；
场板多晶硅，形成于所述深沟槽中且距所述外延层顶面具有目标深度，所述深沟槽上部侧壁的场板氧化层被去除以至少露出部分的所述场板多晶硅；
栅氧层，形成于所述深沟槽上部侧壁；
氧化层，形成于露出的所述场板多晶硅上，用于栅极多晶硅和场板多晶硅之间的隔离；
栅极多晶硅，填充于所述场板氧化层之上的所述深沟槽中；
体区，形成于所述外延层中；
源区，形成于所述体区中；
介质层，形成于所述外延层上，所述介质层中形成有源区接触孔及栅极接触孔，所述源区接触孔和栅极接触孔填充有金属层以形成源端和栅端；以及
漏端，形成于所述硅衬底背面。
2.根据权利要求1所述的屏蔽栅沟槽MOSFET器件，其特征在于：所述场板多晶硅距所述外延层顶面的所述目标深度为0.5～3μm。
3.根据权利要求1所述的屏蔽栅沟槽MOSFET器件，其特征在于：露出于所述场板氧化层之上的所述场板多晶硅的高度为0.1～1μm。
4.根据权利要求1所述的屏蔽栅沟槽MOSFET器件，其特征在于：所述场板多晶硅上的氧化层的厚为所述深沟槽上部侧壁的栅氧层的厚度的2～3倍。
5.根据权利要求1所述的屏蔽栅沟槽MOSFET器件，其特征在于：于露出的所述场板多晶硅上生长的氧化层完全包覆露出的所述场板多晶硅，所述栅极多晶硅包覆露出的所述场板多晶硅，并通过所述氧化层间隔。
6.根据权利要求1所述的屏蔽栅沟槽MOSFET器件，其特征在于：所述栅极多晶硅低于所述外延层顶面。
7.根据权利要求1所述的屏蔽栅沟槽MOSFET器件，其特征在于：所述栅极接触孔延伸至位于所述深沟槽内的所述栅极多晶硅中。
8.一种屏蔽栅沟槽MOSFET的制造方法，其特征在于，包括以下步骤：
1)提供一硅衬底，于所述硅衬底上形成外延层，于所述外延层中形成深沟槽；
2)于所述深沟槽表面形成场板氧化层，并于所述深沟槽中填充场板多晶硅；
3)对所述外延层顶面的场板多晶硅和场板氧化层进行研磨处理；
4)光刻定义出需要引出场板多晶硅的位置，并将该位置的所述场板多晶硅回刻至目标深度；
5)去除所述深沟槽上部侧壁的场板氧化层，并至少露出部分的所述场板多晶硅；
6)用热氧化方法于所述深沟槽上部侧壁生长栅氧层，同时于露出的所述场板多晶硅上生长氧化层，用于栅极多晶硅和场板多晶硅之间的隔离；
7)于所述深沟槽中填充栅极多晶硅，并去除所述外延层表面上的栅极多晶硅；
8)于所述外延层中形成体区，并于所述体区中形成源区；
9)于所述外延层上形成介质层，于所述介质层中形成源区接触孔及栅极接触孔；以及
10)于所述源区接触孔和栅极接触孔填充金属层以形成源端和栅端，于所述硅衬底背面形成漏端。
9.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：步骤1)中，采用光刻和反应离子刻蚀方法于所述外延层中形成所述深沟槽，所述深沟槽的深度范围为3～7μm。
10.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：步骤2)中，采用热氧化法或化学气相沉积法(CVD)于所述深沟槽表面生长场板氧化层，然后通过同步掺杂化学气相沉积法于所述深沟槽中填充场板多晶硅。
11.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：步骤3)中，采用化学机械抛光方法(CMP)对所述外延层顶面的场板多晶硅及场板氧化层进行研磨处理，直至保留特定厚度的场板氧化层。
12.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：步骤4)中，采用反应离子刻蚀方法将所述位置的所述场板多晶硅回刻至目标深度，所述目标深度为0.5～3μm。
13.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：步骤5)中，露出于所述场板氧化层之上的所述场板多晶硅的高度为0.1～1μm。
14.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：步骤6)中，通过控制所述热氧化方法的工艺条件，使得所述场板多晶硅上的氧化层的厚为所述深沟槽上部侧壁的栅氧层的厚度的2～3倍。
15.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：步骤6)中，于露出的所述场板多晶硅上生长的氧化层完全包覆露出的所述场板多晶硅。
16.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：步骤7)中，所述栅极多晶硅包覆露出的所述场板多晶硅，并通过所述氧化层间隔。
17.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：步骤7)中，采用化学机械抛光方法(CMP)去除所述外延层表面上的栅极多晶硅，并采用反应离子刻蚀法将所述栅极多晶硅回刻至低于所述外延层顶面。
18.根据权利要求8所述的屏蔽栅沟槽MOSFET器件的制造方法，其特征在于：所述栅极接触孔延伸至位于所述深沟槽内的所述栅极多晶硅中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710942900.1A CN107808903A (zh) | 2017-10-11 | 2017-10-11 | 屏蔽栅沟槽mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710942900.1A CN107808903A (zh) | 2017-10-11 | 2017-10-11 | 屏蔽栅沟槽mosfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107808903A true CN107808903A (zh) | 2018-03-16 |
Family
ID=61592819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710942900.1A Pending CN107808903A (zh) | 2017-10-11 | 2017-10-11 | 屏蔽栅沟槽mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107808903A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584365A (zh) * | 2020-04-29 | 2020-08-25 | 北京时代民芯科技有限公司 | 一种低米勒电容槽栅vdmos器件制造方法 |
| CN111883592A (zh) * | 2020-08-06 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
| CN112687735A (zh) * | 2019-10-14 | 2021-04-20 | 无锡先瞳半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| WO2022188704A1 (zh) | 2021-03-12 | 2022-09-15 | 重庆万国半导体科技有限公司 | 一种sgt mosfet器件及其接触孔的制造方法 |
| CN115064445A (zh) * | 2022-08-11 | 2022-09-16 | 广州粤芯半导体技术有限公司 | 半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管 |
| CN115863411A (zh) * | 2022-11-30 | 2023-03-28 | 上海功成半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| CN117080075A (zh) * | 2023-08-28 | 2023-11-17 | 深圳市美浦森半导体有限公司 | 一种新型的sgt制作方法及结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623340A (zh) * | 2011-01-26 | 2012-08-01 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos器件的制备方法 |
| CN105226020A (zh) * | 2014-06-26 | 2016-01-06 | 英飞凌科技股份有限公司 | 含功率晶体管单元和横向晶体管的半导体器件及制造方法 |
| CN105244374A (zh) * | 2015-08-31 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
| US20170033213A1 (en) * | 2015-07-31 | 2017-02-02 | Super Group Semiconductor Co., Ltd. | Trench power transistor structure and manufacturing method thereof |
| CN106876278A (zh) * | 2017-03-01 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
-
2017
- 2017-10-11 CN CN201710942900.1A patent/CN107808903A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102623340A (zh) * | 2011-01-26 | 2012-08-01 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos器件的制备方法 |
| CN105226020A (zh) * | 2014-06-26 | 2016-01-06 | 英飞凌科技股份有限公司 | 含功率晶体管单元和横向晶体管的半导体器件及制造方法 |
| US20170033213A1 (en) * | 2015-07-31 | 2017-02-02 | Super Group Semiconductor Co., Ltd. | Trench power transistor structure and manufacturing method thereof |
| CN105244374A (zh) * | 2015-08-31 | 2016-01-13 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅mosfet的制造方法 |
| CN106876278A (zh) * | 2017-03-01 | 2017-06-20 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112687735A (zh) * | 2019-10-14 | 2021-04-20 | 无锡先瞳半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| CN112687735B (zh) * | 2019-10-14 | 2024-10-18 | 无锡先瞳半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| CN111584365A (zh) * | 2020-04-29 | 2020-08-25 | 北京时代民芯科技有限公司 | 一种低米勒电容槽栅vdmos器件制造方法 |
| CN111584365B (zh) * | 2020-04-29 | 2024-01-30 | 北京时代民芯科技有限公司 | 一种低米勒电容槽栅vdmos器件制造方法 |
| CN111883592A (zh) * | 2020-08-06 | 2020-11-03 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
| CN111883592B (zh) * | 2020-08-06 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
| WO2022188704A1 (zh) | 2021-03-12 | 2022-09-15 | 重庆万国半导体科技有限公司 | 一种sgt mosfet器件及其接触孔的制造方法 |
| CN115064445A (zh) * | 2022-08-11 | 2022-09-16 | 广州粤芯半导体技术有限公司 | 半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管 |
| CN115863411A (zh) * | 2022-11-30 | 2023-03-28 | 上海功成半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| CN115863411B (zh) * | 2022-11-30 | 2023-08-15 | 上海功成半导体科技有限公司 | 一种屏蔽栅功率器件及其制备方法 |
| CN117080075A (zh) * | 2023-08-28 | 2023-11-17 | 深圳市美浦森半导体有限公司 | 一种新型的sgt制作方法及结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107808903A (zh) | 屏蔽栅沟槽mosfet器件及其制造方法 | |
| CN110400843A (zh) | 晶体管和制备该晶体管的方法 | |
| US9601336B2 (en) | Trench field-effect device and method of fabricating same | |
| TW201306179A (zh) | 橫向電晶體及其製作方法 | |
| CN103545364B (zh) | 自对准接触孔的小尺寸mosfet结构及制作方法 | |
| WO2021068648A1 (zh) | Ldmos器件及其制备方法 | |
| CN111799322A (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN111128706B (zh) | 沟槽内厚度渐变的场氧的制造方法和sgt器件的制造方法 | |
| CN105789043A (zh) | 沟槽型半导体器件及其制作方法 | |
| CN102479806B (zh) | 超级结半导体器件及其制作方法 | |
| CN105957811A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN102148143A (zh) | 用于后氧化硅沟槽底部成形的结构和方法 | |
| CN116646252A (zh) | 超级结器件的制造方法、超级结器件、芯片和电路 | |
| CN104362091B (zh) | 双沟槽场效应管的制造方法 | |
| CN103441149B (zh) | 沟槽功率器件及其制作方法 | |
| CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| CN112185816B (zh) | 一种高能效屏蔽栅沟槽mosfet及其制造方法 | |
| TWI608609B (zh) | 超接面元件及其製造方法 | |
| EP1454353A1 (en) | Method of forming narrow trenches in semiconductor substrates | |
| US20240304717A1 (en) | Semiconductor device having split gate structure and manufacturing method therefor | |
| US20140124853A1 (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
| CN113299753A (zh) | 屏蔽栅沟槽场效应晶体管结构及其制备方法 | |
| TWI689098B (zh) | 複合型溝槽式金氧半場效應電晶體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180316 |
|
| RJ01 | Rejection of invention patent application after publication |