CN115064445A - 半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管 - Google Patents
半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管 Download PDFInfo
- Publication number
- CN115064445A CN115064445A CN202210958204.0A CN202210958204A CN115064445A CN 115064445 A CN115064445 A CN 115064445A CN 202210958204 A CN202210958204 A CN 202210958204A CN 115064445 A CN115064445 A CN 115064445A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- region
- gate trench
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 120
- 229920005591 polysilicon Polymers 0.000 claims abstract description 109
- 238000000034 method Methods 0.000 claims abstract description 76
- 230000008569 process Effects 0.000 claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 32
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 description 9
- 238000000227 grinding Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000012876 topography Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管，应用于半导体技术领域。具体的，其在有源区和端接区各自对应的沟槽中形成第一氧化层和第一多晶硅层之后，并没有像现有技术那样直接在端接区上形成图形化的光刻胶，以对有源区中的栅极沟槽中的第一多晶硅层进行回刻蚀，而是先对整个半导体衬底上形成的第一氧化层沿着垂直于所述半导体衬底表面的方向进行减薄处理，以在形成图形化的光刻胶之前就减薄了覆盖在位于所述有源区和端接区之间的连接区的外延层上的第一氧化层的厚度，从而避免了在后续工艺制程形成第二层多晶硅层后，造成两层多晶硅（源极沟槽与有源区中的栅极沟槽之间的连接处）引出连接处出现台阶形貌的问题。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管。
背景技术
自功率MOS技术发明以来，该技术已取得了很多重要的发展和长足的进步。近年来，功率MOS技术的新器件结构和新制造工艺不断的涌现，以达到两个最基本的目标：最大的功率处理能力和最小的功率损耗。沟槽栅MOSFET(Trench MOSFET)技术是实现此目标最重要的技术推动力之一。最初，Trench MOSFET技术的发明是为了增加平面器件的沟道密度，以提高器件的电流处理能力，然而，改进的新的Trench MOS结构不但能降低沟道密度，还能进一步降低漂移区电阻，Trench MOSFET技术发展的其主要目标是：(1)降低正向导通电阻以减小静态功率损耗；(2)提高开关速度以减小瞬态功率损耗。
在耐压为20V～200V的中低压器件领域内，SGT器件因为其低的比导通电阻和低的栅漏耦合电容，被得到广泛的应用。SGT器件的栅极结构包括屏蔽多晶硅和多晶硅栅，屏蔽多晶硅通常也称为源多晶硅，都形成于沟槽中，根据屏蔽多晶硅和多晶硅栅在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽多晶硅位于沟槽的底部，多晶硅栅位于沟槽的顶部，多晶硅栅和屏蔽多晶硅之间呈上下结构关系。左右结构中，屏蔽多晶硅通常会从沟槽的底部延伸到沟槽的顶部，多晶硅栅则设置在沟槽顶部区域的屏蔽多晶硅左右两侧，同一沟槽中的多晶硅栅会分裂为左右两个结构。
在传统的SGT制造过程中，为了将与源极同电位的多晶硅引出，需要在制造SGT的工艺过程中的屏蔽多晶硅回刻前，先使用光刻胶将引出部分保护起来，并在屏蔽多晶硅回刻后要使用湿法刻蚀将回刻部分的侧壁氧化层去除，再进行栅氧生长以及多晶硅栅的生长和研磨，结果会在两层多晶硅（源极沟槽与有源区中的栅极沟槽之间的连接处）引出连接处出现台阶形貌。而该台阶形貌的产生会使有源区中的栅极沟槽中填充的多晶硅栅在后续的研磨和干法刻蚀时发生过早抓到刻蚀停止点，从而导致多晶硅栅有残留，使作为栅极的多晶硅栅与SGT器件的源极连接，最终造成SGT器件栅源漏电失效的问题。
发明内容
本发明的目的在于提供一种半导体结构的制备方法，以实现解决具有屏蔽栅沟槽结构的晶体管SGT器件的栅源漏电失效问题和实现提高器件产品良率的目的。
第一方面，为解决上述技术问题，本发明提供一种半导体结构的制备方法，其至少可以包括如下步骤：
步骤S1，提供一具有外延层的半导体衬底，所述半导体衬底包括形成有栅极沟槽的有源区和形成有源极沟槽的端接区，以及位于所述有源区和端接区之间的连接区，在所述栅极沟槽、源极沟槽的内壁上以及所述外延层的表面上依次堆叠设置有第一氧化层和第一多晶硅层，所述第一多晶硅层至少填满所述栅极沟槽和源极沟槽。
步骤S2，对形成有所述第一氧化层和第一多晶硅层的半导体衬底进行表面减薄处理，以去除部分厚度的第一氧化层。
步骤S3，形成用于掩蔽所述端接区和部分所述连接区的图形化光刻胶，并以所述图形化光刻胶为掩膜，回刻蚀未被遮蔽的栅极沟槽中的部分高度的第一多晶硅层。
步骤S4，去除未被遮蔽的有源区和连接区中的部分厚度的第一氧化层，以使所述未被遮蔽的有源区中的栅极沟槽侧壁上和连接区表面上剩余的第一氧化层的厚度小于栅极沟槽槽底中剩余的与第一多晶硅层的顶面齐平的第一氧化层的厚度。
步骤S5，去除所述图形化光刻胶，并进一步去除所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层，以暴露出栅极沟槽侧壁上的外延层。
步骤S6，依次形成第二氧化层和第二多晶硅层，所述第二氧化层至少覆盖在所述栅极沟槽侧壁上暴露出的外延层的表面上，所述第二多晶硅层至少填满形成有所述第二氧化层的栅极沟槽。
进一步的，在步骤S4中去除所述未被遮蔽的有源区和连接区中的部分厚度的第一氧化层的刻蚀工艺可以为湿法刻蚀工艺。
进一步的，在步骤S5中进一步去除所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层的同时，还可以同步刻蚀去除之前被所述图形化光刻胶所覆盖的端接区和部分连接区所对应的外延层表面上的第一氧化层，以使所述端接区、连接区以及有源区的顶面齐平。
进一步的，在步骤S5中去除了所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层，以暴露出栅极沟槽侧壁上的外延层之后，本发明提供的所述半导体的制备方法还可以包括：刻蚀去除之前被所述图形化光刻胶所覆盖的端接区和部分连接区所对应的外延层表面上的第一氧化层，以使所述端接区、连接区以及有源区的顶面齐平。
进一步的，在步骤S5中去除所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层，以暴露出栅极沟槽侧壁上的外延层的刻蚀工艺可以为湿法刻蚀工艺。
进一步的，在步骤S6中形成的所述第二氧化层还可以延伸覆盖在所述去除了第一氧化层的端接区和部分连接区所对应的外延层的表面上，以及所述端接区中的源极沟槽中填充的第一多晶硅层的顶面上，以使形成有所述第二氧化层的端接区、连接区以及有源区的顶面齐平。
进一步的，在所述步骤S6中形成填满形成有所述第二氧化层的栅极沟槽的第二多晶硅层的步骤，可以包括：
在所述半导体衬底的表面上沉积第二多晶硅层，所述第二多晶硅层至少填满所述形成有第二氧化层的栅极沟槽，并延伸覆盖在所述端接区、连接区以及有源区所形成的第二氧化层的表面上。
以所述第二氧化层为刻蚀停止层，刻蚀所述第二多晶硅层，以使剩余的第二多晶硅层仅填充在所述栅极沟槽中。
进一步的，以所述第二氧化层为刻蚀停止层，刻蚀所述第二多晶硅层的刻蚀工艺可以为干法刻蚀工艺。
进一步的，在所述步骤S2中形成有所述第一氧化层和第一多晶硅层的半导体衬底进行表面减薄处理的工艺可以为机械研磨工艺。
第二方面，基于与所述半导体结构的制备方法相同的发明构思，本发明还提供了一种具有屏蔽栅沟槽结构的晶体管，其可以采用如上所述的半导体结构的制备方法制备而成，具体制备方法这里将不再累述。
与现有技术相比，本发明技术方案至少具有如下有益效果之一：
本发明提出了一种半导体结构的制备方法，其在有源区和端接区各自对应的沟槽中形成第一氧化层和第一多晶硅层之后，并没有像现有技术那样直接在端接区上形成图形化的光刻胶，以对有源区中的栅极沟槽中的第一多晶硅层进行回刻蚀，而是先对整个半导体衬底上形成的第一氧化层沿着垂直于所述半导体衬底表面的方向进行减薄处理，以在形成图形化的光刻胶之前就减薄了覆盖在位于所述有源区和端接区之间的连接区的外延层上的第一氧化层的厚度，从而避免了在后续工艺制程形成第二层多晶硅层后，造成两层多晶硅（源极沟槽与有源区中的栅极沟槽之间的连接处）引出连接处出现台阶形貌的问题。
进一步的，由于在本发明提供的半导体结构的制备方法中，其在步骤S5去除了图形化光刻胶，并进一步去除所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层的步骤的同时或在步骤之后，还将之前被所述图形化光刻胶所覆盖的端接区和部分连接区所对应的外延层表面上的第一氧化层也刻蚀去除了，并使所述端接区、连接区以及有源区的顶面齐平，从而使在后续工艺制程形成所述第二多晶硅层的步骤之前，将位于所述有源区和端接区之间的连接区的外延层上覆盖的膜层的形貌调整为平面结构（未出现台阶形貌），进而使有源区中的栅极沟槽中填充的多晶硅栅（第二多晶硅层）在后续的研磨和干法刻蚀时不会发生过早抓到刻蚀停止点，即，避免了作为栅极的多晶硅栅（第二多晶硅层）与SGT器件的源极连接，最终解决了SGT器件栅源漏电失效的问题。
附图说明
图1为本发明一实施例中的半导体结构的制备方法的流程示意图。
图2a~图2f为本发明一实施例中的半导体结构的制备方法在其制备过程中的结构示意图。
其中，附图标记如下：
100-半导体； 110-外延层；
120/120’/120’’/120’’’-第一氧化层层；
130/130’/130’’-第一多晶硅层； 140-图形化光刻胶层；
150-第二氧化层； 160-第二多晶硅层；
101-栅极沟槽； 102-源极沟槽；
A-有源区； B-端接区；
AB-有源区A和端接区B之间的连接区AB。
具体实施方式
承如背景技术所述，目前，在传统的SGT制造过程中，为了将与源极同电位的多晶硅引出，需要在制造SGT的工艺过程中的屏蔽多晶硅回刻前，先使用光刻胶将引出部分保护起来，并在屏蔽多晶硅回刻后要使用湿法刻蚀将回刻部分的侧壁氧化层去除，再进行栅氧生长以及多晶硅栅的生长和研磨，结果会在两层多晶硅（源极沟槽与有源区中的栅极沟槽之间的连接处）引出连接处出现台阶形貌。而该台阶形貌的产生会使有源区中的栅极沟槽中填充的多晶硅栅在后续的研磨和干法刻蚀时发生过早抓到刻蚀停止点，从而导致多晶硅栅有残留，使作为栅极的多晶硅栅与SGT器件的源极连接，最终造成SGT器件栅源漏电失效的问题。
为此，本发明提供了一种半导体结构的制备方法，以实现解决具有屏蔽栅沟槽结构的晶体管SGT器件的栅源漏电失效问题和实现提高器件产品良率的目的。
具体可以参考图1，图1为本发明一实施例中的半导体结构的制备方法的流程示意图。如图1所示，本发明提供的所述半导体结构的制备方法至少可以包括如下步骤：
步骤S1，提供一具有外延层的半导体衬底，所述半导体衬底包括形成有栅极沟槽的有源区和形成有源极沟槽的端接区，以及位于所述有源区和端接区之间的连接区，在所述栅极沟槽、源极沟槽的内壁上以及所述外延层的表面上依次堆叠设置有第一氧化层和第一多晶硅层，所述第一多晶硅层至少填满所述栅极沟槽和源极沟槽。
步骤S2，对形成有所述第一氧化层和第一多晶硅层的半导体衬底进行表面减薄处理，以去除部分厚度的第一氧化层。
步骤S3，形成用于掩蔽所述端接区和部分所述连接区的图形化光刻胶，并以所述图形化光刻胶为掩膜，回刻蚀未被遮蔽的栅极沟槽中的部分高度的第一多晶硅层。
步骤S4，去除未被遮蔽的有源区和连接区中的部分厚度的第一氧化层，以使所述未被遮蔽的有源区中的栅极沟槽侧壁上和连接区表面上剩余的第一氧化层的厚度小于栅极沟槽槽底中剩余的与第一多晶硅层的顶面齐平的第一氧化层的厚度。
步骤S5，去除所述图形化光刻胶，并进一步去除所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层，以暴露出栅极沟槽侧壁上的外延层。
步骤S6，依次形成第二氧化层和第二多晶硅层，所述第二氧化层至少覆盖在所述栅极沟槽侧壁上暴露出的外延层的表面上，所述第二多晶硅层至少填满形成有所述第二氧化层的栅极沟槽。
即，本发明提出了一种半导体结构的制备方法，其其在有源区和端接区各自对应的沟槽中形成第一氧化层和第一多晶硅层之后，并没有像现有技术那样直接在端接区上形成图形化的光刻胶，以对有源区中的栅极沟槽中的第一多晶硅层进行回刻蚀，而是先对整个半导体衬底上形成的第一氧化层沿着垂直于所述半导体衬底表面的方向进行减薄处理，以在形成图形化的光刻胶之前就减薄了覆盖在位于所述有源区和端接区之间的连接区的外延层上的第一氧化层的厚度，从而避免了在后续工艺制程形成第二层多晶硅层后，造成两层多晶硅（源极沟槽与有源区中的栅极沟槽之间的连接处）引出连接处出现台阶形貌的问题。
以下结合附图和具体实施例对本发明提出的半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。 在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作 局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
下面首先对本发明提供的一种半导体结构的制备方法进行具体介绍。其中，图2a~图2f为本发明一实施例中的半导体结构的制备方法在其制备过程中的结构示意图。
在步骤S1中，具体参考图2a所示，提供一半导体衬底100，所述半导体衬底100用于为后续工艺生成具有屏蔽栅沟槽结构的晶体管SGT器件提供操作的平台。所述半导体衬底100的材料选自单晶硅、多晶硅或者非晶硅；所述半导体衬底100也可以选自硅、锗、砷化镓或锗硅等化合物；所述半导体衬底100还可以是其他半导体材料。示例性的，本发明实施例中，所述半导体衬底100为硅衬底。其中，所述半导体衬底100可以包括有源区A、端接区B，以及位于所述有源区A和端接区B之间的连接区AB；所述半导体衬底100的表面上形成有一定厚度的外延层110，而在所述有源区A对应的外延层110内形成有多个栅极沟槽101、在所述端接区B所对应的外延层110内形成有多个源极沟槽102。并且，在所述栅极沟槽101、所述源极沟槽102的内壁上以及所述外延层110的表面上依次堆叠设置有第一氧化层120和第一多晶硅层130，所述第一多晶硅层130至少填满所述栅极沟槽101和所述源极沟槽102。示例性的，所述第一氧化层120的材料可以为二氧化硅。
在本实施例中，可以先提供一表面形成有一定厚度外延层110的半导体衬底100（外延生长制程），然后，利用用于形成栅极沟槽101和源极沟槽102的光刻胶层，在所述外延层110内对应的区域上分别刻蚀形成多个栅极沟槽101和源极沟槽102。之后，再利用气相沉积工艺在所述栅极沟槽101、源极沟槽102的内壁上（侧壁和底部上）以及相邻沟槽之间连接的外延层110的表面上形成一层一定厚度的第一氧化层120；之后，在再整个半导体衬底100上沉积第一多晶硅层130，并使沉积的第一多晶硅层130填满每个所述栅极沟槽101和源极沟槽102，并延伸覆盖在相邻沟槽之间的外延层110表面上形成的所述第一氧化层120的表面上。
在步骤S2中，具体参考图2b所示，对形成有所述第一氧化层120和第一多晶硅层130的半导体衬底100进行表面减薄处理，以去除部分厚度的第一氧化层120。
在本实施例中，可以利用化学机械研磨工艺CMP对上述步骤S1形成的所述第一多晶硅层130和所述第一氧化层120进行研磨处理，以在去除了位于所述栅极沟槽101和所述源极沟槽102中的第一多晶硅层130’之外的所有第一多晶硅层，并沿垂直于所述半导体衬底100的方向上进一步研掉磨部分厚度的第一氧化层120，以使剩余覆盖在相邻沟槽之间的外延层110表面上的第一氧化层120’的厚度较薄，从而避免了在后续工艺制程形成第二层多晶硅层后，造成两层多晶硅（源极沟槽与有源区中的栅极沟槽之间的连接处）引出连接处出现台阶形貌的问题。但是由于在本发明实施例中，在利用如上步骤S2减薄第一氧化层120的时候，只是减薄了相邻沟槽之间的外延层110表面上形成的第一氧化层120（主要是减薄了位于所述有源区A和端接区B之间的连接区AB的所述第一氧化层120），而并没有减薄每个沟槽中的侧壁和底部上形成的第一氧化层120，从而保证了沟槽中第一氧化层的器件隔离作用。
在步骤S3中，具体参考图2c所示，形成用于掩蔽所述端接区B和部分所述连接区AB的图形化光刻胶140，并以所述图形化光刻胶140为掩膜，回刻蚀未被遮蔽的栅极沟槽101中的部分高度的第一多晶硅层130’。
在本实施例中，步骤S3刻蚀所述栅极沟槽101中的部分高度的第一多晶硅层130’的刻蚀工艺可以是干法刻蚀工艺，以形成剩余在栅极沟槽101中的第一多晶硅层130’’。
在步骤S4中，具体参考图2d所示，去除未被遮蔽的有源区A和连接区AB中的部分厚度的第一氧化层120’，以使所述未被遮蔽的有源区A中的栅极沟槽101侧壁上和连接区AB表面上剩余的第一氧化层120’的厚度小于栅极沟槽101槽底中剩余的与第一多晶硅层130’’的顶面齐平的第一氧化层120’’的厚度。
在本实施例中，在步骤S4中去除所述未被遮蔽的有源区A和连接区AB中的部分厚度的第一氧化层120’的刻蚀工艺为湿法刻蚀工艺。
在步骤S5中，具体参考图2e所示，去除所述图形化光刻胶140，并进一步去除所述未被遮蔽的有源区A中的栅极沟槽101侧壁上剩余的第一氧化层120’’，以暴露出栅极沟槽侧壁上的外延层110。
在本实施例中，在去除了所述图形化光刻胶140之后，可以采用一步刻蚀工艺将所述未被遮蔽的有源区A中的栅极沟槽101侧壁上剩余的第一氧化层120’’、以及之前被所述图形化光刻胶140所覆盖的端接区B和部分连接区AB所对应的外延层110表面上的第一氧化层120’，以使在暴露出栅极沟槽101侧壁上的外延层110的同时，使所述端接区B、连接区AB以及有源区A的顶面齐平，并得到所述栅极沟槽101中剩余的第一氧化层120’’’。
或者，在其他实施例中，还可以在步骤S5中去除了所述未被遮蔽的有源区A中的栅极沟槽101侧壁上剩余的第一氧化层120’’，以暴露出栅极沟槽101侧壁上的外延层110之后，在采用一步刻蚀工艺将之前被所述图形化光刻胶140所覆盖的端接区B和部分连接区AB所对应的外延层110表面上的第一氧化层120’刻蚀去除，以使所述端接区B、连接区AB以及有源区A的顶面齐平。
其中，所述去除所述未被遮蔽的有源区A中的栅极沟槽101侧壁上剩余的第一氧化层120’’，以暴露出栅极沟槽101侧壁上的外延层110的刻蚀工艺可以为湿法刻蚀工艺。
在步骤S6中，具体参考图2f所示，依次形成第二氧化层150和第二多晶硅层160，所述第二氧化层150至少覆盖在所述栅极沟槽101侧壁上暴露出的外延层110的表面上，所述第二多晶硅层160至少填满形成有所述第二氧化层150的栅极沟槽101。
在本实施例中，在上述步骤S5之后可以先在所述有源区A中的每个所述栅极沟槽101暴露出的侧壁外延层110以及栅极沟槽101中剩余的第一氧化层120’’’和剩余的第一多晶硅层130’’的表面上形成一层第二氧化层150，以作为SGT结构中有源区中用于隔离多晶硅栅和屏蔽多晶硅栅的隔离层。
可以在所述半导体衬底100的表面上沉积第二多晶硅层，所述第二多晶硅层160至少填满所述形成有第二氧化层150的栅极沟槽101，并延伸覆盖在所述端接区B、连接区AB以及有源区A所形成的第二氧化层150的表面上；以所述第二氧化层150为刻蚀停止层，刻蚀所述第二多晶硅层，以使剩余的第二多晶硅层160仅填充在所述栅极沟槽101中。
其中，以所述第二氧化层150为刻蚀停止层，刻蚀所述第二多晶硅层160的刻蚀工艺可以为干法刻蚀工艺。
进一步的，在所述步骤S6中形成的所述第二氧化层150还延伸覆盖在所述去除了第一氧化层120’的端接区B和部分连接区AB所对应的外延层110的表面上，以及所述端接区B中的源极沟槽102中填充的第一多晶硅层120的顶面上，以使形成有所述第二氧化层150的端接区B、连接区AB以及有源区A的顶面齐平。
此外，基于与所述半导体结构的制备方法相同的发明构思，本发明还提供了一种具有屏蔽栅沟槽结构的晶体管，其可以采用如上所述的半导体结构的制备方法制备而成，具体制备方法这里将不再累述。
综上所述，本发明提出了一种半导体结构的制备方法，其在有源区和端接区各自对应的沟槽中形成第一氧化层和第一多晶硅层之后，并没有像现有技术那样直接在端接区上形成图形化的光刻胶，以对有源区中的栅极沟槽中的第一多晶硅层进行回刻蚀，而是先对整个半导体衬底上形成的第一氧化层沿着垂直于所述半导体衬底表面的方向进行减薄处理，以在形成图形化的光刻胶之前就减薄了覆盖在位于所述有源区和端接区之间的连接区的外延层上的第一氧化层的厚度，从而避免了在后续工艺制程形成第二层多晶硅层后，造成两层多晶硅（源极沟槽与有源区中的栅极沟槽之间的连接处）引出连接处出现台阶形貌的问题。
进一步的，由于在本发明提供的半导体结构的制备方法中，其在步骤S5去除了图形化光刻胶，并进一步去除所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层的步骤的同时或在步骤之后，还将之前被所述图形化光刻胶所覆盖的端接区和部分连接区所对应的外延层表面上的第一氧化层也刻蚀去除了，并使所述端接区、连接区以及有源区的顶面齐平，从而使在后续工艺制程形成所述第二多晶硅层的步骤之前，将位于所述有源区和端接区之间的连接区的外延层上覆盖的膜层的形貌调整为平面结构（未出现台阶形貌），进而使有源区中的栅极沟槽中填充的多晶硅栅（第二多晶硅层）在后续的研磨和干法刻蚀时不会发生过早抓到刻蚀停止点，即，避免了作为栅极的多晶硅栅（第二多晶硅层）与SGT器件的源极连接，最终解决了SGT器件栅源漏电失效的问题。
此外，本发明实施例还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信，
存储器，用于存放计算机程序；
处理器，用于执行存储器上所存放的程序时，实现本发明实施例提供的一种半导体结构的制备方法。
关于该方法各个步骤的具体实现以及相关解释内容可以参见上述图1所示的方法实施例，在此不做赘述。
另外，处理器执行存储器上所存放的程序而实现的一种半导体结构的制备方法的其他实现方式，与前述方法实施例部分所提及的实现方式相同，这里也不再赘述。
上述电子设备提到的通信总线可以是外设部件互连标准（Peripheral ComponentInterconnect，PCI）总线或扩展工业标准结构（Extended Industry StandardArchitecture，EISA）总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器（Random Access Memory，RAM），也可以包括非易失性存储器（Non-Volatile Memory，NVM），例如至少一个磁盘存储器。可选的，存储器303还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器（Central Processing Unit，CPU）、网络处理器（Network Processor，NP）等；还可以是数字信号处理器（Digital SignalProcessing，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field-Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的半导体结构的制备方法。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线（例如同轴电缆、光纤、数字用户线（DSL））或无线（例如红外、无线、微波等）方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质（例如固态硬盘Solid State Disk (SSD)）等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备以及计算机可读存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，至少包括如下步骤：
步骤S1，提供一具有外延层的半导体衬底，所述半导体衬底包括形成有栅极沟槽的有源区和形成有源极沟槽的端接区，以及位于所述有源区和端接区之间的连接区，在所述栅极沟槽、源极沟槽的内壁上以及所述外延层的表面上依次堆叠设置有第一氧化层和第一多晶硅层，所述第一多晶硅层至少填满所述栅极沟槽和源极沟槽；
步骤S2，对形成有所述第一氧化层和第一多晶硅层的半导体衬底进行表面减薄处理，以去除部分厚度的第一氧化层；
步骤S3，形成用于掩蔽所述端接区和部分所述连接区的图形化光刻胶，并以所述图形化光刻胶为掩膜，回刻蚀未被遮蔽的栅极沟槽中的部分高度的第一多晶硅层；
步骤S4，去除未被遮蔽的有源区和连接区中的部分厚度的第一氧化层，以使所述未被遮蔽的有源区中的栅极沟槽侧壁上和连接区表面上剩余的第一氧化层的厚度小于栅极沟槽槽底中剩余的与第一多晶硅层的顶面齐平的第一氧化层的厚度；
步骤S5，去除所述图形化光刻胶，并进一步去除所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层，以暴露出栅极沟槽侧壁上的外延层；
步骤S6，依次形成第二氧化层和第二多晶硅层，所述第二氧化层至少覆盖在所述栅极沟槽侧壁上暴露出的外延层的表面上，所述第二多晶硅层至少填满形成有所述第二氧化层的栅极沟槽。
2.如权利要求1所述的半导体结构的制备方法，其特征在于，在步骤S4中去除所述未被遮蔽的有源区和连接区中的部分厚度的第一氧化层的刻蚀工艺为湿法刻蚀工艺。
3.如权利要求1所述的半导体结构的制备方法，其特征在于，在步骤S5中进一步去除所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层的同时，还刻蚀去除之前被所述图形化光刻胶所覆盖的端接区和部分连接区所对应的外延层表面上的第一氧化层，以使所述端接区、连接区以及有源区的顶面齐平。
4.如权利要求1所述的半导体结构的制备方法，其特征在于，在步骤S5中去除了所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层，以暴露出栅极沟槽侧壁上的外延层之后，还包括刻蚀去除之前被所述图形化光刻胶所覆盖的端接区和部分连接区所对应的外延层表面上的第一氧化层，以使所述端接区、连接区以及有源区的顶面齐平。
5.如权利要求1、3或4所述的半导体结构的制备方法，其特征在于，在步骤S5中去除所述未被遮蔽的有源区中的栅极沟槽侧壁上剩余的第一氧化层，以暴露出栅极沟槽侧壁上的外延层的刻蚀工艺为湿法刻蚀工艺。
6.如权利要求3或4所述的半导体结构的制备方法，其特征在于，在步骤S6中形成的所述第二氧化层还延伸覆盖在所述去除了第一氧化层的端接区和部分连接区所对应的外延层的表面上，以及所述端接区中的源极沟槽中填充的第一多晶硅层的顶面上，以使形成有所述第二氧化层的端接区、连接区以及有源区的顶面齐平。
7.如权利要求6所述的半导体结构的制备方法，其特征在于，在所述步骤S6中形成填满形成有所述第二氧化层的栅极沟槽的第二多晶硅层的步骤，包括：
在所述半导体衬底的表面上沉积第二多晶硅层，所述第二多晶硅层至少填满所述形成有第二氧化层的栅极沟槽，并延伸覆盖在所述端接区、连接区以及有源区所形成的第二氧化层的表面上；
以所述第二氧化层为刻蚀停止层，刻蚀所述第二多晶硅层，以使剩余的第二多晶硅层仅填充在所述栅极沟槽中。
8.如权利要求7所述的半导体结构的制备方法，其特征在于，以所述第二氧化层为刻蚀停止层，刻蚀所述第二多晶硅层的刻蚀工艺为干法刻蚀工艺。
9.如权利要求1所述的半导体结构的制备方法，其特征在于，在所述步骤S2中形成有所述第一氧化层和第一多晶硅层的半导体衬底进行表面减薄处理的工艺为机械研磨工艺。
10.一种具有屏蔽栅沟槽结构的晶体管，其特征在于，采用如权利要求1~9任一项所述的半导体结构的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210958204.0A CN115064445A (zh) | 2022-08-11 | 2022-08-11 | 半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210958204.0A CN115064445A (zh) | 2022-08-11 | 2022-08-11 | 半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115064445A true CN115064445A (zh) | 2022-09-16 |
Family
ID=83207912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210958204.0A Pending CN115064445A (zh) | 2022-08-11 | 2022-08-11 | 半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115064445A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808903A (zh) * | 2017-10-11 | 2018-03-16 | 中航（重庆）微电子有限公司 | 屏蔽栅沟槽mosfet器件及其制造方法 |
| US20200295159A1 (en) * | 2019-03-13 | 2020-09-17 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Manufacturing method for shielded gate trench device |
| CN112133637A (zh) * | 2020-11-30 | 2020-12-25 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽的半导体器件的制造方法 |
| CN113053738A (zh) * | 2019-12-27 | 2021-06-29 | 华润微电子（重庆）有限公司 | 一种分裂栅型沟槽mos器件及其制备方法 |
| CN113745117A (zh) * | 2021-09-02 | 2021-12-03 | 上海韦尔半导体股份有限公司 | 一种具有屏蔽栅沟槽结构的晶体管及其制造方法 |
| CN114038751A (zh) * | 2021-09-30 | 2022-02-11 | 上海道之科技有限公司 | 一种上下结构的屏蔽栅mosfet器件的制作方法 |
| CN114334663A (zh) * | 2022-03-15 | 2022-04-12 | 广州粤芯半导体技术有限公司 | 一种功率器件及其制备方法 |
| WO2022083076A1 (zh) * | 2020-10-22 | 2022-04-28 | 无锡华润上华科技有限公司 | 分离栅沟槽mosfet的制造方法 |
-
2022
- 2022-08-11 CN CN202210958204.0A patent/CN115064445A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107808903A (zh) * | 2017-10-11 | 2018-03-16 | 中航（重庆）微电子有限公司 | 屏蔽栅沟槽mosfet器件及其制造方法 |
| US20200295159A1 (en) * | 2019-03-13 | 2020-09-17 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Manufacturing method for shielded gate trench device |
| CN113053738A (zh) * | 2019-12-27 | 2021-06-29 | 华润微电子（重庆）有限公司 | 一种分裂栅型沟槽mos器件及其制备方法 |
| WO2022083076A1 (zh) * | 2020-10-22 | 2022-04-28 | 无锡华润上华科技有限公司 | 分离栅沟槽mosfet的制造方法 |
| CN112133637A (zh) * | 2020-11-30 | 2020-12-25 | 中芯集成电路制造(绍兴)有限公司 | 具有屏蔽栅沟槽的半导体器件的制造方法 |
| CN113745117A (zh) * | 2021-09-02 | 2021-12-03 | 上海韦尔半导体股份有限公司 | 一种具有屏蔽栅沟槽结构的晶体管及其制造方法 |
| CN114038751A (zh) * | 2021-09-30 | 2022-02-11 | 上海道之科技有限公司 | 一种上下结构的屏蔽栅mosfet器件的制作方法 |
| CN114334663A (zh) * | 2022-03-15 | 2022-04-12 | 广州粤芯半导体技术有限公司 | 一种功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101542741B (zh) | 沟槽栅型晶体管及其制造方法 | |
| US7849432B2 (en) | Shallow trench isolation dummy pattern and layout method using the same | |
| US9799746B2 (en) | Preventing leakage inside air-gap spacer during contact formation | |
| US20220045210A1 (en) | Method for fabricating shield gate mosfet | |
| KR100498475B1 (ko) | 모스 전계 효과 트랜지스터 구조 및 그 제조 방법 | |
| CN114497039B (zh) | 3d半导体器件及其形成方法 | |
| US8716777B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPS6156446A (ja) | 半導体装置およびその製造方法 | |
| CN111477550A (zh) | 一种功率半导体器件及其制作方法 | |
| US20230262965A1 (en) | Memory structure and method of forming thereof | |
| CN110634746B (zh) | 嵌入式闪存的制作方法 | |
| US6218265B1 (en) | Process for fabricating a semiconductor non-volatile memory device with shallow trench isolation (STI) | |
| CN113013037B (zh) | 3d半导体器件及其形成方法 | |
| US20070004127A1 (en) | Method of fabricating a transistor having the round corner recess channel structure | |
| CN114361251A (zh) | 一种分裂栅功率mos器件的制备方法 | |
| CN115064445A (zh) | 半导体结构的制备方法和具有屏蔽栅沟槽结构的晶体管 | |
| CN111564413A (zh) | 鳍结构制作方法 | |
| CN110854120A (zh) | 半导体的形成方法 | |
| CN113192826A (zh) | 一种屏蔽栅极沟槽器件及其制造方法 | |
| US7468300B2 (en) | Semiconductor device having high voltage MOS transistor and fabrication method thereof | |
| CN108281423B (zh) | 制作半导体元件的方法 | |
| KR100449256B1 (ko) | 디램 메모리 셀의 제조방법 | |
| US20090267138A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20130307067A1 (en) | Slit Recess Channel Gate | |
| CN110504217A (zh) | 晶体管的制造方法及晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220916 |
|
| RJ01 | Rejection of invention patent application after publication |