CN110634746B - 嵌入式闪存的制作方法 - Google Patents
嵌入式闪存的制作方法 Download PDFInfo
- Publication number
- CN110634746B CN110634746B CN201910913691.7A CN201910913691A CN110634746B CN 110634746 B CN110634746 B CN 110634746B CN 201910913691 A CN201910913691 A CN 201910913691A CN 110634746 B CN110634746 B CN 110634746B
- Authority
- CN
- China
- Prior art keywords
- side wall
- dielectric layer
- layer
- opening
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 42
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 39
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 238000002955 isolation Methods 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种嵌入式闪存的制作方法，包括：提供一衬底，衬底上依次形成有栅极氧化层、浮栅介质层、极间介质层、控制栅介质层和图案化的牺牲层；图案化的牺牲层定义一第一开口，形成一第一侧墙介质层，第一侧墙介质层覆盖图案化的牺牲层以及暴露出的部分控制栅介质层；对第一侧墙介质层进行第一次刻蚀，以在第一开口的侧壁上形成第一侧墙结构；对第一侧墙介质层进行第二次刻蚀，以使第一侧墙结构的顶部表面低于图案化的牺牲层的表面。本发明具有使得后续所形成的第二侧墙结构高度降低，使得后续所形成的字线与浮栅之间的耦合系数提高，由此提高了所述嵌入式闪存的擦除性能，从而提高了产品良率的优点。
Description
技术领域
本发明涉及涉及半导体制备技术领域，尤其是涉及一种嵌入式闪存的制作方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。近年来，在存储器件中，嵌入式闪存(Embedded Flash Memory)的发展尤为迅速。嵌入式闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
研究发现，采用现有制备工艺所制备出的嵌入式闪存由于操除性能差从而产生产品良率降低的问题。
发明内容
本发明的目的在于提供一种嵌入式闪存的制作方法，用以解决现有的嵌入式闪存操除性能差，以及由于擦除性能差而导致的产品良率降低的问题。
为了解决上述问题，本发明通过以下技术方案实现：
一种嵌入式闪存的制作方法，包括：
提供一衬底，所述衬底上依次形成有栅极氧化层、浮栅介质层、极间介质层、控制栅介质层和图案化的牺牲层；
所述图案化的牺牲层定义一第一开口，所述第一开口底部暴露出所述控制栅介质层的表面；
形成一第一侧墙介质层；所述第一侧墙介质层覆盖所述图案化的牺牲层以及暴露出的部分所述控制栅介质层；
对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；
对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面；
对所述控制栅介质层和所述极间介质层进行刻蚀，以形成第二开口，所述第二开口位于所述第一开口下方，其底部暴露出所述浮栅介质层的表面；
在所述第二开口的侧壁和第一侧墙结构的侧壁上形成第二侧墙结构；
对所述浮栅介质层和栅极氧化层进行刻蚀，以形成第三开口，所述第三开口位于所述第二开口下方，其底部暴露出所述衬底的表面；
在所述第三开口的侧壁和所述第二侧墙结构的侧壁上形成第三侧墙结构；
形成字线介质层，所述字线介质层覆盖所述衬底全局表面。
可选地，所述图案化的牺牲层的形成过程包括：形成牺牲层，所述牺牲层覆盖所述控制栅介质层；
形成一光刻胶层，所述光刻胶层覆盖所述牺牲层；
光刻胶层通过曝光显影形成图案化的光刻胶层；
以所述图案化的光刻胶层为掩膜对所述牺牲层进行刻蚀，在所述牺牲层中形成所述第一开口。
可选地，所述牺牲层为氮化硅层。
可选地，所述极间介质层为由第一氧化硅层、氮化硅层和第二氧化硅层组成的叠层，所述控制栅介质层位于所述第一氧化硅层上。
可选地，所述对所述控制栅介质层和所述极间介质层进行刻蚀的步骤包括：采用干法刻蚀工艺对所述控制栅介质层和所述极间介质层中的所述第一氧化硅层进行刻蚀，直至暴露出所述极间介质层中的氮化硅层的部分表面；
采用湿法刻蚀工艺对暴露出的所述氮化硅层以及所述第二氧化硅层进行刻蚀，直至暴露出部分所述浮栅介质层的表面，形成所述第二开口。
可选地，所述第二侧墙结构包括形成于所述第二开口的侧壁和第一侧墙结构的侧壁上的氮化硅侧墙，以及形成于所述氮化硅侧墙的侧壁上的氧化硅侧墙。
可选地，形成所述第二侧墙结构的步骤包括：在所述衬底的全局表面上形成一氮化硅薄膜，对所述氮化硅薄膜进行刻蚀，以在所述第二开口的侧壁和第一侧墙结构的侧壁上形成所述氮化硅侧墙；
在所述衬底的全局表面上形成一氧化硅薄膜，对所述氧化硅薄膜进行刻蚀，以在所述氮化硅侧墙的侧壁上形成所述氧化硅侧墙。
可选地，在对所述浮栅介质层和栅极氧化层进行刻蚀，形成所述第三开口时，所述第二侧墙结构中的所述氧化硅侧墙也同时被去除。
可选地，所述字线介质层的材料为多晶硅。
可选地，还包括对所述字线介质层采用化学机械研磨，去除位于所述图案化的牺牲层表面上的所述字线介质层，形成字线。
与现有技术相比，本发明具有以下优点：
本发明提供一种嵌入式闪存的制作方法，包括：提供一衬底，所述衬底上依次形成有栅极氧化层、浮栅介质层、极间介质层、控制栅介质层和图案化的牺牲层；所述图案化的牺牲层定义一第一开口，所述第一开口底部暴露出所述控制栅介质层的表面；形成一第一侧墙介质层；所述第一侧墙介质层覆盖所述图案化的牺牲层以及暴露出的部分所述控制栅介质层；对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面；对所述控制栅介质层和所述极间介质层进行刻蚀，以形成第二开口，所述第二开口位于所述第一开口下方，其底部暴露出所述浮栅介质层的表面；在所述第二开口的侧壁和第一侧墙结构的侧壁上形成第二侧墙结构；对所述浮栅介质层和栅极氧化层进行刻蚀，以形成第三开口，所述第三开口位于所述第二开口下方，其底部暴露出所述衬底的表面；在所述第三开口的侧壁和所述第二侧墙结构的侧壁上形成第三侧墙结构；形成字线介质层，所述字线介质层覆盖所述衬底全局表面。由此可知，与现有技术相比，本发明通过对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面，由此使得后续所形成的第二侧墙结构高度降低，使得后续所形成的字线与浮栅之间的耦合系数提高，由此提高了所述嵌入式闪存的擦除性能，从而提高了产品良率。
附图说明
图1为现有技术所制备的嵌入式闪存的器件剖面结构示意图；
图2a～图2h为本发明一实施例提供的一种嵌入式闪存的制作方法中各步骤对应的对应的器件剖面结构示意图；
图3为本发明一实施例提供的一种嵌入式闪存的制作方法的流程示意图；
图4a～图4d为本发明一实施例提供的一种嵌入式闪存的制作方法所制备的具有不同纵向高度的第一侧墙结构的器件剖面扫描电镜结果图。
附图标记说明：
10-衬底；11-栅极氧化层；12-浮栅介质层；13-极间介质层；14-控制栅介质层；15-图案化的牺牲层；16-第一侧墙结构；17-第二侧墙结构；18-第四侧墙结构；19-字线；
100-衬底；101-栅极氧化层；102-浮栅介质层；201-第二氧化硅层；202-氮化硅层；203-第一氧化硅层；301-控制栅介质层；302-图案化的牺牲层；403-第二侧墙结构中的氮化硅侧墙；404-第二侧墙结构中的氧化硅侧墙；405-第三侧墙结构；501-字线。
具体实施方式
承如背景技术所述，现有的嵌入式闪存操除性能差，以及由于擦除性能差而导致的产品产量降低的问题，具体的，如图1所示，提供一衬底10，所述衬底10上依次形成有栅极氧化层11、浮栅介质层12、极间介质层13、控制栅介质层14和图案化的牺牲层15；所述图案化的牺牲层15定义一第一开口(图1 中未标号)，在所述第一开口的侧壁上形成第一侧墙结构16；所述第一侧墙结构16的顶部表面与所述图案化的牺牲层15的表面齐平。位于所述第一开口下方的所述极间介质层13和所述控制栅介质层14中的第二开口(图中未标号)，所述第二开口暴露出所述浮栅介质层12的表面，在所述第二开口的侧壁以及第一侧墙结构16的侧壁上依次形成第二侧墙结构17和第三侧墙结构(图中未示出)，对暴露出的所述浮栅介质层12以及位于其下方的所述栅极氧化层11进行刻蚀，以在所述第二开口下方的所述浮栅介质层12和所述栅极氧化层11中在形成暴露出部分衬底10表面的第三开口(图中未标号哦)，在所述第三开口的侧壁上以及所述第二侧墙结构17的侧壁上形成第四侧墙结构18，之后在所述衬底10的全局表面上形成字线介质层，之后去除位于所诉图案化的牺牲层15上的所述字线介质层，形成字线19。经过上述步骤可知，在形成所述第三开口的过程中会形成浮栅尖端，并在此过程中，所述第三侧墙结构也会被去除，由于所述第三侧墙结构的横向宽度尺寸越大，所述浮栅尖端的高度越高，而浮栅尖端的高度越高可以增强所述嵌入式闪存的擦除性能，现有技术一般采用增加所述第三侧墙结构的横向宽度尺寸，但是现有的嵌入式闪存的制备过程中，形成所述第三侧墙结构所使用的侧墙介质层是采用炉管工艺制备的，而炉管工艺需要成批次处理基片，若需要制备的产品(基片)的第三侧墙结构的横向宽度尺寸超过或低于常规产品该尺寸，就需要单独对该部分的基片进行处理，由此造成了浪费产能的问题。
在现有技术中，为了提高所述嵌入式闪存的另一方式是减小所述第四侧墙结构18的横向宽度尺寸，由此可以提高所述嵌入式闪存的擦除能力，但由于第四侧墙结构18的横向宽度尺寸变小，即所述第四侧墙结构18变薄，存储在浮栅内的电子会流失，由此会导致所述嵌入式闪存的存储能力降低，即数据保持能力降低的问题。
基于上述研究，本实施例提供了一种嵌入式闪存的制作方法，包括：提供一衬底，所述衬底上依次形成有栅极氧化层、浮栅介质层、极间介质层、控制栅介质层和图案化的牺牲层；所述图案化的牺牲层定义一第一开口，所述第一开口底部暴露出所述控制栅介质层的表面；形成一第一侧墙介质层；所述第一侧墙介质层覆盖所述图案化的牺牲层以及暴露出的部分所述控制栅介质层；对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面；对所述控制栅介质层和所述极间介质层进行刻蚀，以形成第二开口，所述第二开口位于所述第一开口下方，其底部暴露出所述浮栅介质层的表面；在所述第二开口的侧壁和第一侧墙结构的侧壁上形成第二侧墙结构；对所述浮栅介质层和栅极氧化层进行刻蚀，以形成第三开口，所述第三开口位于所述第二开口下方，其底部暴露出所述衬底的表面；在所述第三开口的侧壁和所述第二侧墙结构的侧壁上形成第三侧墙结构；形成字线介质层，所述字线介质层覆盖所述衬底全局表面。由此可知，与现有技术相比，本发明通过对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面，由此使得后续所形成的第二侧墙结构高度降低，使得后续所形成的字线与浮栅之间的耦合系数提高，由此提高了所述嵌入式闪存的擦除性能，从而提高了产品产量。
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
为了清楚，不描述实际一实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际一实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个一实施例改变为另一个一实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明一实施例的目的。
结合图3和图2a～图2h所示，图3示出了本实施例中的嵌入式闪存的制作方法的流程图；图2a～图2h示出了本实施例中的嵌入式闪存的制作方法中的各步骤对应的器件剖面示意图。
如图3所示，本实施例提供的一种嵌入式闪存的制作方法，包括：
步骤S100、提供一衬底，所述衬底上依次形成有栅极氧化层、浮栅介质层、极间介质层、控制栅介质层和图案化的牺牲层；
所述图案化的牺牲层定义一第一开口，所述第一开口底部暴露出所述控制栅介质层的表面；
步骤S200、形成一第一侧墙介质层；所述第一侧墙介质层覆盖所述图案化的牺牲层以及暴露出的部分所述控制栅介质层；
对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；
步骤S300、对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面；
步骤S400、对所述控制栅介质层和所述极间介质层进行刻蚀，以形成第二开口，所述第二开口位于所述第一开口下方，其底部暴露出所述浮栅介质层的表面；
步骤S500、在所述第二开口的侧壁和第一侧墙结构的侧壁上形成第二侧墙结构；
步骤S600、对所述浮栅介质层和栅极氧化层进行刻蚀，以形成第三开口，所述第三开口位于所述第二开口下方，其底部暴露出所述衬底的表面；
步骤S700、在所述第三开口的侧壁和所述第二侧墙结构的侧壁上形成第三侧墙结构；
步骤S800、形成字线介质层，所述字线介质层覆盖所述衬底全局表面。
由此可知，本实施例提供的一种嵌入式闪存的制作方法，通过步骤S300，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面，由此使得后续所形成的第二侧墙结构高度降低，使得后续所形成的字线与浮栅之间的耦合系数提高，由此提高了所述嵌入式闪存的擦除性能，从而提高了产品产量。具体请继续参阅图2a～图2h，如图2a所示，提供一衬底100，所述衬底100上依次形成有栅极氧化层101、浮栅介质层102、极间介质层(图中未标号)、控制栅介质层301和图案化的牺牲层302；
所述图案化的牺牲层302定义一第一开口(图中未标号)，所述第一开口底部暴露出所述控制栅介质层301的表面。在本实施例中，所述图案化的牺牲层302的形成过程包括：形成牺牲层(图中未示出)，所述牺牲层覆盖所述控制栅介质层301，形成光刻胶层，所述光刻胶层覆盖所述牺牲层，所述光刻胶层通过曝光显影形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜对所述牺牲层进行刻蚀，在所述牺牲层中形成所述第一开口，至此形成了所述图案化的牺牲层302。可选地，所述牺牲层或图案化的牺牲层302为氮化硅层。
在本实施例中，优选的，光刻胶层包括正性光刻胶，此处所述的正性光刻胶，指的是在不需要本领域常用曝光机进行曝光的情况下，光刻胶材料本身可以在刻蚀过程中保护下层材料的一类光刻胶。利用正性光刻胶，可以在上述步骤中可通过旋涂法在所述牺牲层上形成光刻胶层并例如烘烤固化之后，也可以省去曝光工序。但本领域人员应当理解，本实施例对光刻胶层的选择并不限制，在某些实施例中，根据综合因素的考量，光刻胶层也可以是负性光刻胶，或者，光刻胶层也可以包括某些化学试剂，例如底部抗反射(BARC)材料、顶部抗反射材料(DARC)、六甲基二硅胺(HMDS)等，光刻胶层可以包括本领域常用的曝光/刻蚀阻挡材料，在此不再赘述。
在本实施例中，所述衬底100的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。在其他实施例中，所述基底100可以包括取决于嵌入式闪存的设计要求的各种掺杂区域。
一般的，衬底100上包括逻辑区和存储区，其中，逻辑区用于形成逻辑晶体管，在存储区形成了栅极结构，存储区的栅极结构可以是一个或一个以上，后续用于形成存储单元(cell)。
需要说明的是，本实施例重点描述的是介绍在存储区上形成栅极结构之前的第一侧墙结构的形成以及字线的形成的方法，因此，可以认为在衬底100上已经完成了但不限于下列在衬底100上已形成有隔离沟道，并且在衬底100上进行了离子注入及退火等步骤，但是，本领域技术人员应当理解，为使得图示能清楚的表达本申请的核心思想，图中仅以示意图的形式表示了存储区，逻辑区并没有示意出，但这并不代表本发明涉及的嵌入式闪存的制作方法仅包括这些部分或步骤，公知的嵌入式闪存结构和工艺步骤也可包含在其中。由此，本实施例中，衬底100上形成有浅沟槽隔离结构(STI)，用于在逻辑区与存储区之间以及存储单元之间形成隔离。浅沟槽隔离结构包括隔离介质例如二氧化硅等材料。
如图2b所示，形成一第一侧墙介质层(图中未示出)；所述第一侧墙介质层覆盖所述图案化的牺牲层302以及暴露出的部分所述控制栅介质层301；
对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构401。
如图2c所示，对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构401的顶部表面低于所述图案化的牺牲层302的表面；具体的，形成所述第一侧墙结构401后，增加刻蚀时间，由此即可实现降低所述第一侧墙结构401 的纵向高度，使得最终形成的所述第一侧墙结构401的顶部表面低于所述图案化的牺牲层302的表面。在本实施例中，所述第一侧墙结构401的材料可以为二氧化硅。由此可根据不同嵌入式闪存预设的擦除性能对所述第一侧墙结构401 的高度进行调节。
因此，本实施例可以通过对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构401；对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面，具体的，形成所述第一侧墙结构后，增加刻蚀时间，由此即可实现降低所述第一侧墙结构的纵向高度，使得最终形成的所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面。由此使得后续所形成的第二侧墙结构高度降低，使得后续所形成的字线与浮栅之间的耦合系数提高，由此提高了所述嵌入式闪存的擦除性能，从而提高了产品产量。由此，本实施例实现了在没有影响产能的情况下，提高嵌入式闪存的擦除性能的目的，且不会对嵌入式闪存的数据保持能力产生影响，由此解决了现有技术中嵌入式闪存的制备方法中所存在的问题。
如图2d所示，对所述控制栅介质层301和所述极间介质层进行刻蚀，以形成第二开口(图中未标号)，所述第二开口位于所述第一开口下方，其底部暴露出所述浮栅介质层102的表面；在本实施例中，所述极间介质层的作用是隔绝浮栅(后续通过刻蚀浮栅介质层形成)和控制栅(后续通过刻蚀控制栅介质层形成)，它的组成可以是由第一氧化硅层203、氮化硅层202和第二氧化硅层 201组成的叠层，所述控制栅介质层301位于所述第一氧化硅层201上，即所述叠层为氧化硅-氮化硅-氧化硅(Oxide-Nitride-Oxide，ONO)，ONO的形成方法例如是先以热氧化法形成一层氧化硅后，利用化学气相沉积法于氧化硅层上形成氮化硅层，接着再用湿氢以及氧气氧化部分氮化硅层而形成另一层氧化硅层。在一些其他的实施例中，极间介质层也可以是二氧化硅等绝缘材料。可选地，所述对所述控制栅介质层301和所述极间介质层进行刻蚀的步骤包括：采用干法刻蚀工艺对所述控制栅介质层301和所述极间介质层中的所述第一氧化硅层 201进行刻蚀，直至暴露出所述极间介质层中的氮化硅层202的部分表面。
采用湿法刻蚀工艺对暴露出的所述氮化硅层202以及所述第二氧化硅层201 进行刻蚀，直至暴露出部分所述浮栅介质层102的表面，形成所述第二开口。如图2e所示，在所述第二开口的侧壁和第一侧墙结构401的侧壁上形成第二侧墙结构(图中未标号)；在本实施例中，所述第二侧墙结构包括形成于所述第二开口的侧壁和第一侧墙结构401的侧壁上的氮化硅侧墙403，以及形成于所述氮化硅侧墙的侧壁上的氧化硅侧墙404。
可选地，形成所述第二侧墙结构的步骤包括：在所述衬底100的全局表面上形成一氮化硅薄膜(图中未示出)，对所述氮化硅薄膜进行刻蚀，以在所述第二开口的侧壁和第一侧墙结构401的侧壁上形成所述氮化硅侧墙403；在所述衬底100的全局表面上形成一氧化硅薄膜(图中未标号)，对所述氧化硅薄膜进行刻蚀，以在所述氮化硅侧墙403的侧壁上形成所述氧化硅侧墙404。
如图2f所示，对所述浮栅介质层102和栅极氧化层101进行刻蚀，以形成第三开口(图中未标号)，所述第三开口位于所述第二开口下方，其底部暴露出所述衬底100的表面；在形成所述第三开口的过程中，随着刻蚀时间的增加，所述第二侧墙结构中的氧化硅侧墙404也会被去除，由此会形成浮栅尖端，所述浮栅尖端的存在，也能够提高嵌入式闪存的擦除性能。
如图2g所示，在所述第三开口的侧壁和所述第二侧墙结构(即在所述氮化硅层墙403)的侧壁上形成第三侧墙结构405；在本实施例中，所述第三侧墙结构405也可称之为隧穿氧化层。
如图2h所示、形成字线介质层(图中未标号)，所述字线介质层覆盖所述衬底100全局表面。可选地，所述字线介质层的材料为多晶硅。在本实施例中，还包括对所述字线介质层采用化学机械研磨，去除位于所述图案化的牺牲层302表面上的所述字线介质层，形成字线501。
由此，结合图4a～图4d所示，如图4a所示的第一侧墙结构401的高度大于如图4b所示的第一侧墙结构401的高度；如图4b所示的第一侧墙结构401的高度大于所述如图4c所示的第一侧墙结构401的高度；如图4c所示的第一侧墙结构401的高度大于所述如图4d所示的第一侧墙结构401的高度。
如图4a所示的第二侧墙结构(即在所述氮化硅层墙403)的高度大于如图 4b所示的第二侧墙结构(即在所述氮化硅层墙403)的高度；如图4b所示的第二侧墙结构(即在所述氮化硅层墙403)的高度大于如图4c所示的第二侧墙结构(即在所述氮化硅层墙403)的高度；如图4c所示的第二侧墙结构(即在所述氮化硅层墙403)的高度大于如图4d所示的第二侧墙结构(即在所述氮化硅层墙403)的高度；由此研究发现，随着所述第二侧墙结构(即在所述氮化硅层墙403)的高度的降低，所述字线501与所述浮栅(通过后续的刻蚀工艺刻蚀所述浮栅介质层形成)之间的耦合系数会增加，由此所述嵌入式闪存的擦除性能也因此提高。
由此可知，本实施例通过对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面，具体的，形成所述第一侧墙结构后，增加刻蚀时间，由此即可实现降低所述第一侧墙结构的纵向高度，使得最终形成的所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面。由此使得后续所形成的第二侧墙结构高度降低，使得后续所形成的字线与浮栅之间的耦合系数提高，由此提高了所述嵌入式闪存的擦除性能，从而提高了产品良率。
在后续的工艺步骤中，需要形成浮栅、控制栅、位线和源/漏极等结构，形成上述结构的工艺步骤与常规工艺步骤相同，在此不再赘述。
此外，还应当理解的是，尽管在这里可以使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离根据本发明的示例性实施例的教导的情况下，以下所讨论的第一元件、组件、区域、层或部分也可以被称作第二元件、组件、区域、层或部分。
为了便于描述，在这里可以使用空间相对术语，如“在……之下”、“在……之上”、“下面的”、“在……上方”、“上面的”、“上层”和“下层”等，用来描述如在图中所示的一个元件或特征与其他元件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描绘的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后将被定位为“在其他元件或特征上方”或“在其他元件或特征之上”。因而，示例性术语“在……下方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述符做出相应解释。
这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
综上所述，本发明提供一种嵌入式闪存的制作方法，包括：提供一衬底，所述衬底上依次形成有栅极氧化层、浮栅介质层、极间介质层、控制栅介质层和图案化的牺牲层；所述图案化的牺牲层定义一第一开口，所述第一开口底部暴露出所述控制栅介质层的表面；形成一第一侧墙介质层；所述第一侧墙介质层覆盖所述图案化的牺牲层以及暴露出的部分所述控制栅介质层；对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面；对所述控制栅介质层和所述极间介质层进行刻蚀，以形成第二开口，所述第二开口位于所述第一开口下方，其底部暴露出所述浮栅介质层的表面；在所述第二开口的侧壁和第一侧墙结构的侧壁上形成第二侧墙结构；对所述浮栅介质层和栅极氧化层进行刻蚀，以形成第三开口，所述第三开口位于所述第二开口下方，其底部暴露出所述衬底的表面；在所述第三开口的侧壁和所述第二侧墙结构的侧壁上形成第三侧墙结构；形成字线介质层，所述字线介质层覆盖所述衬底全局表面。由此可知，与现有技术相比，本发明通过对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面，由此使得后续所形成的第二侧墙结构高度降低，使得后续所形成的字线与浮栅之间的耦合系数提高，由此提高了所述嵌入式闪存的擦除性能，从而提高了产品良率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (7)
1.一种嵌入式闪存的制作方法，其特征在于，包括：
提供一衬底，所述衬底上依次形成有栅极氧化层、浮栅介质层、极间介质层、控制栅介质层和图案化的牺牲层；
所述图案化的牺牲层定义一第一开口，所述第一开口底部暴露出所述控制栅介质层的表面；
形成一第一侧墙介质层，所述第一侧墙介质层覆盖所述图案化的牺牲层以及暴露出的部分所述控制栅介质层；
对所述第一侧墙介质层进行第一次刻蚀，以在所述第一开口的侧壁上形成第一侧墙结构；
对所述第一侧墙介质层进行第二次刻蚀，以使所述第一侧墙结构的顶部表面低于所述图案化的牺牲层的表面；
对所述控制栅介质层和所述极间介质层进行刻蚀，以形成第二开口，所述第二开口位于所述第一开口下方，其底部暴露出所述浮栅介质层的表面；
在所述第二开口的侧壁和第一侧墙结构的侧壁上形成第二侧墙结构；
对所述浮栅介质层和栅极氧化层进行刻蚀，以形成第三开口，所述第三开口位于所述第二开口下方，其底部暴露出所述衬底的表面；
在所述第三开口的侧壁和所述第二侧墙结构的侧壁上形成第三侧墙结构；
形成字线介质层，所述字线介质层覆盖所述衬底全局表面；
所述第二侧墙结构包括形成于所述第二开口的侧壁和第一侧墙结构的侧壁上的氮化硅侧墙，以及形成于所述氮化硅侧墙的侧壁上的氧化硅侧墙；
形成所述第二侧墙结构的步骤包括：在所述衬底的全局表面上形成一氮化硅薄膜，对所述氮化硅薄膜进行刻蚀，以在所述第二开口的侧壁和第一侧墙结构的侧壁上形成所述氮化硅侧墙；
在所述衬底的全局表面上形成一氧化硅薄膜，对所述氧化硅薄膜进行刻蚀，以在所述氮化硅侧墙的侧壁上形成所述氧化硅侧墙；
在对所述浮栅介质层和栅极氧化层进行刻蚀，形成所述第三开口时，所述第二侧墙结构中的所述氧化硅侧墙也同时被去除。
2.如权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述图案化的牺牲层的形成过程包括：形成牺牲层，所述牺牲层覆盖所述控制栅介质层；
形成一光刻胶层，所述光刻胶层覆盖所述牺牲层；
光刻胶层通过曝光显影形成图案化的光刻胶层；
以所述图案化的光刻胶层为掩膜对所述牺牲层进行刻蚀，在所述牺牲层中形成所述第一开口。
3.如权利要求2所述的嵌入式闪存的制作方法，其特征在于，所述牺牲层为氮化硅层。
4.如权利要求1所述的嵌入式闪存的制作方法，其特征在于，
所述极间介质层为由第一氧化硅层、氮化硅层和第二氧化硅层组成的叠层，所述控制栅介质层位于所述第一氧化硅层上。
5.如权利要求4所述的嵌入式闪存的制作方法，其特征在于，
所述对所述控制栅介质层和所述极间介质层进行刻蚀的步骤包括：采用干法刻蚀工艺对所述控制栅介质层和所述极间介质层中的所述第一氧化硅层进行刻蚀，直至暴露出所述极间介质层中的氮化硅层的部分表面；
采用湿法刻蚀工艺对暴露出的所述氮化硅层以及所述第二氧化硅层进行刻蚀，直至暴露出部分所述浮栅介质层的表面，形成所述第二开口。
6.如权利要求1所述的嵌入式闪存的制作方法，其特征在于，所述字线介质层的材料为多晶硅。
7.如权利要求6所述的嵌入式闪存的制作方法，其特征在于，还包括对所述字线介质层采用化学机械研磨，去除位于所述图案化的牺牲层表面上的所述字线介质层，形成字线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910913691.7A CN110634746B (zh) | 2019-09-25 | 2019-09-25 | 嵌入式闪存的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910913691.7A CN110634746B (zh) | 2019-09-25 | 2019-09-25 | 嵌入式闪存的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110634746A CN110634746A (zh) | 2019-12-31 |
| CN110634746B true CN110634746B (zh) | 2023-04-28 |
Family
ID=68974402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910913691.7A Active CN110634746B (zh) | 2019-09-25 | 2019-09-25 | 嵌入式闪存的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110634746B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799266B (zh) * | 2020-08-26 | 2024-01-26 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存及其制造方法、嵌入式半导体器件 |
| CN112164655B (zh) * | 2020-09-29 | 2024-03-15 | 上海华虹宏力半导体制造有限公司 | 闪存器件的制备方法 |
| CN112908859B (zh) * | 2021-03-24 | 2024-04-19 | 上海华虹宏力半导体制造有限公司 | 闪存存储器的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103346126A (zh) * | 2013-06-26 | 2013-10-09 | 上海宏力半导体制造有限公司 | 闪存存储单元的形成方法 |
| CN104465727B (zh) * | 2013-09-23 | 2017-12-08 | 中芯国际集成电路制造(上海)有限公司 | 分离栅闪存结构的形成方法 |
| CN106206453B (zh) * | 2016-08-30 | 2019-05-14 | 上海华虹宏力半导体制造有限公司 | 存储器的形成方法 |
| CN108538843A (zh) * | 2018-04-09 | 2018-09-14 | 上海华虹宏力半导体制造有限公司 | 闪存单元及半导体结构的制备方法 |
-
2019
- 2019-09-25 CN CN201910913691.7A patent/CN110634746B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110634746A (zh) | 2019-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7838363B2 (en) | Method of forming a split gate non-volatile memory cell | |
| CN110634746B (zh) | 嵌入式闪存的制作方法 | |
| US8164138B2 (en) | Recessed channel transistor | |
| US7659179B2 (en) | Method of forming transistor using step STI profile in memory device | |
| US20050190598A1 (en) | Non-volatile memory technology compatible with 1T-RAM process | |
| CN110164865B (zh) | 一种嵌入式闪存的制作方法 | |
| US20070128797A1 (en) | Flash memory device and method for fabricating the same | |
| US7700445B2 (en) | Method for fabricating multiple FETs of different types | |
| US6870212B2 (en) | Trench flash memory device and method of fabricating thereof | |
| KR20050085361A (ko) | 플로팅 게이트 유형의 반도체 디바이스 및 제조 방법과그러한 반도체 디바이스를 포함하는 비휘발성 메모리 | |
| CN109659237B (zh) | 闪存器件的形成方法 | |
| CN111415937A (zh) | 存储器及其形成方法 | |
| CN111477629A (zh) | 闪存器件的制造方法 | |
| US6200859B1 (en) | Method of fabricating a split-gate flash memory | |
| CN105513954A (zh) | 半导体器件的形成方法 | |
| US20060205152A1 (en) | Method of fabricating flash memory device | |
| CN112820649B (zh) | 一种分栅快闪存储器及其制备方法 | |
| US6893918B1 (en) | Method of fabricating a flash memory | |
| CN100546016C (zh) | 制造半导体器件的方法 | |
| US20090020801A1 (en) | Two-bit flash memory cell structure and method of making the same | |
| CN109841626B (zh) | 半导体结构及其形成方法 | |
| KR101060713B1 (ko) | 반도체 소자의 제조 방법 | |
| US20070262476A1 (en) | Method for providing STI structures with high coupling ratio in integrated circuit manufacturing | |
| CN113380812B (zh) | 一种半导体器件的形成方法 | |
| CN112242398B (zh) | 存储器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |