CN111799266B - 嵌入式闪存及其制造方法、嵌入式半导体器件 - Google Patents
嵌入式闪存及其制造方法、嵌入式半导体器件 Download PDFInfo
- Publication number
- CN111799266B CN111799266B CN202010870895.XA CN202010870895A CN111799266B CN 111799266 B CN111799266 B CN 111799266B CN 202010870895 A CN202010870895 A CN 202010870895A CN 111799266 B CN111799266 B CN 111799266B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- wall structure
- flash memory
- slope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 30
- 235000012239 silicon dioxide Nutrition 0.000 claims description 16
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 125000006850 spacer group Chemical group 0.000 description 13
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 1
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 229940127554 medical product Drugs 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
本发明提供一种嵌入式闪存及其制造方法、嵌入式半导体器件，该方法包括提供衬底，在衬底上形成栅极氧化层、浮栅层、极间介质层、控制栅层和牺牲层；形成具有第一斜率的第一侧墙结构；形成具有第二斜率的第二侧墙结构，第二斜率大于第一斜率，第二斜率通过对第二侧墙结构的过刻蚀工艺获得，以通过第二侧墙结构的过刻蚀工艺提高嵌入式闪存的擦除效率；直接以第二侧墙结构为掩模对浮栅层和栅极氧化层进行刻蚀以形成第三开口，在第三开口和第二侧墙结构的侧壁上形成第三侧墙结构；形成字线。本发明简化了嵌入式闪存器件的制造工艺流程，提高了生产效率，降低了生产成本。擦除效率可以通过第二侧墙的过刻蚀程度或者时间进行调节。
Description
技术领域
本发明涉及半导体集成电路技术领域，特别涉及一种嵌入式闪存及其制造方法、嵌入式半导体器件。
背景技术
在半导体集成电路器件的制造工艺中，嵌入式闪存(Embedded Flash Memory)作为存储器的一种，其发展尤为迅速，可以应用于汽车电子、工业控制和医疗产品等日常生活的各个方面。与独立式存储器产品不同，嵌入式存储器诉求是多种多样的，例如微处理器和智能卡类的产品需要低功耗的特性，汽车电子产品要求可靠性和访问速度等。现有技术的嵌入式闪存，其工艺方法如下：
步骤S1，请参考图1a，提供衬底10，在所述衬底10上依次形成有栅极氧化层20、浮栅层30、极间介质层40、控制栅层50和牺牲层60。
步骤S2，请参考图1b至图1c，对所述牺牲层60进行刻蚀形成图案化的牺牲层61，所述图案化的牺牲层61包括第一开口71；在所述第一开口71的侧壁上采用快速热氧化(HTO)工艺形成材料为二氧化硅的第一侧墙结构81，其中第一侧墙结构81的上表面与所述图案化的牺牲层61的上表面齐平。
步骤S3，请参考图1d至图1e，对所述控制栅层50和所述极间介质层40进行刻蚀，以形成第二开口72；在所述第二开口72的侧壁和第一侧墙结构81的侧壁上形成材料为氮化硅的第二侧墙结构82。其中第二开口72的两侧形成控制栅51和极间绝缘层41。
步骤S4，请参考图1f，在第二侧墙结构82的侧壁上形成材料为二氧化硅为牺牲间隔层83。
步骤S5，请参考图1f至图1g，以牺牲间隔层83为掩模对所述浮栅层30和栅极氧化层20进行刻蚀，以形成第三开口73，同时去除牺牲间隔层83。则位于第三开口73两侧形成了浮栅31和带开口的栅极氧化层21。
步骤S6，请参考图1g至图1h，在所述第三开口73的侧壁、底部及所述第二侧墙结构82的侧壁上形成材料为二氧化硅的第三侧墙结构84。
步骤S7，请参考图1i，在第一侧墙结构81、第二侧墙结构82和第三侧墙结构84构成的间隔侧墙结构之内形成字线90。
上述嵌入式闪存的工艺方法，为保证擦除操作时浮栅与字线之间的足够的电场强度，以及闪存可靠性的要求，目前在形成第三开口73之前进行沉积、刻蚀和去除牺牲间隔层83为本领域嵌入式闪存制造工艺的必要步骤，不可缺少。由此增加了嵌入式闪存的工艺复杂性，由此降低了生产效率，提高了成本。
发明内容
本发明的目的在于，提供了一种嵌入式闪存及其制造方法、嵌入式半导体器件，以简化工艺、降低成本和提高生产效率和擦除效率。
为达到上述目的，本发明提供一种嵌入式闪存的制造方法，包括：
提供衬底，在所述衬底上依次形成有栅极氧化层、浮栅层、极间介质层、控制栅层和牺牲层；
对所述牺牲层进行刻蚀形成图案化的牺牲层，所述图案化的牺牲层包括第一开口，所述第一开口的底部暴露出所述控制栅层的表面；在所述第一开口的侧壁上形成具有第一斜率的第一侧墙结构；
以所述第一侧墙结构为掩模对所述控制栅层和所述极间介质层进行刻蚀，以形成第二开口以及位于所述第二开口两侧的控制栅，所述第二开口的底部暴露出所述浮栅层的表面；在所述第二开口的侧壁和第一侧墙结构的侧壁上形成具有第二斜率的第二侧墙结构，所述第二斜率大于所述第一斜率；所述第二侧墙结构的第二斜率通过对第二侧墙结构的过刻蚀工艺获得，以通过第二侧墙结构的过刻蚀工艺提高嵌入式闪存的擦除效率；
直接以具有第二斜率的所述第二侧墙结构为掩模对所述浮栅层和栅极氧化层进行刻蚀，以形成第三开口以及位于所述第三开口两侧的浮栅，所述第三开口的底部暴露出所述衬底的表面；在所述第三开口的侧壁及底部和所述第二侧墙结构的侧壁上形成与所述栅极氧化层相同材料的第三侧墙结构；
在由所述第一侧墙结构、第二侧墙结构和第三侧墙结构构成的间隔侧墙结构之内形成字线，所述字线与图案化的牺牲层的上表面齐平。
进一步的，本发明提供的嵌入式闪存的制造方法，所述栅极氧化层的材料为二氧化硅，所述浮栅层的材料为多晶硅，所述控制栅的材料为多晶硅，所述牺牲层的材料为氮化硅，第一侧墙结构的材料的二氧化硅，所述第二侧墙结构的材料为氮化硅或者氮氧化硅，所述第三侧墙结构的材料为二氧化硅，所述字线的材料为多晶硅。
进一步的，本发明提供的嵌入式闪存的制造方法，所述栅极氧化层的厚度为90埃，所述浮栅层的厚度为300埃，所述控制栅层的厚度为600埃，所述牺牲层的厚度为3300埃，所述字线的厚度为2000埃。
进一步的，本发明提供的嵌入式闪存的制造方法，所述极间介质层的材料为氧化硅、氮化硅或者由氧化硅、氮化硅和氧化硅组成的ONO叠层结构。
进一步的，本发明提供的嵌入式闪存的制造方法，所述衬底的材料为硅、锗、硅锗、碳化硅、绝缘体上覆硅、绝缘体上覆锗、砷化镓、Ⅲ族化合物或者Ⅴ族化合物。
进一步的，本发明提供的嵌入式闪存的制造方法，所述字线的形成方法包括：覆盖所述图案化的牺牲层沉积字线层，对所述字线层进行化学机械研磨，去除位于所述图案化的牺牲层表面上的所述字线层，以形成字线。
为达到上述目的，本发明提还供一种嵌入式闪存，采用如上述的嵌入式闪存的制造方法形成，包括衬底，位于所述衬底上的栅极氧化层、浮栅、极间绝缘层、控制栅、图案化的牺牲层、具有第一斜率的第一侧墙结构、具有第二斜率的第二侧墙结构、第三侧墙结构和字线，所述第一侧墙结构的厚度等于图案化的牺牲层的厚度，所述第二斜率大于所述第一斜率，所述字线与图案化的牺牲层的上表面齐平。
为达到上述目的，本发明提还供一种嵌入式半导体器件，包括嵌入式存储器件和逻辑器件，所述嵌入式存储器件为如上述的嵌入式闪存。
与现有技术相比，本发明提供的嵌入式闪存及其制造方法、嵌入式半导体器件，第二侧墙结构的第二斜率大于第一侧墙结构的第一斜率，则可直接以第二斜率的第二侧墙结构为掩模直接对浮栅层和栅极氧化层进行刻蚀形成第三开口，而不需要通过在第二侧墙结构的侧壁上通过沉积和刻蚀形成牺牲间隔层作为掩膜对浮栅层和栅极氧化层进行刻蚀形成第三开口并去除牺牲间隔层的中间过渡步骤，也就是说，本发明提供的嵌入式闪存的制造方法在形成第三开口的工艺流程中节省了在第二侧墙结构的侧壁上进行材料为二氧化硅的牺牲间隔层的沉积、刻蚀和去除工艺步骤，因此简化了嵌入式闪存器件的制造工艺流程，提高了嵌入式闪存器件的生产效率，降低了生产成本。另外，本发明提供的嵌入式闪存及其制造方法，第二侧墙结构的第二斜率越大，则对第二侧墙结构的过刻蚀量越多，则过刻蚀时间越长，因此第二侧墙结构更加倾斜，由此使闪存器件的擦除失效率越低，从而提高了嵌入式闪存的擦除性能，提高了嵌入式闪存的质量。
附图说明
图1a至图1i是现有技术的嵌入式闪存的制造方法的剖面结构过程示意图；
图2a至图2h是本发明实施例的嵌入式闪存的制造方法的剖面结构过程示意图；
图3是本发明实施例的嵌入式闪存的制造方法的流程图；
图4是本发明实施例的嵌入式闪存的第二侧墙结构的第二斜率的过刻蚀时间与擦除失效率的关系图。
附图说明：
10、衬底，20、栅极氧化层，21、开口的栅极氧化层，30、浮栅层，40、极间介质层，41、极间绝缘层，50、控制栅层，51、控制栅，60、牺牲层，61、图案化的牺牲层，71、第一开口，72、第二开口，73、第三开口，81、第一侧墙结构，82、第二侧墙结构，83、牺牲间隔层，84、第三侧墙结构，90、字线。
100、嵌入式闪存，110、衬底，120、栅极氧化层，121、开口的栅极氧化层，130、浮栅层，140、极间介质层，141、极间绝缘层，150、控制栅层，151、控制栅，160、牺牲层，161、图案化的牺牲层，171、第一开口，172、第二开口，173、第三开口，181、第一侧墙结构，182、第二侧墙结构，183、第三侧墙结构，190、字线。
具体实施方式
以下结合附图和具体实施例对本发明提出的嵌入式闪存及其制造方法、嵌入式半导体器件作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3、图2a至图2h，本发明实施例提供的嵌入式闪存的制造方法包括：
步骤201，请参考图2a，提供衬底110，在所述衬底110上依次形成有栅极氧化层120、浮栅层130、极间介质层140、控制栅层150和牺牲层160。其中所述栅极氧化层120的材料包括但不限于厚度为90埃的二氧化硅，所述浮栅层130的材料包括但不限于厚度为300埃的多晶硅，所述控制栅层150的材料包括但不限于厚度为600埃的多晶硅，所述牺牲层160的材料包括但不限于厚度为3300埃的氮化硅。
步骤202，请参考图2b至图2c，对所述牺牲层160进行刻蚀形成图案化的牺牲层161，所述图案化的牺牲层161包括第一开口171，所述第一开口171的底部暴露出所述控制栅层150的表面；在所述第一开口171的侧壁上形成材料可以为二氧化硅的第一侧墙介质层，对所述第一侧墙介质层进行刻蚀，以形成所述图案化的牺牲层161的具有第一斜率的第一侧墙结构181。其中第一侧墙结构181的厚度与牺牲层160的厚度相等。在形成第一侧墙介质层时可以暴露出部分所述控制栅层150的表面或者完全覆盖所述控制栅层150的表面；第一侧墙结构181可以是通过化学气相沉积形成的二氧化硅。
步骤203，请参考图2d至图2f，以所述第一侧墙结构181为掩模对所述控制栅层150和所述极间介质层140进行刻蚀，以形成第二开口172以及位于所述第二开口172两侧的控制栅151及极间绝缘层141，所述第二开口172的底部暴露出所述浮栅层130的表面；在所述第二开口172的侧壁和第一侧墙结构181的侧壁上形成材料为氮化硅的具有第二斜率的第二侧墙结构182。其中第二侧墙结构182的第二斜率大于第一侧墙结构181的第一斜率；所述第二侧墙结构182的第二斜率通过对第二侧墙结构182的过刻蚀工艺获得，以通过第二侧墙结构182的过刻蚀工艺提高嵌入式闪存的擦除效率。通过对极间介质层140进行刻蚀后的过刻蚀，第二侧墙结构182比图1中的第二侧墙结构82的斜率更加倾斜，从而通过第二侧墙结构182的过刻蚀工艺提高嵌入式闪存的擦除效率。
步骤204，请参考图2f至图2h，直接以第二斜率的所述第二侧墙结构182为掩模对所述浮栅层130和栅极氧化层120进行刻蚀，以形成第三开口173以及位于所述第三开口173两侧的浮栅131及带开口栅极氧化层121，所述第三开口173的底部暴露出所述衬底110的表面；在所述第三开口173的侧壁及底部和部分所述第二侧墙结构182的侧壁上形成与所述栅极氧化层120相同材料的第三侧墙结构183。在形成第三开口173时，栅极氧化层120形成开口的栅极氧化层121，因此，需要沿第三开口173的底部及侧壁(即衬底110的表面以上)向上形成第三侧墙结构183，以使开口的栅极氧化层121被回填形成完整的全局栅极氧化层120。并且第三侧墙结构183可以部分覆盖第二侧墙结构182，也可以全部覆盖第二侧墙结构183，还可以覆盖位于所述第二侧墙结构182上方的部分或者全部第一侧墙结构181。其中所述第三侧墙结构183的材料为所述栅极氧化层120相同材料的二氧化硅。
步骤205，请参考图2h，在由所述第一侧墙结构181、第二侧墙结构182和第三侧墙结构183构成的间隔侧墙结构之内形成字线190，所述字线190与图案化的牺牲层161的上表面齐平。其中所述字线190的形成方法包括：覆盖所述图案化的牺牲层161沉积字线190层，对所述字线190层进行化学机械研磨，去除位于所述图案化的牺牲层161表面上的所述字线190层，以形成字线190。所述字线190的材料包括但不限于厚度为2000埃的多晶硅。
请参考图2a至图2b，本发明实施例提供的嵌入式闪存的制造方法，所述图案化的牺牲层161的形成过程包括：沉积牺牲层160，所述牺牲层160覆盖所述控制栅151层150，涂布光刻胶层，所述光刻胶层覆盖所述牺牲层160，所述光刻胶层通过曝光显影形成图案化的光刻胶层；以所述图案化的光刻胶层为掩膜对所述牺牲层进行刻蚀，在所述牺牲层160中形成所述第一开口171，至此形成了所述图案化的牺牲层161。其中光刻胶层包括正性光刻胶，此处所述的正性光刻胶，指的是在不需要本领域常用曝光机进行曝光的情况下，光刻胶材料本身可以在刻蚀过程中保护下层材料的一类光刻胶。利用正性光刻胶，可以在上述步骤中可通过旋涂法在所述牺牲层上形成光刻胶层，例如烘烤固化之后，也可以省去曝光工序。但本领域人员应当理解，本实施例对光刻胶层的选择并不限制，在某些实施例中，根据综合因素的考量，光刻胶层也可以是负性光刻胶，或者，光刻胶层也可以包括某些化学试剂，例如底部抗反射(BARC)材料、顶部抗反射材料(DARC)、六甲基二硅胺(HMDS)等，光刻胶层可以包括本领域常用的曝光/刻蚀阻挡材料，在此不再赘述。
本发明实施例提供的嵌入式闪存的制造方法，所述极间介质层140的材料可以为氧化硅、氮化硅或者氮氧化硅。其中极间介质层140也可以由氧化硅、氮化硅和氧化硅组成的ONO叠层结构。其中ONO叠层结构的极间介质层140形成的极间绝缘层141具有很好的绝缘性能。
本发明实施例提供的嵌入式闪存的制造方法，所述衬底110的材料包括但不限于硅、锗、硅锗、碳化硅、绝缘体上覆硅(SOI)、绝缘体上覆锗(GOI)、砷化镓、Ⅲ族化合物或者Ⅴ族化合物。
请参考图2h，本发明实施例提还供一种采用上述的嵌入式闪存的制造方法形成的嵌入式闪存，包括衬底110，位于所述衬底110上的栅极氧化层120、浮栅131、极间绝缘层141、控制栅151、图案化的牺牲层161、具有第一斜率的第一侧墙结构181、具有第二斜率的第二侧墙结构182、第三侧墙结构183，以及填充在由第一侧墙结构181、第二侧墙结构182和第三侧墙结构183构成的间隔侧墙结构之内的字线190；所述第一侧墙结构181的厚度等于图案化的牺牲层161的厚度，所述第二斜率大于第一斜率，所述字线与图案化的牺牲层的上表面齐平。
本发明实施例提还供一种嵌入式半导体器件，包括嵌入式存储器件和逻辑器件，所述嵌入式存储器件为如上述的嵌入式闪存。
本发明实施例提供的嵌入式闪存及其制造方法、嵌入式半导体器件，第二侧墙结构182的第二斜率比第一侧墙结构181的第一斜率更大，即第二侧墙结构182相对于垂直线具有更大的倾斜角度，则可直接以第二斜率的第二侧墙结构182为掩模直接对浮栅层130和栅极氧化层120进行刻蚀形成第三开口173，而不需要通过在第一侧墙结构181第二侧墙结构182的侧壁上形成材料为二氧化硅的牺牲间隔层83作为掩膜对对浮栅层130和栅极氧化层120进行刻蚀形成第三开口173并去除牺牲间隔层83的中间过渡步骤，也就是说，本发明实施例提供的嵌入式闪存的制造方法在形成第三开口的工艺流程中节省了在第二侧墙结构的侧壁上进行材料为二氧化硅的牺牲间隔层的沉积、刻蚀和去除工艺步骤，因此简化了嵌入式闪存器件的制造工艺流程，提高了嵌入式闪存器件的生产效率，降低了生产成本(包括时间成本、人工成本、机器成本、材料成本、能源成本等)。本发明实施例的第二侧墙结构182的第二斜率的刻蚀越大，则对第二侧墙结构182的过刻蚀量越多，则过刻蚀时间越长，因此第二侧墙结构182更加倾斜，由此使闪存器件的擦除失效率越低(如图4所示)，从而提高了嵌入式闪存的擦除性能，提高了嵌入式闪存的质量。
为了便于描述，在这里可以使用空间相对术语，如“在……之下”、“在……之上”、“下面的”、“在……上方”、“上面的”、“上层”和“下层”等，用来描述如在图中所示的一个元件或特征与其他元件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描绘的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后将被定位为“在其他元件或特征上方”或“在其他元件或特征之上”。因而，示例性术语“在……下方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(例如旋转90度或处于其他方位)，并且对这里所使用的空间相对描述符做出相应解释。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明权利要求书的保护范围。
Claims (8)
1.一种嵌入式闪存的制造方法，其特征在于，包括：
提供衬底，在所述衬底上依次形成有栅极氧化层、浮栅层、极间介质层、控制栅层和牺牲层；
对所述牺牲层进行刻蚀形成图案化的牺牲层，所述图案化的牺牲层包括第一开口，所述第一开口的底部暴露出所述控制栅层的表面；在所述第一开口的侧壁上形成具有第一斜率的第一侧墙结构；
以所述第一侧墙结构为掩模对所述控制栅层和所述极间介质层进行刻蚀，以形成第二开口以及位于所述第二开口两侧的控制栅，所述第二开口的底部暴露出所述浮栅层的表面；在所述第二开口的侧壁和第一侧墙结构的侧壁上形成具有第二斜率的第二侧墙结构，所述第二斜率大于所述第一斜率；所述第二侧墙结构的第二斜率通过对第二侧墙结构的过刻蚀工艺获得，以通过第二侧墙结构的过刻蚀工艺提高嵌入式闪存的擦除效率；
直接以具有第二斜率的所述第二侧墙结构为掩模对所述浮栅层和栅极氧化层进行刻蚀，以形成第三开口以及位于所述第三开口两侧的浮栅，所述第三开口的底部暴露出所述衬底的表面；在所述第三开口的侧壁及底部和所述第二侧墙结构的侧壁上形成与所述栅极氧化层相同材料的第三侧墙结构；
在由所述第一侧墙结构、第二侧墙结构和第三侧墙结构构成的间隔侧墙结构之内形成字线，所述字线与图案化的牺牲层的上表面齐平。
2.如权利要求1所述的嵌入式闪存的制造方法，其特征在于，所述栅极氧化层的材料为二氧化硅，所述浮栅层的材料为多晶硅，所述控制栅层的材料为多晶硅，所述牺牲层的材料为氮化硅，第一侧墙结构的材料为二氧化硅，所述第二侧墙结构的材料为氮化硅或者氮氧化硅，所述第三侧墙结构的材料为二氧化硅，所述字线的材料为多晶硅。
3.如权利要求2所述的嵌入式闪存的制造方法，其特征在于，所述栅极氧化层的厚度为90埃，所述浮栅层的厚度为300埃，所述控制栅层的厚度为600埃，所述牺牲层的厚度为3300埃，所述字线的厚度为2000埃。
4.如权利要求1所述的嵌入式闪存的制造方法，其特征在于，所述极间介质层的材料为氧化硅、氮化硅或者由氧化硅、氮化硅和氧化硅组成的ONO叠层结构。
5.如权利要求1所述的嵌入式闪存的制造方法，其特征在于，所述衬底的材料为硅、锗、硅锗、碳化硅、绝缘体上覆硅、绝缘体上覆锗、砷化镓、Ⅲ族化合物或者Ⅴ族化合物。
6.如权利要求1所述的嵌入式闪存的制造方法，其特征在于，所述字线的形成方法包括：覆盖所述图案化的牺牲层沉积字线层，对所述字线层进行化学机械研磨，去除位于所述图案化的牺牲层表面上的所述字线层，以形成字线。
7.一种嵌入式闪存，其特征在于，采用如权利要求1至6任一项所述的嵌入式闪存的制造方法形成，包括衬底，位于所述衬底上的栅极氧化层、浮栅、极间绝缘层、控制栅、图案化的牺牲层、具有第一斜率的第一侧墙结构、具有第二斜率的第二侧墙结构、第三侧墙结构和字线，所述第一侧墙结构的厚度等于图案化的牺牲层的厚度，所述第二斜率大于所述第一斜率，所述字线与图案化的牺牲层的上表面齐平。
8.一种嵌入式半导体器件，其特征在于，包括嵌入式存储器件和逻辑器件，所述嵌入式存储器件为如权利要求7所述的嵌入式闪存。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010870895.XA CN111799266B (zh) | 2020-08-26 | 2020-08-26 | 嵌入式闪存及其制造方法、嵌入式半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010870895.XA CN111799266B (zh) | 2020-08-26 | 2020-08-26 | 嵌入式闪存及其制造方法、嵌入式半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111799266A CN111799266A (zh) | 2020-10-20 |
| CN111799266B true CN111799266B (zh) | 2024-01-26 |
Family
ID=72834111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010870895.XA Active CN111799266B (zh) | 2020-08-26 | 2020-08-26 | 嵌入式闪存及其制造方法、嵌入式半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111799266B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113675205B (zh) * | 2021-08-20 | 2024-04-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102938406A (zh) * | 2012-11-21 | 2013-02-20 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN103426826A (zh) * | 2013-08-22 | 2013-12-04 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
| CN110429035A (zh) * | 2019-09-06 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 闪存及闪存的制造方法 |
| CN110634746A (zh) * | 2019-09-25 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的制作方法 |
-
2020
- 2020-08-26 CN CN202010870895.XA patent/CN111799266B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102938406A (zh) * | 2012-11-21 | 2013-02-20 | 上海宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN103426826A (zh) * | 2013-08-22 | 2013-12-04 | 上海宏力半导体制造有限公司 | 闪存单元及其形成方法 |
| CN110429035A (zh) * | 2019-09-06 | 2019-11-08 | 上海华虹宏力半导体制造有限公司 | 闪存及闪存的制造方法 |
| CN110634746A (zh) * | 2019-09-25 | 2019-12-31 | 上海华虹宏力半导体制造有限公司 | 嵌入式闪存的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111799266A (zh) | 2020-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6645869B1 (en) | Etching back process to improve topographic planarization of a polysilicon layer | |
| US7371638B2 (en) | Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same | |
| TWI420673B (zh) | 採用富含矽之層的積體電路記憶體系統 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| US7410870B2 (en) | Methods of forming non-volatile memory devices and devices formed thereby | |
| US5756384A (en) | Method of fabricating an EPROM cell with a high coupling ratio | |
| US6870212B2 (en) | Trench flash memory device and method of fabricating thereof | |
| US6984559B2 (en) | Method of fabricating a flash memory | |
| US7514368B2 (en) | Flash memory device | |
| JP2004104125A (ja) | 不揮発性メモリ装置の製造方法 | |
| CN111799266B (zh) | 嵌入式闪存及其制造方法、嵌入式半导体器件 | |
| US7785966B2 (en) | Method for fabricating floating gates structures with reduced and more uniform forward tunneling voltages | |
| US6025626A (en) | Nonvolatile memory cell | |
| CN109216259B (zh) | 一种存储器的制作方法 | |
| US6953973B2 (en) | Self-aligned trench isolation method and semiconductor device fabricated using the same | |
| US7300844B2 (en) | Method of forming gate of flash memory device | |
| US6297099B1 (en) | Method to free control tunneling oxide thickness on poly tip of flash | |
| US6893918B1 (en) | Method of fabricating a flash memory | |
| US7348239B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20080102618A1 (en) | Method of manufacturing semiconductor device | |
| US7820510B2 (en) | Method of fabricating a flash memory and an isolating structure applied to a flash memory | |
| US6518125B1 (en) | Method for forming flash memory with high coupling ratio | |
| US7820504B2 (en) | Method for manufacturing differential isolation structures in a semiconductor electronic device and corresponding structure | |
| US20080054343A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
| US11195841B2 (en) | Integrated circuit and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |