CN111584365A - 一种低米勒电容槽栅vdmos器件制造方法 - Google Patents
一种低米勒电容槽栅vdmos器件制造方法 Download PDFInfo
- Publication number
- CN111584365A CN111584365A CN202010358705.6A CN202010358705A CN111584365A CN 111584365 A CN111584365 A CN 111584365A CN 202010358705 A CN202010358705 A CN 202010358705A CN 111584365 A CN111584365 A CN 111584365A
- Authority
- CN
- China
- Prior art keywords
- groove
- grid
- gate
- metal
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 238000001465 metallisation Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种低米勒电容槽栅VDMOS器件制造方法，该方法在栅极深槽的边缘设置一个与源极N+金属相连接的屏蔽槽，槽栅与屏蔽槽之间间距尽量小，通过屏蔽栅与槽栅的耦合可有效减小器件米勒电容值，降低开关损耗改善器件动态特性。本发明制造方法可有效降低槽栅VDMOS器件米勒电容，提高器件开关速度减小开关损耗。相比分离栅槽栅VDMOS器件制造工艺更为简单，可与现有槽栅VDMOS工艺相兼容。
Description
技术领域
本发明涉及一种具有低米勒电容的槽栅VDMOS器件制造方法，属于半导体器件制造领域。
背景技术
功率VDMOS具有开关速度高、频率特性好的优点，具有负温度系数，没有双极晶体管的二次击穿问题，安全工作区大。因此不论是开关应用还是线性应用，VDMOS都是理想的功率器件。VDMOS作为开关器件，可有效提高开关电源的工作频率，有效减小电源的体积和重量。但在高频应用场景下，VDMOS器件开关转换过程中的功率损耗是值得重视的问题。若开关时间不能满足要求，器件在开关过程中的功率损耗会严重影响开关电源的转换效率。高频高效电源要求VDMOS有短的开关时间，在其他一些领域则要求VDMOS有高的截止频率。限制VDMOS开关时间和截止频率的主要因素是器件本征电容和寄生电容的充放电过程，尤其是器件的栅漏电容(米勒电容)对器件开关时间和截止频率有较大影响。
功率VDMOS的开关特性是由器件电容大小决定。栅极附近和耗尽层中的电容成为VDMOS的主要电容，具体的电容主要有Cgs、Cgd、Cds 3个部分。功率VDMOS的开关特性主要由输入电容Ciss、输出电容Coss和反馈电容Crss(米勒电容)作为衡量标准，它们与栅源电容Cgs、栅漏电容Cgd和漏源电容Cds的关系是：
Ciss＝Cgs+Cds
Coss＝Cds+Cgd
Crss＝Cgd
栅漏电容Cgd直接影响器件的开关性能，因此降低栅漏电容Cgd尤为重要。常规VDMOS器件为了改善开关特性，采用增大P体区间氧化层厚度的方法，然而VDMOS器件导通电阻Ron随着P体区间氧化层厚度的增加而增大，导通电阻的增大意味着增加了器件的导通损耗，降低栅电荷是降低关断损耗，两者是互相矛盾。
减小寄生栅漏电容的主要方法有改变电极间介质层介电常数、减小电极面积、增加电极间介质层厚度等，从而提高器件的动态性能。为进一步减小传统槽栅VDMOS器件米勒电容，目前较为常用结构为分离栅槽栅MOSFET(Split-Gate Trench MOSFET，SGT-MOSFET)，其主要特征为引入两段多晶硅结构，在栅多晶硅(gate poly)与分离栅多晶硅(Split gatepoly)之间采用氧化硅膜隔离。虽然这种方法能够降低米勒电容，提高开关速度，但是其制作工艺复杂，工艺稳定性控制更为严格。SGT-MOSFET的槽栅深度一般是普通槽栅VDMOS器件的2～3倍，同时对深槽刻蚀的深度、形状及稳定性提出更高要求，加工难度大。
发明内容
本发明的技术解决问题是：克服现有技术的不足，提供一种低米勒电容槽栅VDMOS器件制造方法，能够有效减小槽栅VDMOS器件的米勒电容，改善其开关特性，同时制作工艺简单，易加工。
本发明的技术解决方案是：
一种低米勒电容槽栅VDMOS器件制造方法，包括以下步骤：
(1)选取N型硅外延片，通过光刻、硼注入技术在硅外延片的正面形成有源区；
(2)在步骤(1)的有源区，通过光刻及刻蚀工艺形成栅极深槽，在栅极深槽的表面热氧化生长栅氧化层，然后为栅极深槽回填磷掺杂的多晶硅，形成多晶硅槽栅；
(3)在步骤(1)的有源区，通过光刻及刻蚀工艺形成屏蔽槽，所述屏蔽槽距栅极深槽边缘0.2μm～1.0μm，在屏蔽槽中热氧化生长栅氧化层，然后为屏蔽槽回填磷掺杂的多晶硅；
(4)在步骤(1)的有源区，通过磷注入及扩散工艺形成N+源区；
(5)在步骤(4)处理后的硅外延片正面淀积二氧化硅介质层，刻蚀二氧化硅形成接触孔，然后进行正面金属化、钝化、刻蚀PAD区、减薄，最后进行背面金属化工艺，完成VDMOS器件制造。
所述步骤(2)形成的栅极深槽的槽深为2μm～3μm，槽宽为0.5μm～1μm。
所述步骤(2)中，栅氧化层的厚度为
所述步骤(3)中屏蔽槽槽深为2μm～3μm，槽宽为0.5μm～1μm。
所述步骤(3)中，栅氧化层的厚度为
N+源区与屏蔽槽位于步骤(2)栅极深槽的两侧。
所述步骤(5)中，正面金属化是指在刻蚀完接触孔的硅片上蒸发一层金属，这层金属通过接触孔与N+源区接触，形成源极金属，通过接触孔与步骤(2)中的多晶硅接触，形成栅极金属。
所述步骤(5)中，背面金属化是指在硅外延片衬底面蒸发一层金属，形成漏极金属。
本发明与现有技术相比，具有以下优点：
(1)本发明工艺简单，与传统槽栅VDMOS制造工艺兼容；
(2)本发明在多晶硅槽栅边缘0.2μm～1.0μm处设置屏蔽槽，通过屏蔽栅与槽栅的耦合可有效减小器件米勒电容值，降低开关损耗改善器件动态特性；
(3)本发明通过设置屏蔽槽可有效减缓多晶硅槽栅近屏蔽槽侧拐角处反向时电场集中情况，可改善器件击穿特性。
(4)采用本发明方法的VDMOS器件制作流程，可与现有槽栅VDMOS器件制造工艺相兼容，可有效降低器件米勒电容值，相比常规分离栅VDMOS制造工艺更为简单。
附图说明
图1所示为本发明方法的制造主流程图；
图2所示为选取适宜的双层硅外延片示意图；
图3所示为离子注入形成P阱区示意图；
图4所示为形成槽栅示意图；
图5所示为形成屏蔽槽示意图；
图6所示为通过离子注入，退火形成N+源区示意图；
图7所示为本发明具有屏蔽槽的槽栅VDMOS器件截面图。
具体实施方式
本发明在传统槽栅VDMOS制造流程的基础上进行改进，减小了槽栅VDMOS器件的米勒电容，改善开关特性。具体原理为：在常规槽栅VDMOS器件栅极深槽边缘设置一个与源级连同的屏蔽槽
本发明的具体流程如图1所示，举例说明具体实施步骤如下：
(1)选取<100>晶向、结构为N+N-的硅外延片，N-高阻层2电阻率为5Ω·cm，厚度为12μm，如图2所示，其中1为N+衬底。
(2)在N+N-硅外延片正面，通过硼注入及退火形成P阱区3，如图3所示。
(3)采用光刻、干法刻蚀工艺，在N+N-硅外延片正面，刻蚀栅极深槽，槽深2μm～3μm，槽宽0.5μm～1μm。在栅极深槽的表面热氧化生长厚度为
的栅氧化层4，回填磷掺杂的多晶硅，形成多晶硅槽栅5，如图4所示。
(4)采用光刻、干法刻蚀工艺，在栅极深槽边缘0.2μm～1.0μm处刻蚀屏蔽槽，槽深2μm～3μm，槽宽0.5μm～1μm。在屏蔽槽中热氧化生长厚度为
的栅氧化层6，回填磷掺杂的多晶硅7，如图5所示
(5)通过磷注入及扩散推结扩散工艺形成N+源区8，如图6所示。
(6)之后按照传统VDMOS制造工艺在上述步骤处理后的硅外延片正面淀积二氧化硅介质层9，刻蚀形成金属接触孔，然后进行正面金属化(形成源极10、栅极11)、钝化、刻蚀PAD区，减薄，最后进行背面金属化(形成漏极金属12)，完成VDMOS器件制造。
其中第(3)、(5)、(6)步与制造槽栅VDMOS器件的传统工艺相同，其中第(6)步正面金属化是指在刻蚀完接触孔的硅片上蒸发一层金属，这层金属通过接触孔与N+源区8接触，形成源极金属10，金属通过接触孔与多晶硅栅极5接触，形成栅极金属11。在硅片衬底面蒸发一层金属，形成漏极金属12。
按照本发明方法之后的槽栅VDMOS器件结构如图7所示。
本发明在槽栅VDMOS器件多晶硅槽栅边缘设置一个与源级连通的屏蔽槽，可有效降低器件米勒电容，改善开关特性。在器件的多晶硅槽栅边缘设置屏蔽槽，减小了器件栅漏之间的交叠面积，从而降低了器件的米勒电容(即栅漏电容CGD)，栅漏电容的减小使得器件在开关状态下的开关损耗和栅驱动损耗都极大的降低。
本发明说明书中未作详细描述的内容属本领域专业技术人员的公知技术。
Claims (8)
1.一种低米勒电容槽栅VDMOS器件制造方法，其特征在于包括以下步骤：
(1)选取N型硅外延片，通过光刻、硼注入技术在硅外延片的正面形成有源区；
(2)在步骤(1)的有源区，通过光刻及刻蚀工艺形成栅极深槽，在栅极深槽的表面热氧化生长栅氧化层，然后为栅极深槽回填磷掺杂的多晶硅，形成多晶硅槽栅；
(3)在步骤(1)的有源区，通过光刻及刻蚀工艺形成屏蔽槽，所述屏蔽槽距栅极深槽边缘0.2μm～1.0μm，在屏蔽槽中热氧化生长栅氧化层，然后为屏蔽槽回填磷掺杂的多晶硅；
(4)在步骤(1)的有源区，通过磷注入及扩散工艺形成N+源区；
(5)在步骤(4)处理后的硅外延片正面淀积二氧化硅介质层，刻蚀二氧化硅形成接触孔，然后进行正面金属化、钝化、刻蚀PAD区、减薄，最后进行背面金属化工艺，完成VDMOS器件制造。
2.根据权利要求1所述的一种低米勒电容槽栅VDMOS器件制造方法，其特征在于：所述步骤(2)形成的栅极深槽的槽深为2μm～3μm，槽宽为0.5μm～1μm。
3.根据权利要求1所述的一种低米勒电容槽栅VDMOS器件制造方法，其特征在于：所述步骤(2)中，栅氧化层的厚度为
4.根据权利要求1所述的一种低米勒电容槽栅VDMOS器件制造方法，其特征在于：所述步骤(3)中屏蔽槽槽深为2μm～3μm，槽宽为0.5μm～1μm。
5.根据权利要求1所述的一种低米勒电容槽栅VDMOS器件制造方法，其特征在于：所述步骤(3)中，栅氧化层的厚度为
6.根据权利要求1所述的一种低米勒电容槽栅VDMOS器件制造方法，其特征在于：N+源区与屏蔽槽位于步骤(2)栅极深槽的两侧。
7.根据权利要求1所述的一种低米勒电容槽栅VDMOS器件制造方法，其特征在于：所述步骤(5)中，正面金属化是指在刻蚀完接触孔的硅片上蒸发一层金属，这层金属通过接触孔与N+源区接触，形成源极金属，通过接触孔与步骤(2)中的多晶硅接触，形成栅极金属。
8.根据权利要求1所述的一种低米勒电容槽栅VDMOS器件制造方法，其特征在于：所述步骤(5)中，背面金属化是指在硅外延片衬底面蒸发一层金属，形成漏极金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010358705.6A CN111584365B (zh) | 2020-04-29 | 2020-04-29 | 一种低米勒电容槽栅vdmos器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010358705.6A CN111584365B (zh) | 2020-04-29 | 2020-04-29 | 一种低米勒电容槽栅vdmos器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111584365A true CN111584365A (zh) | 2020-08-25 |
| CN111584365B CN111584365B (zh) | 2024-01-30 |
Family
ID=72122777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010358705.6A Active CN111584365B (zh) | 2020-04-29 | 2020-04-29 | 一种低米勒电容槽栅vdmos器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111584365B (zh) |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050167742A1 (en) * | 2001-01-30 | 2005-08-04 | Fairchild Semiconductor Corp. | Power semiconductor devices and methods of manufacture |
| CN101091258A (zh) * | 2004-10-08 | 2007-12-19 | 飞兆半导体公司 | 具有减小的密勒电容的mos栅控晶体管 |
| TW201230333A (en) * | 2011-01-05 | 2012-07-16 | Anpec Electronics Corp | Power metal-oxide-semiconductor field transistor having super junction of low Miller capacitance and manufacturing method thereof |
| US20130119460A1 (en) * | 2011-11-15 | 2013-05-16 | Yung-Fa Lin | Trench type power transistor device and fabricating method thereof |
| KR20140056971A (ko) * | 2012-11-02 | 2014-05-12 | 서강대학교산학협력단 | 전력 ｍｏｓｆｅｔ 및 이의 제조 방법 |
| US20140209906A1 (en) * | 2013-01-25 | 2014-07-31 | Founder Microelectronics International Co., Ltd. | Method of Fabricating GOI Silicon Wafer, GOI Silicon Wafer and GOI Detection Method |
| CN104992976A (zh) * | 2015-05-21 | 2015-10-21 | 电子科技大学 | 一种vdmos器件及其制造方法 |
| CN105161540A (zh) * | 2015-09-15 | 2015-12-16 | 电子科技大学 | 一种具有低米勒电容的vdmos器件结构及其制备方法 |
| CN105742185A (zh) * | 2016-02-23 | 2016-07-06 | 深圳尚阳通科技有限公司 | 屏蔽栅功率器件及其制造方法 |
| CN106298941A (zh) * | 2016-09-13 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
| CN106711048A (zh) * | 2016-12-15 | 2017-05-24 | 北京时代民芯科技有限公司 | 一种小电容抗辐照vdmos芯片的制造方法 |
| CN107808903A (zh) * | 2017-10-11 | 2018-03-16 | 中航（重庆）微电子有限公司 | 屏蔽栅沟槽mosfet器件及其制造方法 |
| CN207398150U (zh) * | 2017-11-17 | 2018-05-22 | 杭州士兰集成电路有限公司 | 功率半导体器件 |
| CN108807506A (zh) * | 2018-08-31 | 2018-11-13 | 无锡麟力科技有限公司 | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 |
| CN109037312A (zh) * | 2018-08-23 | 2018-12-18 | 惠州市乾野微纳电子有限公司 | 一种带有屏蔽栅的超结igbt及其制造方法 |
| CN109065620A (zh) * | 2018-08-22 | 2018-12-21 | 江苏中科君芯科技有限公司 | 一种具有低米勒电容的igbt器件 |
| CN109273534A (zh) * | 2018-10-30 | 2019-01-25 | 贵州恒芯微电子科技有限公司 | 一种新型屏蔽栅功率mos的器件 |
| CN210092093U (zh) * | 2018-10-30 | 2020-02-18 | 贵州恒芯微电子科技有限公司 | 一种屏蔽栅功率mos的器件 |
-
2020
- 2020-04-29 CN CN202010358705.6A patent/CN111584365B/zh active Active
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050167742A1 (en) * | 2001-01-30 | 2005-08-04 | Fairchild Semiconductor Corp. | Power semiconductor devices and methods of manufacture |
| CN101091258A (zh) * | 2004-10-08 | 2007-12-19 | 飞兆半导体公司 | 具有减小的密勒电容的mos栅控晶体管 |
| TW201230333A (en) * | 2011-01-05 | 2012-07-16 | Anpec Electronics Corp | Power metal-oxide-semiconductor field transistor having super junction of low Miller capacitance and manufacturing method thereof |
| US20130119460A1 (en) * | 2011-11-15 | 2013-05-16 | Yung-Fa Lin | Trench type power transistor device and fabricating method thereof |
| KR20140056971A (ko) * | 2012-11-02 | 2014-05-12 | 서강대학교산학협력단 | 전력 ｍｏｓｆｅｔ 및 이의 제조 방법 |
| US20140209906A1 (en) * | 2013-01-25 | 2014-07-31 | Founder Microelectronics International Co., Ltd. | Method of Fabricating GOI Silicon Wafer, GOI Silicon Wafer and GOI Detection Method |
| CN104992976A (zh) * | 2015-05-21 | 2015-10-21 | 电子科技大学 | 一种vdmos器件及其制造方法 |
| CN105161540A (zh) * | 2015-09-15 | 2015-12-16 | 电子科技大学 | 一种具有低米勒电容的vdmos器件结构及其制备方法 |
| CN105742185A (zh) * | 2016-02-23 | 2016-07-06 | 深圳尚阳通科技有限公司 | 屏蔽栅功率器件及其制造方法 |
| CN106298941A (zh) * | 2016-09-13 | 2017-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽功率器件及其制造方法 |
| CN106711048A (zh) * | 2016-12-15 | 2017-05-24 | 北京时代民芯科技有限公司 | 一种小电容抗辐照vdmos芯片的制造方法 |
| CN107808903A (zh) * | 2017-10-11 | 2018-03-16 | 中航（重庆）微电子有限公司 | 屏蔽栅沟槽mosfet器件及其制造方法 |
| CN207398150U (zh) * | 2017-11-17 | 2018-05-22 | 杭州士兰集成电路有限公司 | 功率半导体器件 |
| CN109065620A (zh) * | 2018-08-22 | 2018-12-21 | 江苏中科君芯科技有限公司 | 一种具有低米勒电容的igbt器件 |
| CN109037312A (zh) * | 2018-08-23 | 2018-12-18 | 惠州市乾野微纳电子有限公司 | 一种带有屏蔽栅的超结igbt及其制造方法 |
| CN108807506A (zh) * | 2018-08-31 | 2018-11-13 | 无锡麟力科技有限公司 | 带沟槽栅结构的深槽超结mosfet器件及其加工工艺 |
| CN109273534A (zh) * | 2018-10-30 | 2019-01-25 | 贵州恒芯微电子科技有限公司 | 一种新型屏蔽栅功率mos的器件 |
| CN210092093U (zh) * | 2018-10-30 | 2020-02-18 | 贵州恒芯微电子科技有限公司 | 一种屏蔽栅功率mos的器件 |
Non-Patent Citations (2)
| Title |
|---|
| 尹德杨: "一种集成VDMOS的漏极槽引出方法", 《2009四川省电子学会半导体与集成技术专委会学术年会》, pages 50 - 52 * |
| 马达: "超低比导通电阻槽型功率MOS新结构与机理研究", 《中国优秀硕士学位论文全文数据库 工程科技I辑》, pages 1 - 75 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111584365B (zh) | 2024-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI805991B (zh) | 金屬氧化物半導體場效應電晶體元件 | |
| CN111524976B (zh) | 一种低栅电荷的功率mos器件及其制造方法 | |
| CN103579353B (zh) | 一种具有p型辅助埋层的半超结vdmos | |
| CN111697078A (zh) | 高雪崩耐量的vdmos器件及制备方法 | |
| CN112164722A (zh) | 具有均匀掺杂沟道的屏蔽栅mosfet器件及加工工艺 | |
| CN106298939A (zh) | 一种具有复合介质层结构的积累型dmos | |
| CN111384153A (zh) | 一种具有接地p型区的sgt器件及其制备方法 | |
| CN113990757A (zh) | 一种mos器件结构及制造方法 | |
| CN114023810B (zh) | 一种L型基区SiC MOSFET元胞结构、器件及制造方法 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN114023821B (zh) | 超级结器件及其制造方法 | |
| US20120098056A1 (en) | Trench device structure and fabrication | |
| CN106783620A (zh) | 抗emi的超结vdmos器件结构及其制备方法 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN105957894A (zh) | 一种具有复合介质层结构的dmos | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 | |
| CN103531621A (zh) | 一种带有侧边多晶硅电极沟槽非穿通型绝缘栅双极晶体管 | |
| CN111584365B (zh) | 一种低米勒电容槽栅vdmos器件制造方法 | |
| CN115332338A (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| CN104517853A (zh) | 超级结半导体器件制造方法 | |
| CN114141877A (zh) | 一种碳化硅ldmos及其制造方法 | |
| CN107863343B (zh) | 平面mos器件及其制造方法 | |
| CN105977301B (zh) | 一种体内栅型mos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |