DE102016104968B3 - Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung - Google Patents

Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung Download PDF

Info

Publication number
DE102016104968B3
DE102016104968B3 DE102016104968.9A DE102016104968A DE102016104968B3 DE 102016104968 B3 DE102016104968 B3 DE 102016104968B3 DE 102016104968 A DE102016104968 A DE 102016104968A DE 102016104968 B3 DE102016104968 B3 DE 102016104968B3
Authority
DE
Germany
Prior art keywords
strips
semiconductor
epitaxial layer
reinforcing strips
reinforcing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016104968.9A
Other languages
English (en)
Inventor
Ravi Keshav Joshi
Johannes Baumgartl
Martin Pölzl
Oliver Blank
Oliver Hellmund
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016104968.9A priority Critical patent/DE102016104968B3/de
Priority to US15/457,833 priority patent/US10121859B2/en
Priority to CN201710160474.6A priority patent/CN107204366B/zh
Application granted granted Critical
Publication of DE102016104968B3 publication Critical patent/DE102016104968B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B81B3/0067—Mechanical properties
    • B81B3/0072—For controlling internal stress or strain in moving or flexible elements, e.g. stress compensating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009—Structural features, others than packages, for protecting a device against environmental influences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/008—MEMS characterised by an electronic circuit specially adapted for controlling or driving the same
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5719—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces using planar vibrating masses driven in a translation vibration along an axis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5783—Mountings or housings not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Erste Verstärkungsstreifen (361) werden auf einer Prozessoberfläche (101a) eines Basissubstrats (100a) gebildet. Eine erste epitaktische Schicht (100b), die die ersten Verstärkungsstreifen (361) bedeckt, wird auf der ersten Prozessoberfläche (101a) ausgebildet. Zweite Verstärkungsstreifen (362) werden auf der ersten epitaktischen Schicht (100b) gebildet. Eine zweite epitaktische Schicht (100c), die die zweiten Verstärkungsstreifen (362) bedeckt, wird auf freigelegten Bereichen der ersten epitaktischen Schicht (100b) gebildet. Halbleitende Bereiche von Transistorzellen (TC) werden in der zweiten epitaktischen Schicht (100c) gebildet oder Bereiche mikroelektromechanischer Strukturen (MS) werden aus ihr gebildet.

Description

  • HINTERGRUND
  • Mit abnehmenden Abmessungen von Halbleitervorrichtungen wie etwa Leistungshalbleiter-Schaltvorrichtungen müssen vergleichsweise dünne Halbleiterwafer in einer Prozessumgebung gehandhabt werden. Mit abnehmender Dicke der Halbleiterwafer biegen und verziehen Grabenstrukturen, die Oxidschichten enthalten und sich von der Vorderseite in den Halbleiterwafer erstrecken, sowie dicke Metallschichten auf der Waferoberfläche den Wafer in einem erheblichen Maße. Ein Waferverzug und eine Waferbiegung erhöhen eine Prozesskomplexität, z. B. für einen Wafervereinzelungsprozess, der aus einem Halbleiterwafer getrennte Halbleiterdies gewinnt. Während einer Fertigung können Hilfsträger und/oder Spannungen abbauende Merkmale an der Vorderseite einen Waferverzug und eine Waferbiegung reduzieren.
  • Die DE 10 2007 044 209 A1 beschreibt ein Kompensationsbauelement mit einem Halbleiterkörper, in dem eine n-dotierte Driftzone ausgebildet ist. In der Driftzone sind in vertikal aufeinander geschichteten Kompensationsstrukturabschnitten p-dotierte Kompensationszonen eingebettet. Innerhalb eines Kompensationsstrukturabschnitts verlaufen die Kompensationszonen parallel zueinander und sind voneinander quer zu einer Stromflussrichtung beabstandet. Die Kompensationszonen gehen aus dem Implantieren von Dotierstoffatomen hervor und bestehen, von der Dotierung abgesehen, aus demselben Material wie das umgebende Halbleitermaterial.
  • Die JP 2006-237056 A beschreibt das Einbetten von Element-Isolationsbereichen entlang einer Prozessoberfläche auf einer Vorderseite eines Halbleitersubstrats. In Nachbarschaft zu den Element-Isolationsbereichen werden entlang der Prozessfläche Transistoren ausgebildet. Ein Oberflächenschutzfilm auf der Vorderseite des Halbleitersubstrats bedeckt Elektroden der Transistoren.
  • Es ist wünschenswert, wirtschaftliche Verfahren zum Herstellen von Halbleitervorrichtungen zu schaffen, die eine Waferbiegung reduzieren und/oder die eine Vereinzelung von Wafern vereinfachen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch einen Gegenstand der unabhängigen Ansprüche gelöst. Die abhängigen Ansprüche betreffen weitere Ausführungsformen.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung Transistorzellen, die Bodygebiete enthalten, die erste pn-Übergänge mit einer Driftstruktur in einem Halbleiterbereich bilden. Erste Längsachsen von ersten Verstärkungsstreifen in dem Halbleiterbereich sind parallel zu einer ersten Oberfläche des Halbleiterbereichs. Zweite Längsachsen von zweiten Verstärkungsstreifen zwischen den ersten Verstärkungsstreifen und der ersten Oberfläche sind parallel zur ersten Oberfläche.
  • Gemäß einer anderen Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden erster Verstärkungsstreifen auf einer Prozessoberfläche eines Basissubstrats. Eine erste epitaktische Schicht wird auf der Prozessoberfläche gebildet, wobei die erste epitaktische Schicht die ersten Verstärkungsstreifen bedeckt. Zweite Verstärkungsstreifen werden auf der ersten epitaktischen Schicht gebildet. Eine zweite epitaktische Schicht wird auf freigelegten Bereichen der ersten epitaktischen Schicht ausgebildet, wobei die zweite epitaktische Schicht die zweiten Verstärkungsstreifen bedeckt. Halbleitende Bereiche von Transistorzellen werden in der zweiten epitaktischen Schicht ausgebildet oder Bereiche mikroelektromechanischer Strukturen werden aus ihr geschaffen.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden von Zerteilungs- bzw. Vereinzelungsstreifen auf einer Prozessoberfläche eines Basissubstrats. Eine epitaktische Schicht wird auf der Prozessoberfläche gebildet und bedeckt die Vereinzelungsstreifen. Halbleitende Bereiche von Transistorzellen werden in der epitaktischen Schicht ausgebildet, oder Bereiche von mikroelektromechanischen Strukturen werden aus ihr geschaffen. Vereinzelungsgräben werden in einer vertikalen Projektion der Vereinzelungsstreifen gebildet. Die Vereinzelungsgräben trennen die Halbleiterbereiche von Halbleiterdies. Ein Hilfsträger wird an einer dem Basissubstrat gegenüberliegenden Vorderseite der Halbleiterdies angebracht. Das Basissubstrat wird entfernt. Die Halbleiterdies werden voneinander getrennt, indem die Vereinzelungsstreifen zumindest teilweise entfernt werden.
  • Gemäß einer weiteren Ausführungsform enthält eine Halbleitervorrichtung mikroelektromechanische Strukturen. Erste Längsachsen von ersten Verstärkungsstreifen im Halbleiterbereich sind parallel zu einer ersten Oberfläche des Halbleiterbereichs. Zweite Längsachsen von zweiten Verstärkungsstreifen zwischen den ersten Verstärkungsstreifen und der ersten Oberfläche sind parallel zur ersten Oberfläche.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der beigefügten Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A enthält zwei orthogonale vertikale Querschnittsansichten eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit vergrabenen Verstärkungsstreifen in zwei verschiedenen Ebenen nach Ausbilden einer Maske auf einer ersten Verstärkungsschicht.
  • 1B enthält zwei orthogonale vertikale Querschnittsansichten des Halbleitersubstratbereichs von 1A nach Ausbilden erster Verstärkungsstreifen aus der ersten Verstärkungsschicht.
  • 1C enthält zwei orthogonale vertikale Querschnittsansichten des Halbleitersubstratbereichs von 1B nach Ausbilden einer ersten epitaktischen Schicht.
  • 1D enthält zwei orthogonale vertikale Querschnittsansichten des Halbleitersubstratbereichs von 1C nach Ausbilden von zweiten Verstärkungsstreifen auf der ersten epitaktischen Schicht.
  • 1E enthält zwei orthogonale vertikale Querschnittsansichten des Halbleitersubstratbereichs von 1D nach Ausbilden einer zweiten epitaktischen Schicht.
  • 1F ist eine vertikale Querschnittsansicht des Halbleitersubstratbereichs von 1E nach Ausbilden von Transistorzellen in der zweiten epitaktischen Schicht.
  • 1G ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung, die durch Abdünnen und Vereinzeln des Halbleitersubstrats von 1F erhalten wird.
  • 2A ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung mit orthogonalen Verstärkungsstreifen in verschiedenen Ebenen gemäß einer Ausführungsform.
  • 2B ist eine schematische vertikale Querschnittsansicht der Halbleitervorrichtung von 2A entlang Linie B-B.
  • 2C ist eine schematische vertikale Querschnittsansicht einer mikroelektromechanischen Vorrichtung mit orthogonalen Verstärkungsstreifen in verschiedenen Ebenen gemäß einer Ausführungsform.
  • 2D ist eine schematische vertikale Querschnittsansicht einer mikroelektromechanischen Vorrichtung mit parallelen Verstärkungsstreifen in verschiedenen Ebenen gemäß einer Ausführungsform.
  • 3A ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform mit streifenförmigen kombinierten Gate/Kompensationsstrukturen.
  • 3B ist eine schematische vertikale Querschnittsansicht der Halbleitervorrichtung von 3A entlang Linie B-B.
  • 4A ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform, die Verstärkungsstreifen betrifft, die ein zentrales Gebiet einer Halbleitervorrichtung aussparen.
  • 4B ist eine schematische vertikale Querschnittsansicht der Halbleitervorrichtung von 4A entlang Linie B-B.
  • 5A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen von Halbleitervorrichtungen, das ein Wafervereinzeln entlang vergrabenen Vereinzelungsstreifen einschließt, gemäß einer Ausführungsform nach Ausbilden von Vereinzelungsstreifen auf einem Basissubstrat.
  • 5B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 5A nach Ausbilden einer ersten epitaktischen Schicht, die die Vereinzelungsstreifen überwächst.
  • 5C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 5B nach Ausbilden von Vereinzelungsgräben, die die Vereinzelungsstreifen freilegen.
  • 5D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 5C nach Anbringen eines Hilfsträgers an einer Vorderseite des Halbleitersubstrats.
  • 5E ist eine schematische vertikale Querschnittsansicht eines Halbleiterdie-Verbunds, der aus dem Halbleitersubstratbereich von 5D erhalten wird, indem das Basissubstrat entfernt wird.
  • 5F ist eine schematische vertikale Querschnittsansicht des Halbleiterdie-Verbunds von 5E nach Ausnehmen der ersten epitaktischen Schicht zwischen den Vereinzelungsstreifen.
  • 5G ist eine schematische vertikale Querschnittsansicht des Halbleiterdie-Verbunds von 5F nach Ausbilden einer rückseitigen Metallisierung auf der Rückseite der Halbleiterdies, indem ein Metall abgeschieden und das abgeschiedene Metall planarisiert wird, um die Vereinzelungsstreifen freizulegen.
  • 5H ist eine schematische vertikale Querschnittsansicht des Halbleiterdie-Verbunds von 5G nach Entfernen der Vereinzelungsstreifen.
  • 6A ist eine schematische vertikale Querschnittsansicht eines Bereiches eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung einschließlich eines Vereinzelns eines Wafers nach Ausbilden von sich verjüngenden Vereinzelungsstreifen.
  • 6B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 6A nach Ausbilden einer ersten epitaktischen Schicht, die die sich verjüngenden Vereinzelungsstreifen überwächst.
  • 6C ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 6B nach Abschließen vorderseitiger Prozesse und Ausbilden von Vereinzelungsgräben, die die Vereinzelungsstreifen freilegen.
  • 6D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 6C nach Anbringen eines Hilfsträgers an einer Vorderseite des. Halbleitersubstrats.
  • 6E ist eine schematische vertikale Querschnittsansicht eines Halbleiterdie-Verbunds, der aus dem Halbleitersubstratbereich von 6D erhalten wird, indem das Basissubstrat entfernt wird.
  • 6F ist eine schematische vertikale Querschnittsansicht des Halbleiterdie-Verbunds von 6E nach Ausnehmen der ersten epitaktischen Schicht und Ausbilden einer rückseitigen Metallisierung.
  • 6G ist eine schematische vertikale Querschnittsansicht des Halbleiterdie-Verbunds von 6F nach Entfernen der Vereinzelungsstreifen.
  • 7A ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung, die erhalten wird, indem durch die Vereinzelungsstreifen 365 von 5G gesägt oder geschnitten wird.
  • 7B ist eine schematische vertikale Querschnittsansicht einer Halbleitervorrichtung, die erhalten wird, indem durch die Vereinzelungsstreifen 365 von 6F gesägt oder geschnitten wird.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen mittels Veranschaulichungen spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Ausführungsbeispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder ein hochdotiertes Halbleitermaterial. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand steuerbar vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” neben dem Dotierungstyp ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsgebiets ist, während ein ”n+”-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A bis 1G betreffen einen Prozess zum Herstellen einer Halbleitervorrichtung mit zumindest zwei Sätzen von Verstärkungsstrukturen in verschiedenen Schichten, wobei Längsachsen der Verstärkungsstrukturen der beiden Sätze zueinander parallel oder schräg bzw. geneigt sind. Das Halbleitersubstrat 500a umfasst ein Basissubstrat 100a, wobei entlang einer Prozessoberfläche 101a das Basissubstrat 100a eine Schicht eines Halbleitermaterials enthält. Beispielsweise ist das Basissubstrat 100a ein Halbleiterwafer aus Silizium, Germanium oder einem Silizium-Germanium-Kristall. Gemäß anderen Ausführungsformen kann das Basissubstrat 100a einen dielektrischen Bereich enthalten. Das Basissubstrat 100a ist beispielsweise ein SOI-(Silizium-auf-Isolator-)Wafer oder ein SOG-(Silizium-auf-Glas-)Wafer.
  • Die Prozessoberfläche 101a des Basissubstrats 100a definiert eine Vorderseite des Halbleitersubstrats 500a. Eine Abstützfläche 102a auf der Rückseite ist parallel zur Prozessoberfläche 101a. Richtungen parallel zur Prozessoberfläche 101a sind horizontale Richtungen, und eine Richtung senkrecht zur Prozessoberfläche 101a ist eine vertikale Richtung.
  • Eine erste Verstärkungsschicht 361a wird auf der Prozessoberfläche 101a ausgebildet. Die erste Verstärkungsschicht 361a kann durch thermische Oxidation des darunterliegenden Halbleitermaterials des Basissubstrats 100a oder durch einen Abscheidungsprozess gebildet werden. Eine Resist- bzw. Lackschicht kann auf der ersten Verstärkungsschicht 361a abgeschieden und durch Lithografie strukturiert werden, um eine Resistmaske 402 zu erhalten.
  • 1A zeigt die Resistmaske 402 mit streifenförmigen Maskenabschnitten auf der ersten Verstärkungsschicht 361a, welche auf der Prozessoberfläche 101a ausgebildet ist. Das Material der ersten Verstärkungsschicht 361a kann leitfähig, halbleitend oder isolierend sein. Das Material der ersten Verstärkungsschicht 361a kann zum Beispiel ein thermisch gewachsenes Halbleiteroxid, zum Beispiel Siliziumoxid, abgeschiedenes Halbleiteroxid, zum Beispiel abgeschiedenes Siliziumoxid, Halbleiternitrid, zum Beispiel Siliziumnitrid, Halbleiteroxinitrid, zum Beispiel Siliziumoxinitrid, Siliziumcarbid oder Kohlenstoff, zum Beispiel DLC (diamantartiger Kohlenstoff), sein. Gemäß einer weiteren Ausführungsform ist das Material der ersten Verstärkungsschicht 361a ein Metall, z. B. Wolfram W, oder enthält ein solches.
  • Unter Verwendung der ersten Resistmaske 402 als Ätzmaske entfernt ein Ätzprozess, zum Beispiel ein Plasmaätzprozess, freigelegte Bereiche der ersten Verstärkungsschicht 361a.
  • 1B zeigt erste Verstärkungsstreifen 361, die auf der Prozessoberfläche 101a des Basissubstrats 100a ausgebildet sind. Eine vertikale Ausdehnung der ersten Verstärkungsstreifen 361 kann beispielsweise in einem Bereich von 50 nm bis 50 μm, z. B. 20 μm oder 5 μm, liegen. Eine Distanz von Mitte zu Mitte zwischen benachbarten ersten Verstärkungsstreifen 361 kann in einem Bereich von 100 nm bis 100 μm liegen. Eine Breite der ersten Verstärkungsstreifen 361 kann in einem Bereich von 500 nm bis 10 μm liegen. Die ersten Verstärkungsstreifen 361 können sich über einen kompletten Prozessbereich des Basissubstrats 100a erstrecken. Gemäß einer Ausführungsform weisen die ersten Verstärkungsstreifen 361 eine Länge in einem Bereich von 100 μm bis mehreren Millimeter oder mehreren Zentimeter auf, wobei die Längsachsen von mehreren, getrennten ersten Verstärkungsstreifen 361 zusammenfallen.
  • Eine erste epitaktische Schicht 100b wird durch Epitaxie auf freigelegten Bereichen der Prozessoberfläche 101a zwischen den ersten Verstärkungsstreifen 361 gebildet. Während einer Epitaxie wachsen Halbleiteratome in Ausrichtung mit dem Kristallgitter der Halbleiterschicht des Basissubstrats 100a.
  • Die erste epitaktische Schicht 100b bedeckt die ersten Verstärkungsstreifen 361. Parameter der Epitaxie können zum Beispiel eingestellt werden, um ein ausreichendes laterales Wachstum über die ersten Verstärkungsstreifen 361 zu erzielen. Gemäß einer anderen Ausführungsform kann eine durch epitaktisches Wachstum erhaltene Epitaxieschicht einer Wärmebehandlung unterzogen werden, die die Epitaxieschicht zumindest teilweise verflüssigt, wobei die rekristallisierte epitaktische Schicht die ersten Verstärkungsstreifen 361 bedeckt, ohne Hohlräume in der vertikalen Projektion der ersten Verstärkungsstreifen 361 übrig zu lassen.
  • Nach einer Epitaxie von zumindest einem Bereich der ersten epitaktischen Schicht 100b kann das Halbleitersubstrat 500a beispielsweise einer Wärmebehandlung in einer wasserstoffhaltigen Umgebung bei Temperaturen oberhalb 900°C, z. B. zwischen 1050°C und 1150°C, für zumindest fünf Minuten oder länger unterzogen werden. Aufgrund der hohen Oberflächenmobilität von Siliziumatomen in der wasserstoffhaltigen Atmosphäre wird die epitaktische Schicht viskos, und ein sich langsam bewegender Strom viskosen Siliziums bedeckt die ersten Verstärkungsstreifen 361 lateral. Die Zusatz- bzw. Hilfsoberfläche 101b der ersten epitaktischen Schicht 100b kann zum Beispiel durch CMP (chemisch-mechanisches Polieren) poliert und planarisiert werden.
  • 1C zeigt die erste epitaktische Schicht 100b mit einer planaren Hilfsoberfläche 101b. Die erste epitaktische Schicht 100b bedeckt die ersten Verstärkungsstreifen 361. Die vertikale Ausdehnung oder Dicke der ersten epitaktischen Schicht 100b kann in einem Bereich von 1 μm bis 200 μm liegen.
  • Zweite Verstärkungsstreifen 362 werden auf der Hilfsoberfläche 101b in der gleichen oder in einer ähnlichen Art und Weise wie die ersten Verstärkungsstreifen 361 ausgebildet.
  • 1D zeigt die zweiten Verstärkungsstreifen 362 auf der Hilfsoberfläche 101b. Zweite Längsachsen 372 der zweiten Verstärkungsstreifen 362 verlaufen parallel oder geneigt zu den ersten Längsachsen 371 der ersten Verstärkungsstreifen 361. Gemäß der veranschaulichen Ausführungsform sind die zweiten Längsachsen 372 der zweiten Verstärkungsstreifen 362 orthogonal zu den erston Längsachsen 371 der ersten Verstärkungsstreifen 361. Sowohl die ersten als auch die zweiten Verstärkungsstreifen 361, 362 verlaufen parallel zu der Abstützfläche 102a und zu der Hilfsoberfläche 101b. Materialkonfiguration, Abmessungen und Abstand der zweiten Verstärkungsstreifen 362 können die gleichen wie für die ersten Verstärkungsstreifen 361 sein oder können sich von Materialkonfiguration, Abmessungen und Abstand der ersten Verstärkungsstreifen 361 unterscheiden. Die ersten und zweiten Verstärkungsstreifen 361, 362 sind entlang der vertikalen Achse des Halbleitersubstrats 500a voneinander getrennt.
  • Ein Ausbilden einer epitaktischen Schicht und Ausbilden von Verstärkungsstreifen können, z. B. einmal oder zweimal, wiederholt werden, so dass drei oder mehr Ebenen mit Verstärkungsstreifen sukzessiv gebildet werden.
  • Eine zweite epitaktische Schicht 100c wird auf freigelegten Bereichen der Hilfsoberfläche 101b der ersten epitaktischen Schicht 100b gebildet, wobei Prozessparameter des Epitaxieprozesses so eingestellt werden können, dass die zweite epitaktische Schicht 100c die zweiten Verstärkungsstreifen 362 ausreichend überwächst. Alternativ dazu kann die zweite epitaktische Schicht 100c zumindest teilweise verflüssigt und nach Abscheidung von zumindest einem Teil der zweiten epitaktischen Schicht 100c wie oben beschrieben rekristallisiert werden.
  • 1E zeigt das Halbleitersubstrat 500a, das das Basissubstrat 100a, eine erste epitaktische Schicht 100b hauptsächlich zwischen den ersten und zweiten Verstärkungsstreifen 361, 362 und die zweite epitaktische Schicht 100c mit einer planaren Hauptoberfläche 101c umfasst.
  • Eine vorderseitige Prozessierung kann z. B. Bereiche mikroelektromechanischer Strukturen aus einem Abschnitt der zweiten epitaktischen Schicht 100c an der Vorderseite bilden, die durch die Hauptoberfläche 101c der zweiten epitaktischen Schicht 100c definiert wird. Gemäß der veranschaulichen Ausführungsform umfasst die vorderseitige Prozessierung eine Ausbildung von Transistorzellen an der Vorderseite, wobei eine Ausbildung der Transistorzellen TC ein Ausbilden von Grabenstrukturen 300 einschließen kann, die von der Hauptoberfläche 101c der zweiten epitaktischen Schicht 100c ausgehen. Die Grabenstrukturen 300 können leitfähige Strukturen wie etwa Gateelektroden 155 und Feldelektroden 165 zur Feldkompensation umfassen, wobei ein dielektrisches Material, zum Beispiel Siliziumoxid, die leitfähigen Strukturen von dem Material der zweiten epitaktischen Schicht 100c trennt. Eine Ausbildung der Transistorzellen TC kann auch eine Abscheidung eines Zwischenschichtdielektrikums 210 auf der Hauptoberfläche 101c und ein Ausbilden einer dicken vorderseitigen Metallisierung einschließen, die eine erste Lastelektrode 310 auf dem Zwischenschichtdielektrikum 210 umfasst.
  • 1F zeigt das Halbleitersubstrat 500a mit an einer Vorderseite ausgebildeten Transistorzellen TC. Die Transistorzellen TC sind parallel miteinander elektrisch verbunden. Grabenstrukturen 300, die sich von der Hauptoberfläche 101c in die zweite epitaktische Schicht 100c erstrecken, umfassen Gateelektroden 155, Gatedielektrika 151, welche die Gateelektroden 155 von der zweiten epitaktischen Schicht 100c trennen, Feldelektroden 165, Felddielektrika 161, die die Feldelektroden 165 von der zweiten epitaktischen Schicht 100c trennen, und Trenndielektrika 171, die die Gateelektroden 155 und die Feldelektroden 165 voneinander trennen. In Mesastrukturabschnitten 170 der zweiten epitaktischen Schicht 100c zwischen benachbarten Grabenstrukturen 300 bilden Bodygebiete 120 der Transistorzellen TC erste pn-Übergänge pn1 mit einer Vorläufer-Driftstruktur 130a in der zweiten epitaktischen Schicht 100c und zweite pn-Übergänge pn2 mit Sourcegebieten 110, die zwischen der Hauptoberfläche 101c und den Bodygebieten 120 ausgebildet sind.
  • Ein Zwischenschichtdielektrikum 210 bedeckt die Hauptoberfläche 101c. Erste Kontaktstrukturen 315, die sich durch das Zwischenschichtdielektrikum 210 erstrecken, verbinden elektrisch die erste Lastelektrode 310 mit den Sourcegebieten 110 und den Bodygebieten 120 in den Mesastrukturabschnitten 170 der zweiten epitaktischen Schicht 100c.
  • Gemäß anderen Ausführungsformen umfassen die Grabenstrukturen 300 nur eine leitfähige Struktur, zum Beispiel Gateelektroden oder Feldelektroden. Die Grabenstrukturen 300 können nadelförmig mit beiden lateralen Abmessungen innerhalb der gleichen Größenordnung, z. B. annähernd gleich, sein oder können streifenförmig sein, wobei eine longitudinale horizontale Ausdehnung eine transversale horizontale Ausdehnung zumindest zehnfach übertrifft.
  • Das Halbleitersubstrat 500a wird von der Seite der Abstützfläche 102a aus abgedünnt. Ein Abdünnen kann einen Schleifprozess einschließen, der das Basissubstrat 100a vollständig oder zumindest teilweise entfernt, wobei die resultierende rückseitige Oberfläche des Halbleitersubstrats 500a auf der Rückseite planar und parallel zur Hauptoberfläche 101c ist. Nach einem Abdünnen können weitere Implantations-, Strukturierungs- und/oder Abscheidungsprozesse effektiv auf der rückseitigen Oberfläche auf der Rückseite des Halbleitersubstrats 500a durchgeführt werden, um eine Driftstruktur 130 fertigzustellen. Beispielsweise können Dotierstoffe implantiert werden, um eine Feldstoppschicht und/oder einen hochdotierten Kontaktbereich entlang der rückseitigen Oberfläche auszubilden. Ein Metall kann abgeschieden werden, um eine rückseitige Metallisierung zu bilden, die eine zweite Lastelektrode 320 umfasst.
  • Das Halbleitersubstrat 500a kann vereinzelt bzw. zerteilt, zum Beispiel entlang Schnittfugenlinien durchgesägt oder -geätzt werden, um aus dem Halbleitersubstrat 500a eine Vielzahl identischer Halbleitervorrichtungen 500 zu erhalten.
  • 1G zeigt eine Halbleitervorrichtung 500, die durch Zerteilen des Halbleitersubstrats 500a von 1F erhalten wird.
  • Die Halbleitervorrichtung 500 umfasst einen Halbleiterbereich 100, der von Bereichen des Basissubstrats 100a, der ersten epitaktischen Schicht 100b und der zweiten epitaktischen Schicht 100c des Halbleitersubstrats 500a von 1F gebildet wird, wobei eine erste Oberfläche 101 einer Vorderseite des Halbleiterbereichs 100 der Hauptoberfläche 101c des Halbleitersubstrats 500a von 1F entspricht und auf der Rückseite das Abdünnen eine zweite Oberfläche 102 des Halbleiterbereichs 100 erzeugt.
  • Ein dazwischenliegender Abschnitt 100z des Halbleiterbereichs 100, welcher Überreste des Basissubstrats 100a von 1F umfasst, kann die ersten Verstärkungsstreifen 361 von der zweiten Metallisierung mit der zweiten Lastelektrode 320 auf der Rückseite der Halbleitervorrichtung 500 trennen. Eine vertikale Ausdehnung des dazwischenliegenden Abschnitts 100z kann in einem Bereich von 0 bis 100 μm, zum Beispiel in einem Bereich von 500 nm bis 5 μm, liegen.
  • Die Driftstruktur 130 umfasst eine Driftzone 131, die von Bereichen der ersten und zweiten epitaktischen Schichten 100b, 100c von 1F gebildet wird, und umfasst ferner einen hochdotierten Kontaktbereich 139. Der hochdotierte Kontaktbereich 139 weist den gleichen Leitfähigkeitstyp wie die Driftzone 131 auf, falls die Halbleitervorrichtung 500 ein IGFET (Feldeffekttransistor mit isoliertem Gate) ist, oder weist die komplementären Leitfähigkeitstypen auf, falls die Halbleitervorrichtung 500 ein rückwärts sperrender IGBT (Bipolartransistor mit isoliertem Gate) ist. Für rückwärts leitende IGBTs kann der Kontaktbereich 139 Zonen beider Leitfähigkeitstypen enthalten. Ein Trennabschnitt 130z der Driftstruktur 130 kann die zweiten Verstärkungsstreifen 362 von den ersten Verstärkungsstreifen 361 trennen.
  • 2A bis 2B beziehen sich auf eine Halbleitervorrichtung 500, welche aus dem mit Verweis auf 1A bis 1F beschriebenen Prozess erhalten werden kann.
  • Die Halbleitervorrichtung 500 kann eine Vielzahl identischer Transistorzellen TC umfassen und kann ein IGFET, zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter-FET) in der gewöhnlichen Bedeutung, einschließlich FETs mit Metallgates sowie FETs mit Halbleitergates, sein oder einen solchen enthalten. Gemäß einer anderen Ausführungsform kann die Halbleitervorrichtung 500 ein IBGT oder eine MCD (MOS-gesteuerte Diode) sein.
  • Ein Halbleiterbereich 100 besteht aus einkristallinem Halbleitermaterial wie etwa Silizium (Si), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe) oder einem AIIIBV-Halbleiter.
  • Der Halbleiterbereich 100 weist eine erste Oberfläche 101 und eine zweite Oberfläche 102 parallel zur ersten Oberfläche 101 auf. Die Distanz zwischen den ersten und zweiten Oberflächen 101, 102 hängt mit einem Spannungssperrvermögen zusammen, für das die Halbleitervorrichtung 500 ausgelegt ist, kann zumindest 15 μm betragen und kann bis zu mehrere 100 μm reichen. Eine laterale Außenfläche 103, die gegen die ersten und zweiten Oberflächen 101, 102 geneigt ist, verbindet die ersten und zweiten Oberflächen 101, 102.
  • Der Halbleiterbereich 100 umfasst eine Driftstruktur 130, die eine Driftzone 131 eines ersten Leitfähigkeitstyps umfasst, sowie einen Kontaktbereich 139 zwischen der Driftzone 131 und der zweiten Oberfläche 102. In der Driftzone 131 kann mit zunehmender Distanz zur ersten Oberfläche 101 zumindest in Bereichen ihrer vertikalen Ausdehnung eine Dotierstoffkonzentration allmählich oder in Stufen zunehmen oder abnehmen. Gemäß anderen Ausführungsformen kann die Dotierstoffkonzentration in der Driftzone 131 annähernd einheitlich sein. Für einen auf Silizium basierenden Halbleiterbereich 100 kann die mittlere Dotierstoffkonzentration in der Driftzone 131 zwischen 1E15 cm–3 und 1E17 cm–3, zum Beispiel in einem Bereich von 5E15 cm–3 bis 5E16 cm–3, liegen.
  • Eine Dotierstoffkonzentration im Kontaktbereich 139 entlang der zweiten Oberfläche 102 ist ausreichend hoch, um einen ohmschen Kontakt mit einem Metall zu bilden, das direkt an die zweite Oberfläche 102 grenzt. Falls der Halbleiterbereich 100 auf Silizium basiert, kann in einem n-leitfähigen Kontaktbereich 139 die Dotierstoffkonzentration entlang der zweiten Oberfläche 102 zumindest 1E18 cm–3, zum Beispiel mindestens 5E19 cm–3, betragen. In einem p-leitfähigen Kontaktbereich 139 kann die Dotierstoffkonzentration zumindest 1E16 cm–3, zum Beispiel mindestens 5E17 cm–3, betragen. Für IGFETs weist der Kontaktbereich 139 die gleiche Leitfähigkeit wie die Driftzone 131 auf. Für IGBTs kann der Kontaktbereich 139 den komplentären zweiten Leitfähigkeitstyp aufweisen oder kann Zonen beider Leitfähigkeitstypen enthalten.
  • Die Driftstruktur 130 kann weitere dotierte Gebiete, z. B. eine Feldstoppschicht oder eine Pufferzone zwischen der Driftzone 131 und dem Kontaktbereich 139, Sperr- bzw. Barrierenzonen sowie gegendotierte Gebiete umfassen.
  • Eine Vielzahl von Grabenstrukturen 300 erstreckt sich von der ersten Oberfläche 101 in den Halbleiterbereich 100. Die Grabenstrukturen 300 können ein reguläres Streifenmuster bilden, das regelmäßig angeordnete streifenförmige Grabenstrukturen 300 umfasst.
  • Gemäß einer anderen Ausführungsform können die Grabenstrukturen 300 miteinander verbunden sein und eine Gitterstruktur bilden. Gemäß einer weiteren Ausführungsform sind die Grabenstrukturen 300 nadelförmig, wobei beide horizontalen lateralen Abmessungen innerhalb der gleichen Größenordnung liegen oder annähernd gleich sind. Die Grabenstrukturen 300 können mit dielektrischen Materialien vollständig gefüllt sein oder können eine, zwei oder mehr leitfähige Strukturen enthalten, die voneinander getrennt sind. Die Grabenstrukturen 300 können zum Beispiel zumindest eine einer Gateelektrode und einer Feldelektrode enthalten.
  • Erste Verstärkungsstreifen 361 sind in einer ersten Distanz d1 zur ersten Oberfläche 101 ausgebildet, und zweite Verstärkungsstreifen 362 sind in einer zweiten Distanz d2 zur ersten Oberfläche 101 ausgebildet, wobei d2 kleiner als d1 ist. Erste Längsachsen 371 der ersten Verstärkungsstreifen 361 sind parallel zur ersten Oberfläche 101 und geneigt, z. B. orthogonal, zu zweiten Längsachsen 372 der zweiten Verstärkungsstreifen 362.
  • Die ersten Verstärkungsstreifen 361 können direkt an die zweite Oberfläche 102 grenzen oder können in einer Distanz zur zweiten Oberfläche 102 ausgebildet sein. Beispielsweise können die ersten Verstärkungsstreifen 361 zwischen dem Kontaktbereich 139 und der Driftzone 131 ausgebildet sein. Gemäß anderen Ausführungsformen können die ersten Verstärkungsstreifen 361 in einer Distanz zum Kontaktbereich 139 ausgebildet sein.
  • Ein Trennabschnitt 130z der Driftstruktur 130 trennt die zweiten Verstärkungsstreifen 362 von den ersten Verstärkungsstreifen 361. Eine vertikale Ausdehnung d3 des Trennabschnitts 130z kann in einem Bereich von 0 bis 50 μm liegen. Ein weiterer Bereich der Driftstruktur 130 trennt die zweiten Verstärkungsstreifen 362 von den Grabenstrukturen 300.
  • Die ersten und zweiten Verstärkungsstreifen 361, 362 können aus verschiedenen Materialien bestehen oder können aus dem (den) gleichen Material(ien) sein. Beispielsweise können die ersten und zweiten Verstärkungsstreifen 361, 362 aus einem Halbleiteroxid, zum Beispiel Siliziumoxid, Halbleiternitrid, zum Beispiel Siliziumnitrid, Halbleiteroxinitrid, zum Beispiel Siliziumoxinitrid, Siliziumcarbid, Kohlenstoff, z. B. DLC, oder einer Kombination davon bestehen. Gemäß einer weiteren Ausführungsform ist das Material der ersten Verstärkungsstreifen 361 oder der zweiten Verstärkungsstreifen 362 oder von beiden ein stabiles, bezüglich Silizium inertes Metall, z. B. Wolfram W, oder enthält ein solches.
  • Eine vertikale Ausdehnung der ersten und zweiten Verstärkungsstreifen 361, 362 kann zwischen 50 nm und 5 μm liegen, wobei die ersten und zweiten Verstärkungsstreifen 361, 362 die gleiche vertikale Ausdehnung aufweisen können oder verschiedene vertikale Ausdehnungen aufweisen können.
  • Eine transversale horizontale Ausdehnung der ersten und zweiten Verstärkungsstreifen 361, 362 kann in einem Bereich von 500 nm bis 20 μm, z. B. von 1 μm bis 10 μm, liegen, wobei die ersten und zweiten Verstärkungsstreifen 361, 362 die gleiche horizontale transversale Abmessung oder verschiedene horizontale transversale Abmessungen aufweisen können.
  • Eine Distanz von Mitte zu Mitte zwischen benachbarten ersten Verstärkungsstreifen 361 und zwischen benachbarten zweiten Verstärkungsstreifen 362 kann in einem Bereich von 50 nm bis 500 μm liegen, wobei die ersten Verstärkungsstreifen 361 und die zweiten Verstärkungsstreifen 362 die gleichen oder verschiedene Distanzen von Mitte zu Mitte aufweisen können. Ein Abstand der ersten Verstärkungsstreifen 361 sowie ein Abstand der zweiten Verstärkungsstreifen 362 können über die Halbleitervorrichtung 500 einheitlich sein. Gemäß einer anderen Ausführungsform können die Distanzen zwischen benachbarten ersten Verstärkungsstreifen 361 und/oder zwischen benachbarten zweiten Verstärkungsstreifen 362 mit zunehmender Distanz zur lateralen äußeren Oberfläche 103 zunehmen.
  • Eine longitudinale horizontale Abmessung der ersten und zweiten Verstärkungsstreifen 361, 362 kann mindestens ein Zehnfaches der horizontalen transversalen Abmessung betragen. Die ersten und zweiten Verstärkungsstreifen 361, 362 können sich von einer Seite des Halbleiterbereichs 100 zur gegenüberliegenden Seite erstrecken oder können entlang der Längsachse segmentiert sein.
  • Die ersten und zweiten Verstärkungsstreifen 361, 362 können regelmäßige Muster bzw. Strukturen über den kompletten horizontalen Querschnitt der Halbleitervorrichtung 500 bilden oder können Gebiete der Halbleitervorrichtung 500, zum Beispiel ein zentrales Gebiet in der vertikalen Projektion der Grabenstrukturen 300, aussparen.
  • Eine Distanz zwischen den ersten Verstärkungsstreifen 361 und/oder zwischen den zweiten Verstärkungsstreifen 362 kann im zentralen Bereich der Halbleitervorrichtung 500 größer als in einem Umfangsbereich nahe der lateralen Außenfläche 103 sein.
  • 2C und 2D beziehen sich auf mikroelektromechanische Vorrichtungen 502, die aus einem Halbleitersubstrat 500a und dem mit Verweis auf 1A bis 1F beschriebenen Prozess erhalten werden können.
  • In 2C kann die mikroelektromechanische Vorrichtung 502 beispielsweise ein mikroelektromechanisches System, z. B. ein Beschleunigungsmesser, ein Gyroskop, ein Mikrofon, ein Mikrofluidiksystem, ein Drucksensor, ein chemischer Sensor oder Biosensor oder ein Teil davon, sein. In der veranschaulichten Ausführungsform umfasst die mikroelektromechanische Vorrichtung 502 eine mikroelektromechanische Struktur MS mit mikromechanischen Komponenten eines Beschleunigungsmessers 390. Verformbare Balken 392 aus der zweiten epitaktischen Schicht 100c der 1A bis 1F oder aus einer Schicht, die auf der zweiten epitaktischen Schicht 100c ausgebildet wurde, verbinden eine Masse 391, welche in einer Kammer 393 ausgebildet ist, mit einem Rahmenbereich des Halbleiterbereichs 100. Elektrische Sensoren, z. B. kapazitive Sensoren, können die Position der Masse 391 bezüglich einer Mitte der Kammer 393 bestimmen.
  • 2D bezieht sich auf eine mikroelektromechanische Vorrichtung 502, die zusätzlich zu einer mikroelektromechanischen Struktur MS mit mikromechanischen Komponenten, z. B. einem Beschleunigungsmesser 390, elektronische Schaltungen 380 enthält, wobei halbleitende Bereiche der elektronischen Schaltungen 380 im Halbleiterbereich 100 ausgebildet sind. Die elektronischen Schaltungen 380 können Signale, die von den elektrischen Sensoren der mikroelektromechanischen Struktur MS erhalten werden, verarbeiten und abgeben. In der veranschaulichten Ausführungsform sind die ersten und zweiten Längsachsen der ersten und zweiten Verstärkungsstreifen 361, 362 zueinander parallel.
  • 3A und 3B beziehen sich auf eine Halbleitervorrichtung 500 mit Transistorzellen TC, die an der Vorderseite ausgebildet sind, wobei die Grabenstrukturen 300 Gateelektroden 155, Gatedielektrika 151, die die Gateelektroden 155 vom Halbleitermaterial des Halbleiterbereichs 100 trennen, Feldelektroden 165, Felddielektrika 161, die die Feldelektroden 165 vom Halbleiterbereich 100 trennen, und Trenndielektrika 171 umfassen, die die Gateelektroden 155 von den Feldelektroden 165 trennen.
  • Mesastrukturabschnitte 170 des Halbleiterbereichs 100 zwischen benachbarten Grabenstrukturen 300 können Bodygebiete 120 der Transistorzellen TC enthalten, wobei jedes Bodygebiet 120 einen ersten pn-Übergang pn1 mit der Driftstruktur 130, z. B. der Driftzone 131, und zweite pn-Übergänge pn2 mit Sourcegebieten 110 in den Mesastrukturabschnitten 170 bildet. Der Halbleiterbereich 100 umfasst ferner erste Verstärkungsstreifen 361 und zweite Verstärkungsstreifen 362, wie mit Verweis auf 2A und 2B beschrieben wurde.
  • Ein Zwischenschichtdielektrikum 210 ist auf der ersten Oberfläche 101 ausgebildet. Das Zwischenschichtdielektrikum 210 kann eine oder mehrere dielektrische Schichten aus thermischem Siliziumoxid, abgeschiedenem Siliziumoxid, einem Silikatglas wie BSG (Borsilikatglas), PSG (Phosphorsilikatglas), BPSG (Bor-Phosphorsilikatglas), FSG (Fluorsilikatglas) und einem Spin-on-Glas umfassen. Eine vorderseitige Metallisierung umfasst eine erste Lastelektrode 310. Erste Kontaktstrukturen 315, die sich durch das Zwischenschichtdielektrikum 210 erstrecken, verbinden die erste Lastelektrode 310 elektrisch mit den Source- und Bodygebieten 110, 120 in den Mesastrukturabschnitten 170. Zweite Kontaktstrukturen 316 können die erste Lastelektrode 310 mit den Feldelektroden 165 elektrisch verbinden. Die vorderseitige Metallisierung kann ferner einen Gateleiter 330 umfassen, wobei Gatekontakte 335, die sich durch das Zwischenschichtdielektrikum 210 erstrecken, den Gateleiter 330 mit den Gateelektroden 155 elektrisch verbinden.
  • Eine rückseitige Metallisierung auf der zweiten Oberfläche 102 grenzt direkt an den Kontaktbereich 139 und umfasst eine zweite Lastelektrode 320. Im Ein-Zustand der Halbleitervorrichtung 500 fließt ein Laststrom in einer vertikalen Richtung durch den Halbleiterbereich 100 zwischen den ersten und zweiten Lastelektroden 310, 320.
  • Die ersten Verstärkungsstreifen 361 können voneinander gleichmäßig beabstandet sein, und die zweiten Verstärkungsstreifen 362 können voneinander gleichmäßig beabstandet sein.
  • In der Halbleitervorrichtung 500 der 4A und 4B sind sowohl die ersten als auch die zweiten Verstärkungsstreifen 361, 362 nur in einem Umfangsbereich 690 entlang der lateralen Außenfläche 103 ausgebildet. Ein zentraler Bereich 610, der vom Umfangsbereich 690 umgeben ist, ist frei von sowohl ersten als auch zweiten Verstärkungsstreifen 361, 362. Gemäß anderen Ausführungsformen kann der zentrale Bereich 610 nur von einem der ersten und zweiten Verstärkungsstreifen 361, 362 frei sein. Der zentrale Bereich 610 kann mit einem Transistorzellengebiet übereinstimmen, in welchem die Transistorzellen TC so ausgebildet sind, dass die Verstärkungsstreifen 361, 362 den Einschaltwiderstand der Halbleitervorrichtung 500 nicht nachteilig beeinflussen. Gemäß anderen Ausführungsformen stimmt der zentrale Bereich 610 mit nur einem zentralen Abschnitt des Transistorzellengebiets überein.
  • 5A bis 5H betreffen einen Prozess zum Herstellen von Halbleitervorrichtungen, indem vergrabene Vereinzelungsstreifen genutzt werden, um Halbleiterdies zu trennen, die im gleichen Halbleitersubstrat 500a ausgebildet sind.
  • Auf einer Prozessoberfläche 101a eines halbleitenden Bereichs eines Basissubstrats 100a werden Zerteilungs- bzw. Vereinzelungsstreifen 365 durch Fotolithografie wie oben mit Verweis auf 1A bis 1G für die ersten und zweiten Verstärkungsstreifen 361, 362 beschrieben gebildet.
  • Der Prozess zum Ausbilden der Vereinzelungsstreifen 365 aus einer durchgehenden Vereinzelungsschicht kann hoch anisotrop sein, so dass die zur Prozessoberfläche 101a geneigten Seitenwände annähernd vertikal sind.
  • Die in 5A gezeigten Vereinzelungsstreifen 365 können miteinander verbunden sein, um ein vollständiges reguläres Gitter auf der Prozessoberfläche 101a zu bilden. Das Gitter kann durchgehend sein. Gemäß anderen Ausführungsformen kann das Gitter eine Vielzahl eng beabstandeter Zeilenbereiche aufweisen. Eine horizontale Breite der Vereinzelungsstreifen 365 kann in einem Bereich von 0,5 μm bis 20 μm, zum Beispiel in einem Bereich von 1 μm bis 10 μm, liegen. Eine vertikale Ausdehnung kann in einem Bereich von 50 nm bis 1 μm liegen. Die Distanz zwischen benachbarten Vereinzelungsstreifen 365 entspricht einer Kantenlänge der fertiggestellten Halbleitervorrichtung. Das Material der Vereinzelungsstreifen 365 kann Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumcarbid, Kohlenstoff, ein bezüglich Silizium inertes stabiles Metall, z. B. Wolfram, oder eine Kombination davon sein.
  • Eine epitaktische Schicht 100b wird durch Epitaxie auf freigelegten Oberflächenbereichen der Prozessoberfläche 100a aufgewachsen. Die Prozessparameter des Epitaxieprozesses können ausgewählt werden, so dass die erste epitaktische Schicht 100b die Vereinzelungsstreifen 365 vollständig überwächst. Gemäß einer anderen Ausführungsform kann ein Ausheilen in einer wasserstoffhaltigen Umgebung eine gewachsene epitaktische Schicht teilweise verflüssigen, so dass nach einer Rekristallisierung die erste epitaktische Schicht 100b jeglichen, möglicherweise in der vertikalen Projektion der Vereinzelungsstreifen 365 ausgebildeten Hohlraum füllt. Gemäß einer weiteren Ausführungsform kann die Epitaxie geschlossene Hohlräume in der vertikalen Projektion der Vereinzelungsstreifen 365 übrig lassen.
  • Die in 5B gezeigte epitaktische Schicht 100b kann eine annähernd einheitliche Dotierstoffkonzentration aufweisen, die von einer Dotierstoffkonzentration im halbleitenden Bereich des Basissubstrats 100a verschieden ist. Gemäß anderen Ausführungsformen kann ein vertikales Dotierstoffprofil in der ersten epitaktischen Schicht 100b als eine Funktion einer Distanz zur Prozessoberfläche 101a variieren.
  • Halbleiterdies 501 mit Transistorzellen TC können in Bereichen der epitaktischen Schicht 100b gebildet werden, die von den Vereinzelungsstreifen 365 eingerahmt sind. Die Halbleiterdies 501 können Dies von Leistungshalbleitervorrichtungen mit einem vertikalen Laststromfluss zwischen einer Vorderseite und einer Rückseite der Halbleitervorrichtung sein. Eine vorderseitige Metallisierung, die erste Lastelektroden 310 an der freigelegten Vorderseite der Halbleiterdies 501 umfasst, wird gebildet, wobei Metallisierungen benachbarter Halbleiterdies 501 durch einen Strukturierungsprozess voneinander getrennt werden. Durch Verwenden der strukturierten Metallisierung an der Vorderseite oder durch einen weiteren Strukturierungsprozess können Vereinzelungsgräben 370 in Bereiche der ersten epitaktischen Schicht 100b in der vertikalen Projektion der Vereinzelungsstreifen 365 geätzt werden.
  • 5C zeigt das Halbleitersubstrat 500a mit dem Basissubstrat 100a und Halbleiterdies 501 mit Halbleiterbereichen 100, die aus der epitaktischen Schicht 100b von 5B gebildet wurden. Die Halbleiterdies 501 können Bereiche mikroelektromechanischer Strukturen und/oder Transistorzellen TC mit Bodygebieten 120 umfassen, die erste pn-Übergänge pn1 mit einer Driftstruktur 130, welche außerhalb der Bodygebiete 120 in der epitaktischen Schicht 100b ausgebildet ist, und zweite pn-Übergänge mit Sourcegebieten bilden, die zwischen den Bodygebieten 120 und einer ersten Oberfläche 101 an der Vorderseite des Halbleiterbereichs 100 ausgebildet sind. Grabenstrukturen 300 erstrecken sich von der ersten Oberfläche 101 in die Halbleiterbereiche 100. Erste Kontaktstrukturen 315 können die ersten Lastelektroden 310 mit den Sourcegebieten und den Bodygebieten 120 der Transistorzellen TC elektrisch verbinden.
  • Die Vereinzelungsgräben 370 erstrecken sich zwischen den Metallisierungen benachbarter Halbleiterdies 501 durch das Zwischenschichtdielektrikum 210 in die erste epitaktische Schicht 100b von 5B und legen Bereiche der Vereinzelungsstreifen 365 frei. Die Vereinzelungsgräben 370 können zumindest teilweise mit einer Schutzauskleidung z. B. einer Siliziumoxidauskleidung, ausgekleidet sein und/oder können mit einen Opfermaterial 375, z. B. Siliziumoxid, oder einem Harz wie etwa einem Klebeharz gefüllt sein, um die Halbleiterdies 501 nach Entfernung der Vereinzelungsstreifen 365 an ihrer Position zu halten.
  • An der vorderseitigen Metallisierung, die die ersten Lastelektroden 310 umfasst, wird ein Hilfsträger 400 angebracht.
  • Der Hilfsträger 400 in 5D kann beispielsweise eine Siliziumscheibe oder eine Glasscheibe sein. Der Hilfsträger 400 stabilisiert das Halbleitersubstrat 500a in den folgenden Prozessen, welche das Basissubstrat 100a zum Beispiel durch Schleifen oder durch einen Prozess vollständig entfernen können, der Ätzprozesse mit Schleif- und/oder Polierprozessen kombiniert. Ein CMP (chemisch-mechanisches Polieren) kann zumindest einen letzten Teil des Basissubstrats 100a entfernen, wobei der Prozess eine Freilegung der Vereinzelungsstreifen 365 feststellen und eine Feststellung der Vereinzelungsstreifen 365 als Polierstoppsignal nutzen kann.
  • 5E zeigt einen Halbleiterdie-Verbund 500b, der den Hilfsträger 400 und eine Vielzahl identischer Halbleiterdies 501 umfasst, die am Hilfsträger 400 angebracht und durch das Opfermaterial 375 in den Vereinzelungsgräben und die Vereinzelungsstreifen 365 voneinander getrennt sind. Eine Entfernung des Basissubstrats 100a von 5D legt zweite Prozessoberflächen 102c auf der Rückseite der Halbleiterdies 501 frei.
  • Eine rückseitige Metallisierung, die zweite Lastelektroden 320 umfasst, wird auf der Rückseite der Halbleiterdies 501 gegenüber der vorderseitigen Metallisierung, die die erste Lastelektrode 310 umfasst, gebildet.
  • Beispielsweise werden die Halbleiterbereiche 100 der Halbleiterdies 501 von der Rückseite aus selektiv ausgenommen, wobei die vertikalen Ausdehnungen der Ausnehnung geringer als die vertikale Ausdehnung der Vereinzelungsstreifen 365 ist. Dotierstoffe können durch die ausgenommenen zweiten Oberflächen 102 der Halbleiterdies 501 implantiert werden. Der hochdotierte Kontaktbereich 139 mit einer Dotierstoffkonzentration, die ausreichend hoch ist, um einen ohmschen Kontakt mit einem Metall sicherzustellen, kann beispielsweise durch die zweiten Oberflächen 102 implantiert werden. Außerdem können Dotierstoffe für eine geringer dotierte Feldstoppschicht durch die zweiten Oberflächen 102 implantiert werden.
  • 5F zeigt die ausgenommenen Halbleiterbereiche 100 und hochdotierten Kontaktbereiche 139, die entlang der Oberfläche 102 der Halbleiterdies 500 ausgebildet sind. Die Vereinzelungsstreifen 365 ragen aus der zweiten Oberfläche 102 so vor, dass Seitenwände der Vereinzelungsstreifen 365 teilweise freigelegt sind.
  • Eine metallhaltige Schicht oder ein Schichtstapel, der eine oder mehrere metallhaltige Schichten enthält, z. B. Metalllegierungen, wird abgeschieden. Bereiche der abgeschiedenen metallhaltigen Schicht oder des Schichtstapels, die auf einer freigelegten Oberfläche der Vereinzelungsstreifen 365 ausgebildet sind, können zum Beispiel durch einen Polierschritt entfernt werden.
  • 5G zeigt rückseitige Metallisierungen, die zweite Lastelektroden 320 in den Maschen des durch die Vereinzelungsstreifen 365 gebildeten Gitters umfassen.
  • Die Halbleiterdies 501 sind voneinander getrennt. Eine selektive Ätzung, z. B. eine Oxidätzung, falls die Vereinzelungsstreifen 365 aus Siliziumoxid bestehen, kann beispielsweise die Vereinzelungsstreifen 365 und gegebenenfalls das Opfermaterial 375 in den Vereinzelungsgräben 370 entfernen.
  • 5H zeigt den Halbleiterdie-Verbund 500b mit getrennten Halbleitervorrichtungen 500, die aus den Halbleiterdies 501 von 5G erhalten werden und am Hilfsträger 400 angebracht sind. Vom Hilfsträger 400 können die Halbleitervorrichtungen 500 aufgenommen und zur weiteren Prozessierung weitergeleitet werden, die zum Beispiel ein Drahtbonden und ein Chip-Packaging bzw. eine Chipverpackung einschließen kann.
  • Gemäß einer anderen Ausführungsform werden die Vereinzelungsstreifen 365 durchgesägt, so dass ein durchgehender Oxidring die Halbleitervorrichtungen 500 entlang der zweiten Oberfläche 102 umgibt.
  • 6A bis 6G betreffen einen Prozess unter Verwendung von sich verjüngenden Vereinzelungsstreifen 365. Ein Prozess zum Ausbilden der Vereinzelungsstreifen 365 aus einer gewachsenen oder abgeschiedenen Vereinzelungsschicht beinhaltet eine hoch anisotrope Komponente.
  • Wie in 6A veranschaulicht ist, sind Seitenwände von Vereinzelungsstreifen 365, die sich aus einem Ätzen mit einer isotropen Komponente ergeben, zur Prozessoberfläche 101a des Basissubstrats 100a geneigt. Die Vereinzelungsstreifen 365 verjüngen sich mit zunehmender Distanz zur Prozessoberfläche 101a. Ein Neigungswinkel α bezüglich der Prozessoberfläche 101a kann in einem Bereich von 30° bis 70°, z. B. von etwa 45° bis etwa 60°, liegen.
  • Eine epitaktische Schicht 100b überwächst die Vereinzelungsstreifen 365 wie in 6B gezeigt.
  • Bereiche mikroelektromechanischer Strukturen können in Halbleiterdies 501 ausgebildet werden, die aus Bereichen der gewachsenen epitaktischen Schicht 100b gebildet wurden. Gemäß der veranschaulichten Ausführungsform werden Transistorzellen TC und eine vorderseitige Metallisierung, die erste Lastelektroden 310 an einer Vorderseite von Halbleiterdies 501 enthält, auf der gewachsenen epitaktischen Schicht 100b ausgebildet. Durch Verwenden der strukturierten vorderseitigen Metallisierung allein, durch Verwenden der strukturierten Metallisierung in Kombination mit einem weiteren Strukturierungsprozess oder durch einen unabhängigen zusätzlichen Strukturierungsprozess werden Vereinzelungsgräben 370 gebildet, die Halbleiterbereiche 100 von Halbleiterdies 501, die aus der epitaktischen Schicht 100b von 6B geschaffen wurden, trennen.
  • 6C zeigt die Vereinzelungsgräben 370, die die sich verjungenden Vereinzelungsstreifen 365 freilegen. Die Vereinzelungsgräben 370 können ungefüllt bleiben oder können mit Opfermaterial gefüllt und/oder zumindest teilweise mit einer Schutzauskleidung ausgekleidet werden.
  • Ein Hilfsträger 400 wird an der Vorderseite der Halbleiterdies 501 wie in 6D gezeigt angebracht, und das Basissubstrat 100a wird z. B. durch Schleifen entfernt.
  • 6E zeigt einen Halbleiterdie-Verbund 600b mit den freigelegten, sich verjüngenden Vereinzelungsstreifen 365.
  • Ein Ätzprozess mit einer isotropen Komponente nimmt die Halbleiterbereiche 100 zwischen den Vereinzelungsstreifen 365 selektiv aus und unterschneidet teilweise die sich verjüngenden Vereinzelungsstreifen 365. Eine oder mehrere metallhaltige Schichten werden auf die Rückseite abgeschieden. Eine Dicke der abgeschiedenen metallhaltigen Schicht(en) ist geringer als eine vertikale Ausdehnung der Ausnehmung der Halbleiterbereiche 100.
  • Wie in 6F gezeigt ist, bildet der Abscheidungsprozess eine rückseitige Metallisierung, die zweite Lastelektroden 320 auf der zweiten Oberfläche 102 der Halbleiterdies 501 enthält. überschüssige Bereiche 321 der abgeschiedenen metallhaltigen Schichten bedecken die freigelegte Oberfläche der Vereinzelungsstreifen 365. Die sich verjüngenden Vereinzelungsstreifen 365 schatten Randabschnitte der Halbleiterbereiche 100 gegen den Abscheidungsprozess ab, so dass Randbereiche der zweiten Oberfläche 102 entlang der lateralen Außenfläche freigelegt bleiben.
  • Ein weiterer isotoper Prozess, der auf den freigelegten Halbleiterbereichen 100 wirksam ist, kann die Vereinzelungsstreifen 365 abheben.
  • 6G zeigt den Halbleiterdie-Verbund 500b mit getrennten Halbleitervorrichtungen 500 nach einer Entfernung der Vereinzelungsstreifen 365.
  • Gemäß einer anderen Ausführungsform werden die Vereinzelungsstreifen 365 so durchgesägt, dass ein durchgehender Oxidring die Halbleitervorrichtungen 500 entlang der zweiten Oberfläche 102 umgibt.
  • Die Halbleitervorrichtung 500 von 7A umfasst einen Oxidring 230, der von Überresten der Vereinzelungsstreifen 365 von 5G gebildet wird, wobei die Halbleiterdies 501 von 5G durch einen Sage- oder Laserschneidprozess getrennt werden, der durch die Vereinzelungsstreifen 365 schneidet. Eine Schutzauskleidung 235, die die Vereinzelungsgräben 370 von 5G auskleidet, kann die freigelegte laterale Außenfläche 103 des Halbleiterbereichs 100 bedecken.
  • Die Halbleitervorrichtung 500 von 7B kann durch einen ähnlichen Prozess unter Verwendung von sich verjüngenden Vereinzelungsstreifen erhalten werden. Die laterale Außenfläche 103 kann durch ein natives Halbleiteroxid oder durch eine Schutzauskleidung, die zum Auskleiden der Vereinzelungsgräben 370 von 6F abgeschieden wurde, bedeckt sein.
  • In allen Ausführungsformen können die Vereinzelungsstreifen 365, die ersten Verstärkungsstreifen 361 und/oder die zweiten Verstärkungsstreifen 362 genutzt werden, um aktive Gebiete in der gleichen Halbleitervorrichtung 500, zum Beispiel Niederspannungsgebiete von Hochspannungsgebieten oder Sensorgebiete von Gebieten, die den Laststrom tragen, voneinander zu trennen.

Claims (24)

  1. Halbleitervorrichtung, umfassend: Transistorzellen (TC), die Bodygebiete (120) aufweisen, die erste pn-Übergänge (pn1) mit einer Driftstruktur (130) in einem Halbleiterbereich (100) aus einem einkristallinen Halbleitermaterial bilden; erste Verstärkungsstreifen (361) im Halbleiterbereich (100), wobei die ersten Verstärkungsstreifen (361) ein von dem einkristallinen Halbleitermaterial verschiedenes Material aufweisen und erste Längsachsen (371) der ersten Verstärkungsstreifen (361) parallel zu einer ersten Oberfläche (101) des Halbleiterbereichs (100) sind; und zweite Verstärkungsstreifen (362) zwischen den ersten Verstärkungsstreifen (361) und der ersten Oberfläche (101), wobei die zweiten Verstärkungsstreifen (361) ein von dem einkristallinen Halbleitermaterial verschiedenes Material aufweisen und zweite Längsachsen (372) der zweiten Verstärkungsstreifen (362) zur ersten Oberfläche (101) parallel sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die zweiten Längsachsen (372) zu den ersten Längsachsen (371) geneigt sind.
  3. Halbleitervorrichtung nach einem der Ansprüche 1 und 2, wobei die Bodygebiete (120) der Transistorzellen (TC) zweite pn-Übergänge (pn2) mit Sourcegebieten (110) bilden, die zwischen der ersten Oberfläche (101) und den Bodygebieten (120) ausgebildet sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die zweiten Längsachsen (372) zu den ersten Längsachsen (371) orthogonal sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein Trennabschnitt (130z) der Driftstruktur (130) die ersten und die zweiten Verstärkungsstreifen (361, 362) trennt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei ein dazwischenliegender Abschnitt (100z) des Halbleiterbereichs (100) die ersten Verstärkungsstreifen (361) von einer zweiten Oberfläche (102) des Halbleiterbereichs (100), die der ersten Oberfläche (101) gegenüberliegt, trennt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die ersten und die zweiten Verstärkungsstreifen (361, 362) zumindest eines von Siliziumoxid, Siliziumnitrid, Siliziumcarbid, diamantartigem Kohlenstoff, Metall und einem gegen Silizium inerten Metall umfassen.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Breite der ersten und der zweiten Verstärkungsstreifen (361, 362) in einem Bereich von 50 μm bis 500 μm liegt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die ersten und die zweiten Verstärkungsstreifen (361, 362) sich durch einen zentralen Bereich (610) des Halbleiterbereichs (100) erstrecken.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die ersten und die zweiten Verstärkungsstreifen (361, 362) einen zentralen Bereich (610) des Halbleiterbereichs (100) aussparen.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei zumindest die ersten oder die zweiten Verstärkungsstreifen (361, 362) eine einheitliche Distanz von Mitte zu Mitte aufweisen.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden erster Verstärkungsstreifen (361) auf einer Prozessoberfläche (101a) eines Basissubstrats (100a); Aufwachsen einer ersten epitaktischen Schicht (100b) selektiv auf freiliegenden Bereichen der ersten Prozessoberfläche (101a), wobei die erste epitaktische Schicht (100b) die ersten Verstärkungsstreifen (361) bedeckt; Ausbilden zweiter Verstärkungsstreifen (362) auf der ersten epitaktischen Schicht (100b); Aufwachsen einer zweiten epitaktischen Schicht (100c) selektiv auf freiliegenden Bereichen der ersten epitaktischen Schicht (100b), wobei die zweite epitaktische Schicht (100c) die zweiten Verstärkungsstreifen (362) bedeckt; und Ausbilden halbleitender Bereiche von Transistorzellen (TC) in oder von Bereichen mikroelektromechanischer Strukturen (MS) aus der zweiten epitaktischen Schicht (100c).
  13. Verfahren nach Anspruch 12, ferner umfassend: Entfernen zumindest eines Teils des Basissubstrats (100a) von einer Seite, die der ersten epitaktischen Schicht (100b) gegenüberliegt.
  14. Verfahren nach einem der Ansprüche 12 oder 13, wobei die ersten und die zweiten Verstärkungsstreifen (361, 362) zumindest eines von Siliziumoxid, Siliziumnitrid, diamantartigem Kohlenstoff, Siliziumcarbid und einem gegen Silizium inerten Metall umfassen.
  15. Verfahren nach einem der Ansprüche 12 bis 14, wobei die zweiten Längsachsen (372) der zweiten Verstärkungsstreifen (362) zu den ersten Längsachsen (371) der ersten Verstärkungsstreifen (361) geneigt sind.
  16. Verfahren nach einem der Ansprüche 12 bis 14, wobei ein Ausbilden halbleitender Bereiche der Transistorzellen (TC) ein Ausbilden von Bodygebieten (120) umfasst, die erste pn-Übergänge (pn1) mit einer Driftstruktur (130) in der zweiten epitaktischen Schicht (100c) und zweite pn-Übergänge (pn2) mit Sourcegebieten (110) bilden, die in der zweiten epitaktischen Schicht (100c) zwischen einer Hauptoberfläche (101c) und den Bodygebieten (120) ausgebildet sind.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden von Vereinzelungsstreifen (365) auf einer Prozessoberfläche (101a) eines Basissubstrats (100a); Ausbilden einer epitaktischen Schicht (100b) auf der Prozessoberfläche (101a), wobei die epitaktische Schicht (100b) die Vereinzelungsstreifen (365) bedeckt; Ausbilden von halbleitenden Bereichen von Transistorzellen in oder von Bereichen mikroelektromechanischer Strukturen (MS) aus der epitaktischen Schicht (100b); Ausbilden von Vereinzelungsgräben (370) in einer vertikalen Projektion der Vereinzelungsstreifen (365) und Trennen der Halbleiterbereiche (100) der Halbleiterdies (501); Anbringen eines Hilfsträgers (400) an einer Vorderseite, die dem Basissubstrat (100a) gegenüberliegt; Entfernen des Basissubstrats (100a); und Trennen von Halbleiterdies (501) durch zumindest teilweises Entfernen der Vereinzelungsstreifen (365).
  18. Verfahren nach Anspruch 17, ferner umfassend: Füllen der Vereinzelungsgräben (370) mit einem Opfermaterial (375) vor dem Anbringen des Hilfsträgers (400).
  19. Verfahren nach einem der Ansprüche 17 und 18, wobei die Vereinzelungsstreifen (365) sich mit zunehmender Distanz zur Prozessoberfläche (101a) verjüngen.
  20. Verfahren nach einem der Ansprüche 17 bis 19, ferner umfassend: Ausnehmen, selektiv gegen die Vereinzelungsstreifen (365), einer Oberfläche der epitaktischen Schicht (100b), die durch Entfernen des Basissubstrats (100a) freigelegt wird; und nach einem Entfernen des Basissubstrats (100a), Bilden einer rückseitigen Metallisierung auf einer freigelegten Oberfläche der epitaktischen Schicht (100b).
  21. Verfahren nach Anspruch 20, wobei die sich verjüngenden, vorstehenden Bereiche der Vereinzelungsstreifen (365) Randbereiche der ausgenommenen Oberfläche der epitaktischen Schicht (100b) abschatten.
  22. Verfahren nach Anspruch 21, ferner umfassend: nach Ausbilden der rückseitigen Metallisierung, isotropes Ätzen freigelegter Randbereiche der ausgenommenen epitaktischen Schicht (100b), wobei die Vereinzelungsstreifen (365) abgehoben werden.
  23. Mikroelektromechanische Vorrichtung, umfassend: eine mikroelektromechanische Struktur (MS), die in einem Halbleiterbereich (100) aus einem einkristallinen Halbleitermaterial ausgebildet ist; erste Verstärkungsstreifen (361) im Halbleiterbereich (100), wobei die ersten Verstärkungsstreifen (361) ein von dem einkristallinen Halbleitermaterial verschiedenes Material aufweisen und erste Längsachsen (371) der ersten Verstärkungsstreifen (361) zu einer ersten Oberfläche (101) des Halbleiterbereichs (100) parallel sind; und zweite Verstärkungsstreifen (362) zwischen den ersten Verstärkungsstreifen (361) und der ersten Oberfläche (101), wobei die zweiten Verstärkungsstreifen (361) ein von dem einkristallinen Halbleitermaterial verschiedenes Material aufweisen und zweite Längsachsen (372) der zweiten Verstärkungsstreifen (362) parallel zur ersten Oberfläche (101) sind.
  24. Mikroelektromechanische Vorrichtung nach Anspruch 23, wobei die zweiten Längsachsen (372) zu den ersten Längsachsen (371) geneigt sind.
DE102016104968.9A 2016-03-17 2016-03-17 Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung Active DE102016104968B3 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016104968.9A DE102016104968B3 (de) 2016-03-17 2016-03-17 Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung
US15/457,833 US10121859B2 (en) 2016-03-17 2017-03-13 Method of manufacturing semiconductor devices with transistor cells and semiconductor device
CN201710160474.6A CN107204366B (zh) 2016-03-17 2017-03-17 制造具有晶体管单元的半导体器件的方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016104968.9A DE102016104968B3 (de) 2016-03-17 2016-03-17 Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung

Publications (1)

Publication Number Publication Date
DE102016104968B3 true DE102016104968B3 (de) 2017-07-27

Family

ID=59295613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016104968.9A Active DE102016104968B3 (de) 2016-03-17 2016-03-17 Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung

Country Status (3)

Country Link
US (1) US10121859B2 (de)
CN (1) CN107204366B (de)
DE (1) DE102016104968B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018115326B3 (de) 2018-06-26 2020-01-02 Infineon Technologies Dresden GmbH & Co. KG Halbleiteranordnung und verfahren zu deren herstellung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112219260B (zh) * 2018-06-11 2024-08-06 玛特森技术公司 用于处理工件的氢反应性核素的生成
US11358858B2 (en) * 2020-01-24 2022-06-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method of manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237056A (ja) * 2005-02-22 2006-09-07 Mitsubishi Electric Corp 半導体装置の製造方法
DE102007044209A1 (de) * 2007-09-17 2009-03-19 Infineon Technologies Austria Ag Kompensationsbauelement mit versetzt angeordneten Kompensationszonen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651407A (en) * 1985-05-08 1987-03-24 Gte Laboratories Incorporated Method of fabricating a junction field effect transistor utilizing epitaxial overgrowth and vertical junction formation
ATE386339T1 (de) * 1998-11-18 2008-03-15 Infineon Technologies Ag Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
CN101385138B (zh) * 2006-01-12 2011-05-11 Nxp股份有限公司 具有正面衬底接触的绝缘体上半导体器件的制造方法
US8803191B2 (en) * 2011-10-14 2014-08-12 Pakal Technologies Llc Systems, devices, and methods with integrable FET-controlled lateral thyristors
US9385222B2 (en) * 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
JP6745458B2 (ja) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237056A (ja) * 2005-02-22 2006-09-07 Mitsubishi Electric Corp 半導体装置の製造方法
DE102007044209A1 (de) * 2007-09-17 2009-03-19 Infineon Technologies Austria Ag Kompensationsbauelement mit versetzt angeordneten Kompensationszonen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018115326B3 (de) 2018-06-26 2020-01-02 Infineon Technologies Dresden GmbH & Co. KG Halbleiteranordnung und verfahren zu deren herstellung
US10971620B2 (en) 2018-06-26 2021-04-06 Infineon Technologies Dresden GmbH & Co. KG Method for producing a semiconductor arrangement

Also Published As

Publication number Publication date
US10121859B2 (en) 2018-11-06
CN107204366B (zh) 2021-02-23
CN107204366A (zh) 2017-09-26
US20170271446A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102015108832B4 (de) Verfahren zum Herstellen einer bipolaren Transistorstruktur
DE102015101977B4 (de) Halbleitervorrichtung mit Einsatzstruktur an einer Rückseite und Herstellungsverfahren
US6638823B2 (en) Ultra small size vertical MOSFET device and method for the manufacture thereof
DE102014108309B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung
DE102016124207B4 (de) Verfahren zur bildung vergrabener isolierungsgebiete
DE102012110133B4 (de) Ein Halbleiterbauelement mit einem Durchkontakt und Herstellungsverfahren dafür
DE102013108675A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung einschliesslich schleifen von einer rückseite
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102012100234B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015116576B4 (de) Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102014117974A1 (de) Elektronische Vorrichtung, Verfahren zur Herstellung einer elektronischen Vorrichtung und Verfahren zum Betreiben einer elektronischen Vorrichtung
DE102013108473A1 (de) Halbleitervorrichtung mit einem graben in einem halbleitersubstrat und verfahren zur herstellung einer halbleitervorrichtung
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
JP2001127289A (ja) 半導体装置および半導体装置の製造方法
DE102016104968B3 (de) Verfahren zum herstellen von halbleitervorrichtungen mit transistorzellen, halbleitervorrichtung und mikroelektromechanische vorrichtung
DE102014101859A1 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen
US5879968A (en) Process for manufacture of a P-channel MOS gated device with base implant through the contact window
DE102017120535A1 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102017117469A1 (de) Vorrichtungen mit rückseitigen metallstrukturen und verfahren zu deren herstellung
DE102017107327B4 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102019107151A1 (de) Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür
DE102011054372B4 (de) Verfahren zur Herstellung einer Halbleitertransistorstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative