DE102014101859A1 - Superjunction-Halbleitervorrichtung mit Überkompensationszonen - Google Patents

Superjunction-Halbleitervorrichtung mit Überkompensationszonen Download PDF

Info

Publication number
DE102014101859A1
DE102014101859A1 DE102014101859.1A DE102014101859A DE102014101859A1 DE 102014101859 A1 DE102014101859 A1 DE 102014101859A1 DE 102014101859 A DE102014101859 A DE 102014101859A DE 102014101859 A1 DE102014101859 A1 DE 102014101859A1
Authority
DE
Germany
Prior art keywords
columns
superjunction
conductivity type
zones
overcompensation zones
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014101859.1A
Other languages
English (en)
Other versions
DE102014101859B4 (de
Inventor
Armin Willmeroth
Franz Hirler
Uwe Wahl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014101859A1 publication Critical patent/DE102014101859A1/de
Application granted granted Critical
Publication of DE102014101859B4 publication Critical patent/DE102014101859B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Gemäß einer Ausführungsform kann eine Superjunction-Halbleitervorrichtung (500) durch Einbringen von Dotierstoffen eines ersten Dotiertyps in eine freiliegende Oberfläche (101a) einer ersten Halbleiterschicht (100a) eines ersten Dotiertyps hergestellt werden, wodurch eine Implantationsschicht (104a) gebildet wird. Eine zweite Halbleiterschicht (100b) des ersten Dotiertyps kann auf der freiliegenden Oberfläche (101a) ausgebildet werden und Gräben können durch die zweite Halbleiterschicht (100b) in die erste Halbleiterschicht (100a) geätzt werden. Dadurch werden zwischen den Gräben erste Säulen (121) mit aus der Implantationsschicht (104a) erhaltenen ersten Überkompensationszonen (104) gebildet. Die ersten und zweiten Säulen (121, 122) bilden eine Superjunctionstruktur mit einem vertikalen ersten Abschnitt (S1), in dem die ersten Überkompensationszonen einen entsprechenden Abschnitt in den zweiten Säulen überkompensieren.

Description

  • HINTERGRUND
  • Ein Halbleiterteilbereich eines Superjunction n-FETs (Feldeffekttransistor) umfasst eine n-Typ Drainschicht und eine Driftschicht mit durch n-dotierte Säulen voneinander separierten p-dotierten Säulen. Im Rückwärtsbetrieb erstrecken sich zwischen den p-dotierten und n-dotierten Säulen Verarmungszonen in eine lateralen Richtung, so dass auch bei hohen Dotierstoffkonzentrationen in den n-dotierten Säulen, die einen niedrigen Einschaltwiderstand gewährleisten, eine hohe Rückwärtsdurchbruchspannung erzielt wird. Eine Kompensationsrate kann in der vertikalen Richtung der Säulen variieren, um die Avalanche- bzw. Durchbrucheigenschaften der Vorrichtung zu verbessern. Es ist wünschenswert, Superjunction-Halbleitervorrichtungen und Verfahren zum Herstellen von Superjunction-Halbleitervorrichtungen mit verbesserten Avalanche- bzw. Durchbrucheigenschaften bereitzustellen. Die Aufgabe wird durch die Lehre der unabhängigen Patentansprüche gelöst. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform wird eine Superjunction-Halbleitervorrichtung durch Einbringen von Dotierstoffen eines ersten Dotiertyps in eine freiliegende Oberfläche einer ersten Halbleiterschicht eines ersten Leitungstyps hergestellt, wobei eine Implantationsschicht gebildet wird. Auf der freiliegenden Oberfläche wird eine zweite Halbleiterschicht des ersten Leitungstyps ausgebildet und durch die zweite Halbleiterschicht können Gräben in die erste Halbleiterschicht geätzt werden. Zwischen den Gräben werden erste Säulen mit aus der Implantationsschicht erhaltenen ersten Überkompensationszonen ausgebildet. In den Gräben werden zweite Säulen des zweiten Leitungstyps ausgebildet. Die ersten und zweiten Säulen bilden eine Superjunctionstruktur mit einem vertikalen ersten Abschnitt, in dem die ersten Überkompensationszonen einen entsprechenden Abschnitt in den zweiten Säulen überkompensieren.
  • Eine weitere Ausführungsform bezieht sich auf eine Superjunction-Halbleitervorrichtung mit einer Superjunctionstruktur, die in einem Halbleiterteilbereich ausgebildet wird. Die Superjunctionstruktur umfasst erste Säulen eines ersten Leitungstyps und zweite Säulen eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps. Die zweiten Säulen trennen benachbarte erste Säulen voneinander und erstrecken sich in einer vertikalen Richtung senkrecht zu einer ersten Oberfläche des Halbleiterteilbereichs. Die ersten Säulen weisen nicht-gewellte Seitenwände auf. In einem vertikalen ersten Abschnitt der Superjunctionstruktur überkompensieren Dotierstoffe des ersten Leitungstyps Dotierstoffe des zweiten Leitungstyps.
  • Nach Lesen der folgenden detaillierten Beschreibung und Betrachten der begleitenden Zeichnungen wird der Fachmann zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER FIGUREN
  • Die begleitenden Abbildungen sind zum weiteren Verständnis der vorliegenden Erfindung beigefügt und bilden einen Teil dieser Beschreibung. Die Abbildungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen gemeinsam mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und beabsichtigte Vorteile sind leicht zu erkennen, wie sie mit Bezug auf die folgende detaillierte Beschreibung besser zu verstehen sind.
  • 1A ist eine schematische Querschnittsansicht eines Teilbereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die Überkompensationszonen in Gräben vorsieht, nach dem Ausbilden einer Implantationsschicht für erste Überkompensationszonen.
  • 1B ist eine schematische Querschnittsansicht des Teilbereichs des Halbleitersubstrats aus 1A nach Implants für zweite Überkompensationszonen.
  • 1C ist eine schematische Querschnittsansicht des Teilbereichs des Halbleitersubstrats aus 1B nach Ausbilden von ersten und zweiten Elektrodenstrukturen.
  • 2A ist eine schematische Querschnittsansicht eines Teilbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die erste Überkompensationszonen in ersten Säulen und zweite Überkompensationszonen in zweiten Säulen vorsieht.
  • 2B ist eine schematische grafische Darstellung, die das elektrische Feldprofil in der Halbleitervorrichtung aus 2A in einer vertikalen Richtung entlang der Linie B-B veranschaulicht.
  • 3 ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die einen dielektrischen Liner zwischen den ersten und zweiten Säulen eines Superjunction-Bereichs vorsieht.
  • 4A ist eine Querschnittsansicht eines Teilbereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die erste und zweite Überkompensationszonen in denselben Säulen vorsieht, nach einem Implant für erste Überkompensationszonen.
  • 4B ist eine schematische Querschnittsansicht des Teilbereichs des Halbleitersubstrats aus 4A nach einem Implant für zweite Überkompensationszonen.
  • 4C ist eine schematische Querschnittsansicht des Teilbereichs des Halbleitersubstrats aus 4B nach Einbringen von Superjunction-Gräben.
  • 5A ist eine schematische Querschnittsansicht eines Teilbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die Oberflächen-Gateelektroden, erste und zweite Überkompensationszonen in denselben Säulen und entlang der pn-Übergänge gebildete räumlich getrennte zweite Überkompensationszonen vorsieht.
  • 5B ist eine schematische Querschnittsansicht eines Teilbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die vergrabene Gateelektroden, erste und zweite Überkompensationszonen in denselben Säulen und entlang der pn-Übergänge gebildete räumlich getrennte zweite Überkompensationszonen vorsieht.
  • 5C ist eine schematische Querschnittsansicht eines Teilbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die vom pn-Übergang beabstandete, räumlich getrennte zweite Überkompensationszonen vorsieht.
  • 6A ist eine schematische Querschnittsansicht eines Teilbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die erste und zweite Überkompensationszonen in verschiedenen Säulen und Superjunctionabschnitte mit unterschiedlichen Kompensationsraten vorsieht.
  • 6B ist eine schematische Querschnittsansicht eines Teilbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die direkt aneinander angrenzende erste und zweite Überkompensationszonen in denselben Säulen und Superjunctionabschnitte mit unterschiedlichen Kompensationsraten vorsieht.
  • 6C ist eine schematische Querschnittsansicht eines Teilbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die direkt aneinander angrenzende erste und zweite Überkompensationszonen in denselben Säulen und angrenzend an pn-Übergänge der Superjunctionstruktur vorsieht.
  • 7 ist ein vereinfachtes Flussdiagram, das sich auf ein Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung gemäß einer weiteren Ausführungsform bezieht.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind, gemäß denen die Erfindung ausgeführt werden kann. Es ist ersichtlich, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne dass vom Ziel der vorliegenden Erfindung abgewichen wird. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, für oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Abwandlungen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Patentansprüche begrenzend aufzufassen ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Zum Zwecke der Klarheit sind, falls nicht etwas anderes angegeben ist, einander entsprechende Elemente in den verschiedenen Zeichnungen mit den gleichen Bezugszeichen versehen.
  • Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe und geben das Vorhandensein der angegebenen Strukturen, Elemente oder Merkmale an, schließen jedoch nicht das Vorhandensein zusätzlicher Elemente oder Merkmale aus. Die unbestimmten und bestimmten Artikel umfassen den Plural sowie den Singular, falls sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • Der Begriff oder Ausdruck "elektrisch verbunden" beschreibt eine dauerhafte niederohmige Verbindung zwischen den elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter.
  • Die Figuren stellen durch die Angabe „–“ oder „+“ neben dem Dotiertyp relative Dotierkonzentrationen dar. Beispielsweise bedeutet „n–“ eine Dotierkonzentration, die niedriger ist als die Dotierkonzentration eines „n“-Dotiergebiets, während ein „n+“-Dotiergebiet eine höhere Dotierkonzentration als ein „n“-Dotiergebiet aufweist. Dotiergebiete mit derselben relativen Dotierkonzentration müssen nicht dieselbe absolute Dotierkonzentration haben. Beispielsweise können zwei verschiedene n-Dotiergebiete gleiche oder verschiedene absolute Dotierkonzentrationen aufweisen.
  • Die 1A bis 1C beziehen sich auf einen Teilbereich eines Halbleitersubstrats 500a zum Herstellen einer Vielzahl identischer Halbleitervorrichtungen. Das Halbleitersubstrat 500a kann ein Basissubstrat 130a umfassen. Mindestens ein Teilbereich des Basissubstrats 130a ist aus einem einkristallinen Halbleitermaterial, zum Beispiel Silizium Si, Siliziumkarbid SiC, Germanium Ge, einem Silizium-Germaniumkristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs. Die Dicke des Basissubstrats 130a beträgt mindestens 50 µm. Das Basissubstrat 130a kann ein intrinsisches Substrat oder stark n-dotiert oder stark p-dotiert sein. Auf einer Prozessoberfläche 131a des Basissubstrats 130a wird eine erste Halbleiterschicht 100a ausgebildet. Beispielsweise kann die erste Halbleiterschicht 100a durch Epitaxie auf der Prozessoberfläche 131a aufgewachsen werden. Mit dem Basissubstrat 130a als Keim wächst die Halbleiterschicht 100a durch gezielte Anlagerung am Basissubstrat 130a, wobei ein Kristallgitter der ersten Halbleiterschicht 100a in die kristallographische Ausrichtungen des Basissubstrats 130a einrastet. Die erste Halbleiterschicht 100a kann in-situ mit Dotierstoffen des ersten Leitungstyps dotiert werden, wobei der erste Leitungstyp derselbe oder der entgegengesetzte Leitungstyp des Basissubstrats 130a sein kann. Die Dotierstoffkonzentration in der ersten Halbleiterschicht 100a kann beispielsweise im Bereich von 5 × 1015 cm–3 bis 5 × 1017cm–3 liegen.
  • In einer freiliegenden Oberfläche 101a der ersten Halbleiterschicht 100a werden zum Ausbilden einer Implantationsschicht 104a Dotierstoffe des ersten Leitungstyps eingebracht, zum Beispiel durch einen unmaskierten Ionenstrahl-Implantationsprozess. Im dargestellten Beispiel ist der erste Leitungstyp der n-Typ und ein zweiter, entgegengesetzter Leitungstyp ist der p-Typ. Gemäß anderen Ausführungsformen ist der erste Leitungstyp der p-Typ und der zweite Leitungstyp der n-Typ.
  • 1A zeigt die n+-dotierte erste Implantationsschicht 104a, die entlang der freiliegenden Oberfläche 101a der n-dotierten ersten Halbleiterschicht 100a gebildet ist, die ihrerseits mittels Epitaxie auf dem Basissubstrat 130a aufgewachsen ist. Auf der freiliegenden Oberfläche 101a der ersten Halbleiterschicht 100a wird eine zweite Halbleiterschicht 100b ausgebildet. Von einer freiliegenden ersten Oberfläche 101 der zweiten Halbleiterschicht 100b aus werden Superjunctiongräben 190 durch die zweite Halbleiterschicht 100b in die erste Halbleiterschicht 100a eingebracht, zum Beispiel unter Verwendung eines reaktiven Ionenstrahl-Ätzprozesses.
  • Die in 1B gezeigten Superjunctiongräben 190 können streifenförmige Einschnitte sein, die sich in einer zur Querschnittsebene senkrechten Richtung erstrecken. Gemäß anderen Ausführungsformen sind die Querschnittsflächen der Superjunctiongräben 190 rotationssymmetrisch. Beispielsweise können die Querschnittsflächen Kreise, Ellipsen, Quadrate oder Hexagone, mit oder ohne abgerundeten Ecken, sein. Die Superjunctiongräben 190 durchschneiden die Implantationsschicht 104a, so dass in einem vertikalen ersten Abschnitt S1 der resultierenden Superjunctionstruktur zwischen benachbarten Superjunctiongräben 190 Segmente der Implantationsschicht 104a gebildet werden.
  • In einem direkt an den vertikalen ersten Abschnitt S1 angrenzenden vertikalen zweiten Abschnitt S2 des Superjunctionbereichs können Implantationszonen 108a des zweiten Leitungstyps ausgebildet werden. Gemäß der dargestellten Ausführungsform wird ein zum Basissubstrat 130a orientierter Endteilbereich der Superjunctiongräben 190 mit einem Halbleitermaterial des zweiten Leitungstyps gefüllt, das einen Füllteilbereich 106a bildet. Das Halbleitermaterial kann in-situ dotiertes einkristallines Silizium des zweiten Leitungstyps sein. In eine freiliegende Prozessoberfläche 101a des Füllteilbereichs 106a werden Dotierstoffe des zweiten Leitungstyps eingebracht, die Implantationszonen 108a des zweiten Leitungstyps ausbilden. Ein verbleibender Teilbereich der Superjunctiongräben 190 wird mit weiterem einkristallinen Halbleitermaterial des zweiten Leitungstyps gefüllt.
  • Zwischen den Superjunctiongräben 190 bilden Teilbereiche der ersten und zweiten Halbleiterschichten 100a, 100b erste Säulen 121 einer Superjunctionstruktur. Das die Superjunctiongräben 190 füllende Halbleitermaterial bildet zweite Säulen 122 der Superjunctionstruktur. Die ersten Säulen 121 haben den ersten Leitungstyp und die zweiten Säulen 122 den zweiten Leitungstyp.
  • Nach einer durch thermische Energie zuführende Prozessschritte induzierten Diffusion der implantierten Dotierstoffe werden aus der Implantationsschicht 104a erste Überkompensationszonen 104 des ersten Leitungstyps und aus den Implantationszonen 108a zweite Überkompensationszonen 108 des zweiten Leitungstyps gebildet. Im vertikalen ersten Abschnitt S1 der Superjunctionstruktur überkompensieren die Dotierstoffe des ersten Leitungstyps in den ersten Überkompensationszonen 104 deutlich die Dotierstoffe des zweiten Leitungstyps in einem korrespondierenden vertikalen Abschnitt der zweiten Säulen 122. Die Dotierstoffe des zweiten Leitungstyps in den zweiten Überkompensationszonen 108 überkompensieren deutlich die Dotierstoffe des ersten Leitungstyps im zweiten Abschnitt S2 der Superjunctionstruktur. Der erste Abschnitt S1 und der zweite Abschnitte S2 der Superjunctionstruktur grenzen direkt aneinander an. Gemäß einer Ausführungsform befinden sich die zweiten Überkompensationszonen 108 näher an der ersten Oberfläche 101 der zweiten Halbleiterschicht 100b als die ersten Überkompensationszonen 104.
  • Durch Einbringen von Dotierstoffen von der ersten Oberfläche 101 aus können in der vertikalen Projektion der zweiten Säulen 122 Bodyzonen 115 des zweiten Leitungstyps ausgebildet werden. Durch Ionenstrahlimplantation können zwischen der ersten Oberfläche 101 und den Bodyzonen 115 Sourcegebiete 110 des ersten Leitungstyps gebildet werden. Zwischen benachbarten Sourcegebieten 110 kann jeweils zwischen der ersten Oberfläche 101 und der Bodyzone 115 ein stark p-dotiertes Kontaktgebiet 116 ausgebildet werden zur Sicherstellung einer niederohmigen elektrischen Verbindung zur Bodyzone 115. Mindestens in direkt an die Bodyzone 115 angrenzenden Teilbereichen der ersten Oberfläche 101 können Gatedielektrika 205 gebildet werden. Die Gatedielektrika 205 können aus thermisch gewachsenem Halbleiteroxid, zum Beispiel Siliziumoxid, oder einem abgeschiedenen Dielektrikum, zum Beispiel abgeschiedenem Siliziumoxid, ausgebildet werden. Ein leitendes Material, zum Beispiel stark dotiertes polykristallines Silizium, kann abgeschieden und zum Ausbilden von Gateelektroden 210 oberhalb der Bodyzonen 115 strukturiert werden. Zum Einschließen der Gateelektrode 210 kann eine dielektrische Schicht 220 abgeschieden werden. Zum Freilegen der Sourcegebiete 110 und der Kontaktgebiete 116 wird die dielektrische Schicht 220 in der vertikalen Projektion der zweiten Säulen 122 geöffnet. Zum Ausbilden einer elektrisch mit den Sourcegebieten 110 und den Kontaktgebieten 116 verbundenen ersten Elektrodenstruktur 310 wird ein weiteres leitendes Material abgeschieden und strukturiert. Auf einer der ersten Oberfläche 101 gegenüber liegenden zweiten Oberfläche 102 kann eine zweite Elektrodenstruktur 320 ausgebildet werden.
  • 1C zeigt ein Halbleitersubstrat 500a mit dem Basissubstrat 103a, der ersten Halbleiterschicht 100a und der zweiten Halbleiterschicht 100b, die einen zusammengesetzten Halbleiterteilbereich 100d bilden. In einem Driftgebiet 120, das Teilbereiche der ersten und zweiten Halbleiterschichten 100a, 100b umfassen kann, ist eine Superjunctionstruktur ausgebildet, die eine zu den parallelen ersten und zweiten Oberflächen 101, 102 des zusammengesetzten Halbleiterteilbereichs 100d senkrechte vertikale Ausdehnung hat. Entlang der vertikalen Ausdehnung umfasst der erste Abschnitt S1 die ersten Überkompensationszonen 104. Direkt angrenzend an den ersten Abschnitt S1 umfasst der zweite Abschnitt S2 die zweiten Überkompensationszonen 108. Der zweite Abschnitt S2 ist dichter an der ersten Oberfläche 101 als der erste Abschnitt S1. Sowohl der erste Abschnitt S1 als auch der zweite Abschnitt S2 sind in einem in Bezug auf die vertikale Ausdehnung zentralen Abschnitt der Superjunctionstruktur angeordnet. Die ersten und zweiten Säulen 121, 122 der Superjunctionstruktur haben gerade Seitenwände, die sich entlang der vertikalen Richtung erstrecken können oder gegenüber der vertikalen Richtung geneigt sein können. Das Halbleitersubstrat 500a kann später gesägt, gebrochen oder mit einem Laserstrahl oder einem Ätzprozess geschnitten werden, so dass aus dem Halbleitersubstrat 500a eine Vielzahl von identischen Halbleiterchips erhalten wird.
  • 2A zeigt eine Superjunction-Halbleitervorrichtung 500, die auf einem aus dem in den 1A bis 1C dargestellten Verfahren erhaltenen Halbleiterchip basiert. Die Halbleitervorrichtung 500 umfasst einen Halbleiterteilbereich 100 mit einer ersten Oberfläche 101 und einer zur ersten Oberfläche 101 parallelen zweiten Oberfläche 102. Der Halbleiterteilbereich 100 ist aus einkristallinem Halbleitermaterial ausgebildet, zum Beispiel Silizium Si, Siliziumkarbid SiC, Germanium Ge, einem Silizium-Germaniumkristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs. Ein Abstand zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102 beträgt mindestens 50 µm, zum Beispiel mindestens 175 µm. Der Halbleiterteilbereich 100 kann eine rechteckige Form mit einer Kantenlänge im Bereich von einigen Millimetern aufweisen. Die Normale zur ersten und zur zweiten Oberfläche 101, 102 definiert eine vertikale Richtung und zur Normalen orthogonale Richtungen sind laterale Richtungen.
  • Der Halbleiterteilbereich 100 umfasst eine Dotierstoffschicht 130 eines ersten Leitungstyps. Die Dotierstoffschicht 130 kann sich entlang einer zur zweiten Oberfläche 102 parallelen vollständigen Querschnittsebene des Halbleiterteilbereichs 100 erstrecken. Ist die Halbleitervorrichtung 500 ein IGFET (insulated gate field effect transistor), so ist die Dotierstoffschicht 130 eine direkt an die zweite Oberfläche 102 angrenzende Drainschicht und eine mittlere Nettodotierstoffkonzentration in der Dotierstoffschicht 130 ist vergleichsweise hoch, zum Beispiel mindestens 5 × 1018 cm–3. Ist die Halbleitervorrichtung 500 ein IGBT (insulated gate bipolar transistor), so ist zwischen der Dotierstoffschicht 130 und der zweiten Oberfläche 102 eine Kollektorschicht eines zweiten Leitungstyps angeordnet und eine mittlere Nettodotierstoffkonzentration in der Dotierstoffschicht 130 ist kleiner als 5 × 1018 cm–3.
  • Zwischen der ersten Oberfläche 101 und der Dotierstoffschicht 130 liegt eine Driftschicht 120. Die Driftschicht 120 umfasst eine Superjunctionstruktur mit ersten Säulen 121 des ersten Leitungstyps und zweiten Säulen 122 des zweiten Leitungstyps. Die zweiten Säulen 122 können direkt an die Dotierstoffschicht 130 angrenzen. Gemäß anderen Ausführungsformen sind die zweiten Säulen 122 in einem Abstand zur Dotierstoffschicht 130 angeordnet, so dass die Driftschicht 120 einen sich zwischen den vergrabenen Kanten der ersten und zweiten Säulen 121, 122 auf der einen Seite und der Dotierstoffschicht 130 auf der anderen Seite erstreckenden kontinuierlichen Teilbereich des ersten Leitungstyps umfasst. Die ersten und zweiten Säulen 121, 122 können direkt aneinander angrenzen. Gemäß einer weiteren Ausführungsform kann ein dielektrischer Liner die ersten und zweiten Säulen 121, 122 mindestens entlang der vertikalen Richtung voneinander trennen.
  • Die ersten und zweiten Säulen 121, 122 können in regelmäßigen Abständen angeordnete parallele Streifen sein. Gemäß anderen Ausführungsformen können die zur ersten Oberfläche 101 parallelen Querschnittsflächen der zweiten Säulen 122 Kreise, Ellipsen, Ovale oder Rechtecke, zum Beispiel Quadrate oder Hexagone, mit oder ohne abgerundeten Ecken, sein, wobei die ersten Säulen 121 Segmente eines Gitternetzes sind, das die zweiten Säulen 122 einfasst.
  • Der Halbleiterteilbereich 100 umfasst weiterhin Bodyzonen 115 des zweiten Leitungstyps. Jede Bodyzone 115 ist strukturell und elektrisch mit einer der zweiten Säulen 122 verbunden und in der vertikalen Projektion der entsprechenden zweiten Säule 122 zwischen der ersten Oberfläche 101 und der entsprechenden zweiten Säule 122 angeordnet.
  • In die Bodyzonen 115 können Sourcegebiete 110 des ersten Leitungstyps eingebettet sein und direkt an die erste Oberfläche 101 angrenzen. Zwischen der ersten Oberfläche 101 und den Bodyzonen 115 können stark dotierte Kontaktgebiete 116 des zweiten Leitungstyps ausgebildet sein.
  • Die Sourcegebiete 110 können ausschließlich innerhalb eines Zellengebiets ausgebildet sein und in einem das Zellengebiet einfassenden Randgebiet des Halbleiterteilbereichs 100 fehlen. Die Bodyzonen 115 sind mindestens im Zellengebiet ausgebildet und können im Randgebiet fehlen oder nicht.
  • Gatedielektrika 205 trennen die Gateelektroden 210 und benachbarte Teilbereiche der Bodyzonen 115 elektrisch voneinander. Ein an die Gateelektroden 210 angelegtes Potenzial steuert kapazitiv eine Minoritätsladungsträgerverteilung in einem zwischen den Sourcegebieten 110 und den entsprechenden ersten Säulen 121 direkt an die Gatedielektrika 205 angrenzenden Kanalteilbereich der Bodyzonen 115, so dass in einem leitenden Zustand (Durchlasszustand) der Halbleitervorrichtung 500 ein Durchlassstrom durch die Bodyzonen 115 und die Driftschicht 120 zwischen den Sourcegebieten 110 und der Dotierstoffschicht 130 fließt.
  • Die Gateelektroden 210 können oberhalb der ersten Oberfläche 101 angeordnet sein. Andere Ausführungsformen können die Gateelektroden 210 in Gategräben, die in der vertikalen Projektion der ersten Säulen 121 eingebracht sind ausbilden, so dass die Gateelektroden 210 in den Gategräben vergraben sind, die sich von der ersten Oberfläche 101 aus in den Halbleiterteilbereich 100 erstrecken.
  • Durch Öffnungen in einer die Gateelektroden 210 bedeckenden dielektrischen Schicht 220 kann eine erste Elektrodenstruktur 310 elektrisch mit den Sourcegebieten 110 und den Bodyzonen 115 verbunden sein. Die Öffnungen in der dielektrischen Schicht 220 sind zwischen benachbarten Gateelektroden 210 gebildet. Die Kontaktgebiete 116 des zweiten Leitungstyps sorgen für eine niederohmige elektrische Verbindung zwischen der ersten Elektrodenstruktur 310 und den Bodyzonen 115. Die dielektrische Schicht 220 isoliert die erste Elektrodenstruktur 310 elektrisch von den Gateelektroden 210.
  • Eine zweite Elektrodenstruktur 320 grenzt direkt an die zweite Oberfläche 102 des Halbleiterteilbereichs 100 an. Gemäß Ausführungsformen, die sich auf Superjunction IGFETs beziehen, grenzt die zweite Elektrodenstruktur 320 direkt an die Dotierstoffschicht 130 an. Gemäß Ausführungsformen, die sich auf Superjunction IGBTs beziehen, kann zwischen der Dotierstoffschicht 130 und der zweiten Elektrodenstruktur 320 eine Kollektorschicht des zweiten Leitungstyps ausgebildet sein.
  • Jede der ersten und zweiten Elektrodenstrukturen 310, 320 kann als Hauptbestandteile Aluminium Al, Kupfer Cu, oder Legierungen aus Aluminium oder Kupfer, zum Beispiel AlSi, AlCu oder AlSiCu enthalten oder aus ihnen bestehen. Gemäß anderen Ausführungsformen kann eine oder können beide der ersten und zweiten Elektrodenstrukturen 310, 320 als Hauptbestandteile Nickel Ni, Titan Ti, Silber Ag, Gold Au, Platin Pt und/oder Paladium Pd enthalten. Beispielsweise umfasst wenigstens eine der ersten und zweiten Elektrodenstrukturen 310, 320 zwei oder mehr Teilschichten, wobei jede Teilschicht einen oder mehrere der Bestandteile Ni, Ti, Ag, Au, Pt und Pd als Hauptbestandteil enthält, zum Beispiel Silizide und/oder Legierungen.
  • Gemäß der dargestellten Ausführungsform ist der erste Leitungstyp der n-Typ und der zweite Leitungstyp der p-Typ. Die erste Elektrodenstruktur 310 ist eine Sourceelektrode und die zweite Elektrodenstruktur 320 ist eine Drainelektrode. Gemäß anderen Ausführungsformen ist der erste Leitungstyp der p-Typ.
  • Die Grenzflächen zwischen den ersten und zweiten Säulen 121, 122 ergeben sich aus einer Grabenätzung und sind gerade und nicht gewellt. Gemäß einer Ausführungsform, die sich auf streifenförmige Säulen bezieht, sind die Grenzflächen zwischen den ersten und zweiten Säulen 121, 122 planare (ebene) Oberflächen. Die Seitenwände der zweiten Säulen 122 können sich mit zunehmendem Abstand zur ersten Oberfläche 101 verjüngen. Gemäß der dargestellten Ausführungsform sind die Grenzflächen zwischen den ersten und zweiten Säulen 121, 122 parallel zur vertikalen Richtung.
  • Entlang der vertikalen Richtung weist die die ersten und zweiten Säulen 121, 122 umfassende Superjunctionstruktur einen zur ersten Oberfläche 101 hin orientierten ersten Endabschnitt E1 und einen zur zweiten Oberfläche 102 hin orientierten zweiten Endabschnitt E2 auf. Sowohl im ersten Endabschnitt E1 als auch im zweiten Endabschnitt E2 können sich Dotierstoffe in den entsprechenden Abschnitten der ersten und zweiten Säulen 121, 122 einander perfekt oder annäherungsweise kompensieren. Eine Kompensationsrate für einen vertikalen Abschnitt entlang der vertikalen Ausdehnung der Säulen 121, 122 kann durch den Unterschied zwischen der Dotierstoffmenge des zweiten Leitungstyps in den ersten Säulen 121 und der Dotierstoffmenge des ersten Leitungstyps in den zweiten Säulen 122 im entsprechenden vertikalen Abschnitt bezogen auf den größeren Betrag von beiden Werten definiert werden. Bei perfekter Kompensation sind die auf einen willkürlichen Abschnitt der vertikalen Ausdehnung bezogenen Mengen identisch und die Kompensationsrate in diesem Abschnitt ist identisch 0. Ist der erste Leitungstyp der n-Typ und der zweite Leitungstyp der p-Typ, so ist die Kompensationsrate 0,5, wenn die p-Dotierstoffmenge in einem Abschnitt der zweiten Säulen 122 doppelt so hoch ist wie die n-Dotierstoffmenge in einem entsprechenden Abschnitt der ersten Säulen 121. Die Kompensationsrate ist –0,5 wenn die p-Dotierstoffmenge in einem Abschnitt der zweiten Säulen 122 gerade die Hälfte der n-Dotierstoffmenge im entsprechenden Abschnitt der ersten Säulen 121 ist. Für die dargestellte Ausführungsform mit identischen Querschnittsflächen der ersten und zweiten Säulen 121, 122 wird die Kompensationsrate durch die entsprechenden Dotierstoffkonzentrationen definiert.
  • In einem zentralen Abschnitt der Superjunction-Halbleitervorrichtung zwischen den zwei Endabschnitten E1, E2 weist ein erster Abschnitt S1 der Superjunctionstruktur einen Überschuss an Dotierstoffen des ersten Leitungstyps auf und ein zweiter Abschnitt S2 der Superjunctionstruktur, der direkt an den ersten Abschnitt S1 angrenzt und dichter an der ersten Oberfläche 101 liegt, weist einen Überschuss an Dotierstoffen des zweiten Leitungstyps auf.
  • Gemäß einer Ausführungsform sind in den ersten Säulen 121 zwischen den zwei vertikalen Enden der ersten Säulen 121 erste Überkompensationszonen 104 des ersten Leitungstyps ausgebildet. Jede erste Überkompensationszone 104 kann sich über mindestens einen Teilbereich der Querschnittsfläche der entsprechenden ersten Säule 121 erstrecken. Gemäß anderen Ausführungsformen erstrecken sich die ersten Überkompensationszonen 104 nicht über die gesamten Querschnittsflächen der ersten Säulen 121. Die maximale Nettodotierstoffkonzentration in den ersten Überkompensationszonen 104 ist mindestens das Zehnfache der maximalen Nettodotierstoffkonzentration in zwei Endteilbereichen 121a, 121b der ersten Säulen 121 außerhalb der ersten Überkompensationszonen 104.
  • Im zweiten Abschnitt S2 der Superjunctionstruktur können zweite Überkompensationszonen 108 des zweiten Leitungstyps ausgebildet sein. Die zweiten Überkompensationszonen 108 können in den ersten Säulen 121, den zweiten Säulen 122 oder in beiden ausgebildet sein. Gemäß der dargestellten Ausführungsform sind die zweiten Überkompensationszonen 108 ausschließlich innerhalb der zweiten Säulen 122 ausgebildet. Eine maximale Nettodotierstoffkonzentration in den zweiten Überkompensationszonen 108 kann mindestens das Zehnfache der maximalen Nettodotierstoffkonzentration in zwei Endteilbereichen 122a, 122b der zweiten Säulen 122 außerhalb der zweiten Überkompensationszonen 108 betragen.
  • Gemäß einer Ausführungsform ist der Betrag der Kompensationsrate sowohl im ersten als auch im zweiten Abschnitt S1 und S2 mindestens 0,1, so dass eine Peakfläche, in der die elektrische Feldstärke ausreichend hoch ist, um im Fall eines ausgelösten Avalanche-Vorgangs Ladungsträger zu erzeugen, ausreichend klein ist, um die Anzahl der erzeugten Ladungsträger zu beschränken und zu gewährleisten, dass die Spannung über der Halbleitervorrichtung 500 nicht sofort zusammenbricht. Der Betrag der Kompensationsrate sowohl im ersten als auch im zweiten Abschnitt beträgt maximal 0.5, so dass die Halbleitervorrichtung 500 im Sperrzustand eine ausreichend hohe Durchbruchspannung aufnehmen kann.
  • 2B zeigt ein Profil 901 des elektrischen Feldes der Halbleitervorrichtung aus 2A entlang der zentralen vertikalen Achse einer zweiten Säule 122 für den Fall, dass eine Sperrspannung angelegt und ein Avalanche-Mechanismus noch nicht ausgelöst worden ist. Im Wesentlichen erstreckt sich das elektrische Feld zwischen der stark dotierten Dotierstoffschicht 130 im Abstand dz zur ersten Oberfläche 101 und der vergrabenen Kante der Bodyzone 115 im Abstand db. Die Steigung der elektrischen Feldstärke hängt von der Kompensationsrate ab und ist dort hoch, wo die Kompensationsrate hoch ist, dort niedrig, wo die Kompensationsrate niedrig ist, und Null im Fall perfekter Kompensation mit der Kompensationsrate gleich Null.
  • Das elektrische Feldprofil (Feldverteilung) weist an der Grenzfläche zwischen dem ersten Abschnitt S1 und dem zweiten Abschnitt S2 einen scharfen Peak auf. Im Fall eines ausgelösten Avalanche-Mechanismus konzentriert der Peak die Ladungsträgergeneration in einem vergleichsweise schmalen Teilbereich der Driftzone 120. Die Anzahl der erzeugten Ladungsträger als Funktion der angelegten Sperrspannung ist reduziert und ein Stromschwellenwert für eine TRAPATT-(trapped plasma avalanche triggered transit) Oszillation ist erhöht. Außerhalb des ersten Abschnitts S1 und des zweiten Abschnitts S2 kann das elektrische Feldprofil flach (konstant) sein oder es kann im zweiten Abschnitt S2 stetig ansteigen und/oder im ersten Abschnitt S1 stetig abnehmen.
  • Die Ausführungsform aus 3 sieht einen sich entlang der Grenzflächen zwischen den ersten Säulen 121 und den zweiten Säulen 122 erstreckenden dielektrischen Liner 125 vor. Der dielektrische Liner 125 kann aus einem thermisch gewachsenen Halbleiteroxid oder -nitrid, zum Beispiel Siliziumoxid oder Siliziumnitrid bestehen oder ein solches umfassen. Zusätzlich oder alternativ dazu kann der dielektrische Liner 125 ein abgeschiedenes dielektrisches Material umfassen, zum Beispiel Siliziumoxid, das unter Verwendung von TEOS (Tetraethylorthosilan) als Vorläufermaterial erzeugt wird. Der dielektrische Liner 125 verringert das Ausdiffundieren von Dotierstoffen, so dass die ersten Säulen 121 mit einem höheren Pitch (im kleineren Abstand) zueinander ausgebildet werden können und ein niedriger Anschaltwiderstand erzielt werden kann. Darüber hinaus können mit dem dielektrischen Liner 125 die Gräben durch am Boden der Gräben beginnendes selektives epitaktisches Aufwachsen gefüllt werden.
  • Die 4A bis 4C beziehen sich auf ein Verfahren zum Ausbilden beider Typen der Überkompensationszonen innerhalb derselben Säulen. Auf einer Prozessoberfläche 131a eines Basissubstrats 130a wird eine erste Halbleiterschicht 100a ausgebildet, zum Beispiel durch einen Epitaxieprozess. Das Basissubstrat 130a kann ein einkristallines Halbleitermaterial, zum Beispiel Silizium Si, Siliziumkarbid SiC, Germanium Ge, einen Silizium-Germaniumkristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs enthalten oder daraus bestehen. Das Basissubstrat 130a kann ein intrinsisches, stark n-dotiertes oder stark p-dotiertes Substrat sein. Gemäß der dargestellten Ausführungsform ist das Basissubstrat 130a stark n-dotiert. Die erste Halbleiterschicht 100a kann in-situ dotiert werden und eine Dotierstoffkonzentration eines ersten Leitungstyps, der der n-Typ sein kann, im Bereich zwischen 5 × 1015 cm–3 und 5 × 1017 cm–3 aufweisen. In eine freiliegende Oberfläche 101a der ersten Halbleiterschicht 100a können Dotierstoffe des ersten Leitungstyps eingebracht werden, zum Beispiel unter Verwendung eines unmaskierten Ionenstrahl-Implantationsprozesses.
  • 4A zeigt eine n+-dotierte Implantationsschicht 104a entlang der freiliegenden Oberfläche 101a der n-dotierten ersten Halbleiterschicht 100a. Die Implantationsschicht 104a kann nahe der freiliegenden Oberfläche 101a oder in einem Abstand zur freiliegenden Oberfläche 101a ausgebildet werden.
  • Gemäß einer Ausführungsform wird die Implantationsschicht 104 in einem Abstand zur freiliegenden Oberfläche 101a ausgebildet und in Abschnitte der freiliegenden Oberfläche 101a werden zwischen der freiliegenden Oberfläche 101a und der Implantationsschicht 104a Dotierstoffe des zweiten Dotiertyps implantiert, um bei einer niedrigeren Implantationsenergie als bei der Implantation der Dotierstoffe des ersten Dotierstofftyps in die freiliegende Oberfläche 101a räumlich voneinander getrennte Implantationszonen 108a auszubilden. Dann wird auf der freiliegenden Oberfläche 101a eine zweite Halbleiterschicht 100b ausgebildet.
  • Gemäß einer weiteren Ausführungsform wird auf der freiliegenden Oberfläche 101a der ersten Halbleiterschicht 100a ein erster Unterteilbereich 100x einer zweiten Halbleiterschicht 100b ausgebildet. Auf der Hilfsprozessoberfläche 101b des ersten Unterteilbereichs 100x wird eine Implantationsschicht ausgebildet und zur Ausbildung einer Implantationsmaske 198 mit Segmenten 198a, 198b mittels Fotolithographie strukturiert. Die Segmente 198a sind optional. Dotierstoffe des zweiten Leitungstyps werden in solche Abschnitte der Hilfsprozessoberfläche 101b eingebracht, die die Implantationsmaske 198 freilegt.
  • 4B zeigt den auf der ersten Halbleiterschicht 100a ausgebildeten ersten Unterteilbereich 100x der zweiten Halbleiterschicht 100b und eine strukturierte Implantationsmaske 198 mit Öffnungen 198c. In durch die Öffnungen 198c freigelegten Teilbereichen des ersten Unterteilbereichs 100x werden Implantationszonen 108a ausgebildet. Auf der Hilfsprozessoberfläche 101b wird ein restlicher Unterteilbereich der zweiten Halbleiterschicht 100b ausgebildet, zum Beispiel durch epitaktisches Wachstum, und unter Benutzung einer strukturierten Ätzmaske 199 werden von einer freiliegenden Oberfläche 101a der zweiten Halbleiterschicht 100b aus Superjunctiongräben 190 durch die zweite Halbleiterschicht 100b in die erste Halbleiterschicht 100a geätzt.
  • Gemäß der 4C haben die Superjunctiongräben 190 annähernd vertikale Seitenwände, die senkrecht zur freiliegenden ersten Oberfläche 101a der zweiten Halbleiterschicht 100b orientiert sind. Die Superjunctiongräben 190 sind zu den Öffnungen 198c der Implantationsmaske 198 der 4B ausgerichtet. Durch Diffusion gehen aus der Implantationsschicht 104a aus 4B erste Überkompensationszonen 104 und aus den Implantationszonen 108a zweite Überkompensationszonen 108 hervor, wobei die Diffusion durch eine im Rahmen des Ausbildens der zweiten Halbleiterschicht 100b durchgeführten Wärmebehandlung induziert wird.
  • Öffnungen 199c in der Grabenmaske 199 sind zu den Öffnungen 198c der Implantationsmaske 198 aus 4B ausgerichtet, so dass die zweiten Überkompensationszonen 108 sich nicht über die gesamte Querschnittsfläche der ersten Säulen 121 erstrecken.
  • Die zweiten Überkompensationszonen 108 können in einer zur Querschnittsebene parallelen lateralen Richtung strukturiert werden. Gemäß einer Ausführungsform wird in jeder ersten Säule 121 genau eine zweite Überkompensationszone 108 gebildet. Gemäß anderen Ausführungsformen werden in jeder ersten Säule 121 zwei oder mehr räumlich voneinander getrennte zweite Überkompensationszonen 108 gebildet. Die räumlich getrennten zweiten Überkompensationszonen 108 können direkt an die Superjunctiongräben 190 angrenzen oder können von den Superjunctiongräben 190 beabstandet sein. Die Superjunctiongräben 190 können mit einem Halbleitermaterial des zweiten Leitungstyps gefüllt werden, um zweite Säulen 122 des zweiten Leitungstyps auszubilden. Der Prozess kann wie in Bezug auf 1C beschrieben fortgesetzt werden.
  • Eine Halbleitervorrichtung 500 aus 5A, die aus dem in den 4A bis 4C dargestellten Prozess hervorgehen kann, weist in den ersten Säulen 121 ausgebildete zweite Überkompensationszonen 108 auf, die direkt an erste Überkompensationszonen 104 des ersten Leitungstyps angrenzen. Die zweiten Säulen 122 sind homogen dotiert. Die zweiten Überkompensationszonen 108 fehlen in den zweiten Säulen 122. Die Ausführungsform sieht ein kontinuierliches, nicht unterbrochenes Füllen der Superjunctiongräben 190 zum Ausbilden der zweiten Säulen 122 vor. Die zweiten Überkompensationszonen 108 sind in den ersten Säulen 121 entlang der Grenzflächen zu den zweiten Säulen 122 ausgebildet und fehlen in einem zentralen Abschnitt der ersten Säulen 121, so dass die Durchlassstromeigenschaften der Halbleitervorrichtung 500 kaum negativ beeinflusst werden.
  • Die Ausführungsform aus 5B sieht anstelle der Oberflächen-Gateelektroden 210 aus 5A vergrabene Gateelektroden 210 vor.
  • 5C zeigt eine Ausführungsform, die in jeder ersten Säule 121 eine Vielzahl von segmentierten zweiten Überkompensationszonen 108 vorsieht und ein präziseres Einstellen der Dotierstoffkonzentrationen und des Dotierstoffprofils erlaubt.
  • Die Ausführungsform aus 6A unterscheidet sich von der Ausführungsform aus 2A darin, dass zur ersten Oberfläche 101 hin orientierte erste Endteilbereiche 122b der zweiten Säulen 122 eine höhere Nettodotierstoffkonzentration aufweisen als zur zweiten Oberfläche 102 hin orientierte zweite Endteilbereiche 122a. Die ersten Endteilbereiche 122b erstrecken sich zwischen den Bodyzonen 115 und den zweiten Überkompensationszonen 108. Die zweiten Endteilbereiche 122a erstrecken sich zwischen den zweiten Überkompensationszonen 108 und dem zur zweiten Oberfläche 102 hin orientierten Ende der zweiten Säulen 122. Gemäß einer Ausführungsform sind die Dotierstoffkonzentrationen derart, dass in den ersten Endteilbereichen 122b eine Kompensationsrate leicht positiv ist und die Dotierstoffe des zweiten Leitungstyps die Dotierstoffe des ersten Leitungstyps im entsprechenden vertikalen Abschnitt der Superjunctionstruktur leicht überwiegen und in den zweiten Endteilbereichen 122a eine Kompensationsrate leicht negativ ist und die Dotierstoffe des ersten Leitungstyps leicht die Dotierstoffe des zweiten Leitungstyps im entsprechenden vertikalen Abschnitt der Superjunctionstruktur überwiegen. Die ersten und zweiten Endteilbereiche 121b, 121a der ersten Säulen können unterschiedliche Nettodotierstoffkonzentrationen oder identische Nettodotierstoffkonzentrationen aufweisen.
  • Im Verarmungszustand haben sowohl die während des Avalanche-Vorgangs in einem Bereich nahe der Überkompensationszonen 104, 108 generierten Elektronen als auch die Löcher jeweils einen stabilisierenden Effekt, da beide vom Generationsort in Bereiche fließen, in denen sie den vorherrschenden Ladungsüberschuss der immobilen Ladungsträger kompensieren. Dadurch ergibt sich ein kontinuierlicher Stabilitätsbereich von p-lastigen zu n-lastigen Kompensationsraten. Dieser Ansatz kann in einfacher Weise mit dem Bilden von Überkompensationszonen kombiniert werden, indem beim Realisieren eines gestuften in-situ Dotierens ein epitaktischer Prozess an derselben Stelle unterbrochen wird, wie es zum Durchführen der Implantationen für die Überkompensationszonen 104, 108 erforderlich ist.
  • 6B zeigt eine Halbleitervorrichtung 500, die einen stärker dotierten ersten Endteilbereich 122b und einen niedriger dotierten zweiten Endteilbereich 122a der zweiten Säulen 122 mit der Ausführungsform aus 5C kombiniert. Das Vorzeichen der Kompensationsrate kann für die ersten Endteilbereiche 122b positiv und für die zweiten Endteilbereiche 122a negativ sein.
  • Die Halbleitervorrichtung 500 aus 6C entspricht im Wesentlichen der Halbleitervorrichtung 500 aus 5A mit homogen dotierten zweiten Säulen 122 und mit ersten Säulen 121, deren zur ersten Oberfläche 101 orientierten ersten Endteilbereiche 121 eine niedrigere Nettodotierstoffkonzentration aufweisen als zur zweiten Oberfläche 102 ausgerichtete zweite Endteilbereiche 121a. Das Vorzeichen der Kompensationsrate kann für die ersten Endteilbereiche 122b positiv und für die zweiten Endteilbereiche 122a negativ sein.
  • Ein in der 7 dargestelltes Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung umfasst das Einbringen von Dotierstoffen eines ersten Dotiertyps in eine Prozessoberfläche einer ersten Halbleiterschicht des ersten Dotiertyps (702), wobei eine Implantationsschicht gebildet wird. Auf der Prozessoberfläche wird eine zweite Halbleiterschicht des ersten Dotiertyps ausgebildet (704). Durch die zweite Halbleiterschicht werden Gräben in die erste Halbleiterschicht geätzt, wobei zwischen den Gräben erste Säulen mit aus der Implantationsschicht hervorgegangenen ersten Überkompensationszonen ausgebildet werden (706). In den Gräben werden zweite Säulen des zweiten Leitungstyps ausgebildet, wobei die ersten und zweiten Säulen eine Superjunctionstruktur mit einem vertikalen ersten Abschnitt ausbilden, in dem die ersten Überkompensationszonen einen entsprechenden Abschnitt in den zweiten Säulen überkompensieren (708).
  • Obgleich hier spezifische Ausführungsbeispiele veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne dass vom Bereich der vorliegenden Erfindung abgewichen wird. Diese Anmeldung soll alle Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (26)

  1. Ein Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung (500), das umfasst: Einbringen von Dotierstoffen eines ersten Dotiertyps in eine freiliegende Oberfläche (101a) einer ersten Halbleiterschicht (100a) eines ersten Dotiertyps, um eine Implantationsschicht (104a) auszubilden; Ausbilden einer zweiten Halbleiterschicht (100b) des ersten Dotiertyps auf der freiliegenden Oberfläche (101a); Ätzen von Gräben durch die zweite Halbleiterschicht (100b) in die erste Halbleiterschicht (100a), wobei zwischen den Gräben erste Säulen (121) mit aus der Implantationsschicht (104a) erhaltenen ersten Überkompensationszonen (104) ausgebildet werden; und Ausbilden zweiter Säulen (122) des zweiten Leitungstyps in den Gräben, wobei die ersten und zweiten Säulen (121, 122) eine Superjunctionstruktur mit einem vertikalen ersten Abschnitt (S1) ausbilden, in dem die ersten Überkompensationszonen (104) einen entsprechenden Abschnitt in den zweiten Säulen (122) überkompensieren.
  2. Das Verfahren nach Anspruch 1, wobei die ersten Überkompensationszonen (104) einen entsprechenden Teilbereich der zweiten Säulen (122) mit einer Kompensationsrate von –0,1 bis –0,5 kompensieren.
  3. Das Verfahren nach einem der vorhergehenden Ansprüche 1 und 2, wobei die Gräben mit vertikalen Seitenwänden senkrecht zu der freiliegenden Oberfläche (101a) geätzt werden.
  4. Das Verfahren nach Anspruch 3, wobei in den ersten Überkompensationszonen (104) eine mittlere Nettodotierstoffkonzentration des ersten Leitungstyps mindestens das Zehnfache einer maximalen Nettodotierstoffkonzentration in Endteilbereichen (121a, 121b) der ersten Säulen (121) außerhalb der ersten Überkompensationszonen (104) ist.
  5. Das Verfahren nach einem der vorhergehenden Ansprüche 1 bis 4, wobei die erste Halbleiterschicht (100a) epitaktisch auf ein Basissubstrat (130a) aufgewachsen wird und die zweite Halbleiterschicht (100b) epitaktisch auf die erste Halbleiterschicht (100a) aufgewachsen wird.
  6. Das Verfahren nach einem der vorhergehenden Ansprüche 1 bis 5, weiter umfassend: Ausbilden zweiter Überkompensationszonen (108) des zweiten Leitungstyps in einem direkt an den ersten Abschnitt (S1) angrenzenden zweiten Abschnitt (S2) der Superjunctionstruktur, wobei die zweiten Überkompensationszonen (108) einen korrespondierenden Abschnitt der ersten Säulen (121) überkompensieren.
  7. Das Verfahren nach Anspruch 6, wobei der zweite Abschnitt (S2) näher an einer freiliegenden ersten Oberfläche (101a) der zweiten Halbleiterschicht (100b) ausgebildet wird als der erste Abschnitt (S1).
  8. Das Verfahren nach einem der vorhergehenden Ansprüche 6 und 7, wobei eine mittlere Nettodotierstoffkonzentration in den zweiten Überkompensationszonen (108) mindestens ein Zehnfaches einer mittleren Nettodotierstoffkonzentration in Endteilbereichen (122a, 122b) der zweiten Säulen (122) außerhalb der zweiten Überkompensationszonen (108) beträgt.
  9. Das Verfahren nach einem der vorhergehenden Ansprüche 6 bis 8, wobei das Ausbilden der zweiten Säulen (122) umfasst: Füllen eines ersten Teilbereichs der Gräben mit einem Halbleitermaterial des zweiten Leitungstyps; Einbringen von Dotierstoffen des zweiten Dotiertyps in eine freiliegende Prozessoberfläche (101a) des ersten Teilbereichs zum Ausbilden der zweiten Überkompensationszonen (108); und Füllen eines verbleibenden Teilbereichs der Gräben mit einem Halbleitermaterial des zweiten Leitungstyps.
  10. Das Verfahren nach Anspruch 9, weiter umfassend: Auskleiden mindestens von Seitenwänden der Gräben mit einem dielektrischen Liner (135) vor dem Füllen der Gräben.
  11. Das Verfahren nach einem der Ansprüche 6 bis 10, weiter umfassend: Einbringen von Dotierstoffen des zweiten Dotiertyps in Abschnitte der freiliegenden Oberfläche (101a) der ersten Halbleiterschicht (100a) vor dem Ausbilden der zweiten Halbleiterschicht (100b) zum Ausbilden räumlich getrennter zweiter Überkompensationszonen (108) bei einer niedrigeren Implantationsenergie als für das Implantieren der Dotierstoffe des ersten Dotiertyps in die freiliegende Oberfläche (101a).
  12. Das Verfahren nach einem der Ansprüche 6 bis 10, wobei das Ausbilden der zweiten Halbleiterschicht (100b) umfasst: Ausbilden eines ersten Unterteilbereichs (100x) der zweiten Halbleiterschicht (100b) auf der freiliegenden Oberfläche (101a); Einbringen von Dotierstoffen des zweiten Dotiertyps in Abschnitte einer freiliegenden Hilfsprozessoberfläche (101b) des ersten Unterteilbereichs (100x) zum Ausbilden räumlich getrennter zweiter Überkompensationszonen (108); und Ausbilden eines verbleibenden Unterteilbereichs (100x) der zweiten Halbleiterschicht (100b) auf der Hilfsprozessoberfläche (101b).
  13. Das Verfahren nach einem der Ansprüche 11 und 12, wobei in jeder ersten Säule (121) mindestens zwei räumlich getrennte zweite Überkompensationszonen (108) ausgebildet werden.
  14. Das Verfahren nach Anspruch 13, wobei die räumlich getrennten zweiten Überkompensationszonen (108) direkt angrenzend an die zweiten Säulen (122) ausgebildet werden.
  15. Das Verfahren nach Anspruch 13, wobei die räumlich getrennten zweiten Überkompensationszonen (108) von den zweiten Säulen (122) beabstandet ausgebildet werden.
  16. Eine Superjunction-Halbleitervorrichtung (500), die aufweist: eine erste Säulen (121) eines ersten Leitungstyps und zweite Säulen (122) eines dem ersten Leitungstyp entgegengesetzten zweiten Leitungstyps aufweisende Superjunctionstruktur, wobei die zweiten Säulen (122) benachbarte erste Säulen (121) voneinander trennen und sich in einer vertikalen Richtung senkrecht zu einer ersten Oberfläche (101) eines Halbleiterteilbereichs (100) erstrecken, wobei die ersten Säulen (121) nicht gewellte Seitenwände haben und in einem vertikalen ersten Abschnitt (S1) der Superjunctionstruktur Dotierstoffe des ersten Leitungstyps Dotierstoffe des zweiten Leitungstyps überkompensieren.
  17. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 16, wobei der erste Abschnitt (S1) der Superjunctionstruktur einen Überschuss an Dotierstoffen des ersten Leitungstyps aufweist.
  18. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 16, wobei in einem vertikalen, direkt an den ersten Abschnitt (S1) angrenzenden zweiten Abschnitt (S2) der Superjunctionstruktur Dotierstoffe des zweiten Leitungstyps Dotierstoffe des ersten Leitungstyps überkompensieren.
  19. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 18, wobei der zweite Abschnitt (S2) der Superjunctionstruktur einen Überschuss an Dotierstoffen des zweiten Leitungstyps aufweist.
  20. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 18, wobei sich die ersten und zweiten Abschnitte (S1, S2) in einem in Bezug auf eine vertikale Ausdehnung der Superjunctionstruktur entlang einer vertikalen Richtung senkrecht zur ersten Oberfläche zentralen Drittel der Superjunctionstruktur befinden.
  21. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 18, wobei eine Grenzfläche zwischen den ersten und zweiten Abschnitten (S1, S2) in einem Bereich zwischen 0,4 × ch und 0,6 × ch liegt, und ch die vertikale Ausdehnung der Superjunctionstruktur ist.
  22. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 16, wobei sich die Seitenwände der ersten Säule (121) senkrecht zur ersten Oberfläche (101) erstrecken.
  23. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 16, wobei im ersten Abschnitt (S1) erste Überkompensationszonen (104) in den ersten Säulen (121) ausgebildet sind, und die ersten Überkompensationszonen (104) eine mittlere Nettodotierstoffkonzentration des ersten Leitungstyps von mindestens einem Zehnfachen einer maximalen Nettodotierstoffkonzentration in Endteilbereichen (121a, 121b) der ersten Säulen (121) außerhalb der ersten Überkompensationszonen (104) aufweisen.
  24. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 18, wobei der zweite Abschnitt (S2) der ersten Oberfläche (101) näher liegt als der erste Abschnitt (S1).
  25. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 18, wobei im zweiten Abschnitt (S2) zweite Überkompensationszonen (108) in den ersten Säulen (121) ausgebildet sind.
  26. Die Superjunction-Halbleitervorrichtung (500) nach Anspruch 18, wobei im zweiten Abschnitt zweite Überkompensationszonen (108) in den zweiten Säulen (122) gebildet sind und eine mittlere Nettodotierstoffkonzentration in den zweiten Überkompensationszonen (108) mindestens ein Zehnfaches einer mittleren Nettodotierstoffkonzentration in Endteilbereichen (122a, 122b) der zweiten Säulen (122) außerhalb der zweiten Überkompensationszonen (108) beträgt.
DE102014101859.1A 2013-02-18 2014-02-13 Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung Active DE102014101859B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/769,630 US8901623B2 (en) 2013-02-18 2013-02-18 Super junction semiconductor device with overcompensation zones
US13/769,630 2013-02-18

Publications (2)

Publication Number Publication Date
DE102014101859A1 true DE102014101859A1 (de) 2014-08-21
DE102014101859B4 DE102014101859B4 (de) 2020-07-09

Family

ID=51264060

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101859.1A Active DE102014101859B4 (de) 2013-02-18 2014-02-13 Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (2) US8901623B2 (de)
CN (1) CN103996623B (de)
DE (1) DE102014101859B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901623B2 (en) * 2013-02-18 2014-12-02 Infineon Technologies Austria Ag Super junction semiconductor device with overcompensation zones
JP6514519B2 (ja) 2015-02-16 2019-05-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102015120510A1 (de) 2015-11-26 2017-06-01 Infineon Technologies Austria Ag Verfahren zum Herstellen von Superjunction-Halbleitervorrichtungen mit einer Superstruktur in Ausrichtung mit einer Grundlage
DE102018112109A1 (de) * 2018-05-18 2019-11-21 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
CN113517332A (zh) * 2021-06-07 2021-10-19 西安电子科技大学 基于圆柱型超结区的复杂超结半导体器件及其制备方法
CN113540210A (zh) * 2021-06-18 2021-10-22 西安电子科技大学 一种新的超级结器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE19848828C2 (de) * 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE10120656C2 (de) 2001-04-27 2003-07-10 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP2005322700A (ja) * 2004-05-06 2005-11-17 Toshiba Corp 半導体装置及びその製造方法
JP4768259B2 (ja) 2004-12-21 2011-09-07 株式会社東芝 電力用半導体装置
JP2007012858A (ja) 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
DE102006055131A1 (de) 2005-11-28 2007-06-06 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
KR101279574B1 (ko) 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
DE102007001108B4 (de) 2007-01-04 2012-03-22 Infineon Technologies Ag Diode und Verfahren zu ihrer Herstellung
JP4564509B2 (ja) * 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
US20090057713A1 (en) 2007-08-31 2009-03-05 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body
US7936010B2 (en) 2007-12-27 2011-05-03 Infineon Technologies Austria Ag Power semiconductor having a lightly doped drift and buffer layer
DE102008003984B4 (de) 2008-01-11 2011-06-22 MAICO Elektroapparate-Fabrik GmbH, 78056 Rohrventilator
EP2530721A4 (de) * 2010-01-29 2017-11-29 Fuji Electric Co., Ltd. Halbleiterbauelement
JP2011216587A (ja) 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置
US8901623B2 (en) * 2013-02-18 2014-12-02 Infineon Technologies Austria Ag Super junction semiconductor device with overcompensation zones

Also Published As

Publication number Publication date
CN103996623A (zh) 2014-08-20
CN103996623B (zh) 2017-10-13
DE102014101859B4 (de) 2020-07-09
US20140231904A1 (en) 2014-08-21
US8901623B2 (en) 2014-12-02
US9012280B2 (en) 2015-04-21
US20150056782A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102005008495B4 (de) Verfahren zur Herstellung eines Kanten-Begrenzungsbereichs für ein Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich, Verfahren zur Herstellung eines Halbleiter-Chips, umfassend dieses und entsprechender Halbleiter-Chip
DE102013105567B4 (de) Halbleiterdiode und halbleitervorrichtung mit trenchstrukturen und verfahren zur herstellung
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102014100883B4 (de) Halbleitervorrichtungen mit einer Superübergangsstruktur, die eine vertikale Fremdstoffverteilung hat
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE112016000071T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102012209429A1 (de) Leistungshalbleiterbauelement mit hoher spannungsfestigkeit
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE102014105964A1 (de) Halbleitervorrichtung mit einer Superübergangsstruktur, die auf einer Kompensationsstruktur mit Kompensationsschichten beruht und einen Kompensationsrate-Gradienten hat
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102014105788B4 (de) Halbleitervorrichtung mit einer superjunction-struktur mit kompensationsschichten und einer dielektrischen schicht
DE102007005347A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative