DE102014101164A1 - Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
DE102014101164A1
DE102014101164A1 DE102014101164.3A DE102014101164A DE102014101164A1 DE 102014101164 A1 DE102014101164 A1 DE 102014101164A1 DE 102014101164 A DE102014101164 A DE 102014101164A DE 102014101164 A1 DE102014101164 A1 DE 102014101164A1
Authority
DE
Germany
Prior art keywords
area
overcompensation
layer
conductivity type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014101164.3A
Other languages
English (en)
Inventor
Hans-Joachim Schulze
Anton Mauder
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014101164A1 publication Critical patent/DE102014101164A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Halbleiterteil einer Halbleitervorrichtung weist eine Halbleiterschicht mit einer Driftzone eines ersten Leitfähigkeitstyps und zumindest einem Fremdstoffgebiet eines zweiten entgegengesetzten Leitfähigkeitstyps auf. Das Fremdstoffgebiet grenzt in einem Elementbereich an eine erste Oberfläche des Halbleiterteils an. Eine Verbindungsschicht grenzt gegenüberliegend der ersten Oberfläche direkt an die Halbleiterschicht an. In einem Abstand zur ersten Oberfläche ist in einem dem Elementbereich umgebenden Randbereich ein Überkompensationsgebiet ausgebildet. Das Überkompensationsgebiet und die Verbindungsschicht weisen entgegengesetzte Leitfähigkeitstypen auf. Ein Teil der Driftzone ist in einer zur ersten Oberfläche vertikalen Richtung zwischen der ersten Oberfläche und dem Überkompensationsgebiet angeordnet. Im Fall von lokalen Stromdichten injiziert das Überkompensationsgebiet Ladungsträger in die Halbleiterschicht, die lokal einem weiteren Anstieg der elektrischen Feldstärke entgegenwirken und das Risiko eines Avalanche-Durchbruchs reduzieren.

Description

  • HINTERGRUND
  • Leistungshalbleitervorrichtungen werden in elektrischen Leistungsschaltkreisen als Schalter zum Aus- und Einschalten von Lasten benutzt, die mit hohen Strömen versorgt werden. Typischerweise können Leistungshalbleitervorrichtungen in einem leitfähigen Modus einen hohen elektrischen Strom tragen und in einem Rückwärtssperr- und/oder Vorwärtssperrmodus hohen Sperrspannungen Stand halten. Randabschlussstrukturen glätten elektrische Feldprofile in einem Randbereich, der den aktiven Elementbereich umgibt, im Sperrmodus derart, dass die maximale elektrische Feldstärke in dem Randbereich sich zumindest der maximalen elektrischen Feldstärke in dem Elementbereich annähert. Die Randabschlussstruktur einer Halbleitervorrichtung mit einer n-Typ Driftzone kann Feldelektroden aufweisen, die in Gräben angeordnet sind, und kann p-Typ Gebiete direkt unterhalb der Gräben aufweisen, die an die Gräben angrenzen. Die p-Typ Gebiete glätten die Krümmung von Äquipotentiallinien im Randbereich.
  • Es ist erstrebenswert die Verlässlichkeit von Halbleitervorrichtungen zu erhöhen.
  • Diese Aufgabe wird erfindungsgemäß durch die unabhängigen Patentansprüche gelöst. Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform weist ein Halbleiterteil einer Halbleitervorrichtung eine Halbleiterschicht mit einer Driftzone eines ersten Leitfähigkeitstyps und zumindest einem Fremdstoff- bzw. Dotierstoffgebiet mit einem dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp auf. Das Fremdstoff- bzw. Dotierstoffgebiet grenzt an eine erste Oberfläche des Halbleiterteils in einem Elementbereich an. Eine Verbindungsschicht grenzt gegenüber der ersten Oberfläche direkt an die Halbleiterschicht an. Eine mittlere Fremdstoff- bzw. Dotierstoffkonzentration in der Verbindungsschicht ist wenigstens zehnmal größer als eine mittlere Fremdstoff- bzw. Dotierstoffkonzentration in der Driftzone. Ein Überkompensationsgebiet ist in einem den Elementbereich umgebenden Randbereich angeordnet. Das Überkompensationsgebiet und die Verbindungsschicht haben entgegengesetzte Leitfähigkeitstypen. In einer zur ersten Oberfläche vertikalen Richtung ist ein Teil der Driftzone zwischen der ersten Oberfläche und dem Überkompensationsgebiet angeordnet.
  • Eine weitere Ausführungsform bezieht sich auf einen Leistungsfeldeffektransistor mit einem Halbleiterteil, der eine Halbleiterschicht mit einer Driftzone eines ersten Leitfähigkeitstyps aufweist. Zumindest ein Fremdstoff- bzw. Dotierstoffgebiet mit einem entgegengesetzten zweiten Leitfähigkeitstyp grenzt in einen Elementbereich direkt an eine erste Oberfläche des Halbleiterteils an. Eine Verbindungsschicht des ersten Leitfähigkeitstyps grenzt gegenüber der ersten Oberfläche direkt an die Halbleiterschicht an. Eine mittlere Fremdstoff- bzw. Dotierstoffkonzentration in der Verbindungsschicht ist wenigstens zehnmal größer als eine mittlere Fremdstoff- bzw. Dotierstoffkonzentration in der Driftzone. Ein Überkompensationsgebiet des zweiten Leitfähigkeitstyps ist in einem den Elementbereich umgebenden Randbereich ausgebildet. In einer zur ersten Oberfläche vertikalen Richtung ist ein Teil der Driftzone zwischen der ersten Oberfläche und dem Überkompensationsgebiet angeordnet.
  • Ein Halbleiterteil eines Leistungsbipolartransistors mit isoliertem Gate weist eine Halbleiterschicht mit einer Driftzone eines ersten Leitfähigkeitstyps und zumindest einem Fremdstoff- bzw. Dotierstoffgebiet mit einem dem ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp auf. Das Fremdstoff- bzw. Dotierstoffgebiet grenzt in einem Elementbereich direkt an eine erste Oberfläche des Halbleiterteils an. Eine Verbindungsschicht des zweiten Leitfähigkeitstyps grenzt gegenüber der ersten Oberfläche direkt an die Halbleiterschicht an. Eine mittlere Fremdstoff- bzw. Dotierstoffkonzentration in der Verbindungsschicht ist wenigstens zehnmal größer als eine mittlere Fremdstoff- bzw. Dotierstoffkonzentration in der Driftzone. Ein Überkompensationsgebiet des zweiten Leitfähigkeitstyps ist in einem dem Elementbereich umgebenden Randbereich ausgebildet. In einer zur ersten Oberfläche vertikalen Richtung ist ein Teil der Driftzone zwischen der ersten Oberfläche und dem Überkompensationsgebiet angeordnet.
  • Eine weitere Ausführungsform bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung. Eine Halbleiterschicht, die eine Driftzone eines ersten Leitfähigkeitstyps aufweist, wird ausgebildet, wobei die Halbleiterschicht an eine Verbindungsschicht angrenzt. Eine mittlere Fremdstoff- bzw. Dotierstoffkonzentration in der Verbindungsschicht ist zumindest zehnmal so groß wie eine mittlere Fremdstoff- bzw. Dotierstoffkonzentration in der Driftzone. Eine Überkompensationszone mit einem dem Leitfähigkeitstyp der Verbindungsschicht entgegengesetzten Leitfähigkeitstyp wird in einem einen Elementbereich umgebenden Randbereich ausgebildet, wobei in einer zu einer Grenzfläche zwischen der Verbindungsschicht und der Halbleiterschicht senkrechten Richtung ein Teil der Driftzone zwischen der ersten Oberfläche und dem Überkompensationsgebiet angeordnet ist. Im Elementbereich wird zumindest ein Fremdstoff- bzw. Dotierstoffgebiet mit einem zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp ausgebildet, das gegenüber der Verbindungsschicht an eine erste Oberfläche der Halbleiterschicht angrenzt.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Teilbeschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu zueinander. Gleiche Referenzzeichen kennzeichnen einander entsprechende ähnliche Teile.
  • 1A stellt eine schematische Querschnittsansicht eines Halbleiterteils einer Halbleitervorrichtung mit einer Überkompensationszone in einem Randbereich gemäß einer Ausführungsform der Erfindung dar.
  • 1B stellt eine schematische Querschnittsansicht des Halbleiterteils aus 1A entlang der Linie B-B dar.
  • 1C stellt eine schematische Querschnittsansicht eines Halbleiterteils einer Halbleitervorrichtung gemäß einer Ausführungsform dar, in der ein Überkompensationsgebiet mit sich in einen Elementbereich hinein erstreckenden Streifengebieten ausgebildet ist.
  • 1D stellt eine schematische Querschnittsansicht eines Halbleiterteils einer Halbleitervorrichtung gemäß einer Ausführungsform dar, in der ein Überkompensationsgebiet mit zwei räumlich getrennten Inseln ausgebildet ist.
  • 1E stellt eine schematische Querschnittsansicht eines Halbleiterteils einer Halbleitervorrichtung gemäß einer Ausführungsform dar, in der ein Überkompensationsgebiet mit einer Mehrzahl von räumlich getrennten Inseln ausgebildet ist.
  • 2A stellt ein Diagramm dar, das Fremdstoffprofile entlang der Linie I-I in einem Elementbereich des Halbleiterteils aus 1A gemäß einer sich auf zwei epitaktische Schichten auf einer hochdotierten Verbindungsschicht beziehenden Ausführungsform darstellt.
  • 2B stellt ein Diagramm dar, das die Fremdstoffprofile entlang der Linie II-II in einem Randbereich des Halbleiterteils aus 1A gemäß der Ausführungsform aus 2A darstellt.
  • 3A stellt ein schematisches Diagramm dar, das die Fremdstoffprofile entlang der Linie I-I in einem Elementbereich des Halbleiterteils aus 1A gemäß einer sich auf Koimplantation beziehenden Ausführungsform darstellt.
  • 3B stellt ein schematisches Diagramm dar, das Fremdstoffprofile entlang der Linie II-II in einem Randbereich der Halbleitervorrichtung aus 1B gemäß der Ausführungsform aus 3A darstellt.
  • 4 stellt eine schematische Querschnittsansicht einer Halbleiterdiode mit einem Überkompensationsgebiet gemäß einer weiteren Ausführungsform dar.
  • 5A stellt eine schematische Querschnittsansicht eines IGBT ("insulated gate bipolar transistor", Bipolartransistor mit isoliertem Gate) mit einem Überkompensationsgebiet gemäß einer weiteren Ausführungsform dar.
  • 5B stellt eine schematische Querschnittsansicht eines IGBT mit einem Überkompensationsgebiet gemäß einer Ausführungsform dar, in der ein Gebiet mit hoher dynamischer Robustheit ausgebildet ist.
  • 6A stellt eine schematische Querschnittsansicht eines IGFET ("insulated gate field effect transistor", Isolierschichtfeldeffekttransistor bzw. Feldeffekttransistor mit isoliertem Gate) gemäß einer Ausführungsform dar, in der eine Feldplattenabschlussstruktur und ein Überkompensationsgebiet mit räumlich getrennten Inseln ausgebildet werden.
  • 6B stellt eine schematische Querschnittsansicht eines IGFET gemäß einer Ausführungsform dar, nach der Abschlussgräben und ein Überkompensationsgebiet mit räumlich getrennten Inseln ausgebildet werden.
  • 6C stellt eine schematische Querschnittsansicht eines IGFET mit einer Super-junction-Struktur gemäß einer weiteren Ausführungsform dar.
  • 7 stellt ein vereinfachtes Flussdiagramm eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform dar.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit den anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente oder Herstellungsverfahren mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas andere festgestellt wird.
  • Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und dergleichen sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls der Zusammenhang nicht klar etwas anderes anzeigt.
  • Der Begriff "elektrisch verbunden" beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall, eine Metallverbindung und/oder einen hochdotierten Halbleiter.
  • In den Figuren werden relative Dotierstoffkonzentrationen dargestellt, indem "–" oder "+" neben der Dotierungsart "n" und "p" angegeben wird. Zum Beispiel bedeutet "n–" eine kleinere Dotierstoffkonzentration als die Dotierstoffkonzentration in einem "n"-Dotierungsgebiet, während ein "n+"-Dotierungsgebiet eine größere Dotierstoffkonzentration als ein "n"-Dotierungsgebiet hat. Dotierungsgebiete mit der gleichen relativen Dotierstoffkonzentration haben nicht notwendigerweise die gleiche absolute Dotierstoffkonzentration. Zum Beispiel können zwei verschiedene "n"-Dotierungsgebiete die gleiche oder verschiedene absolute Dotierstoffkonzentrationen haben.
  • 1A und 1B stellen einen Halbleiterteil 100 einer Halbleitervorrichtung dar. Der Halbleiterteil 100 ist aus einem einkristallinen Halbleitermaterial wie zum Beispiel Silizium Si, Siliziumcarbid SiC, Germanium Ge, einem Siliziumgermaniumkristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs ausgebildet. Der Halbleiterteil 100 hat eine erste Oberfläche 101 und eine gegenüberliegende zweite Oberfläche 102, die parallel zueinander sind. Ein Abstand zwischen der ersten und zweiten Oberfläche 101, 102 beträgt zumindest 5 µm, zum Beispiel zumindest 50 µm. Eine zu der ersten und zweiten Oberfläche 101, 102 geneigte äußere Oberfläche 103 verbindet die erste und zweite Oberfläche 101, 102. Der Halbleiterteil 100 kann eine rechtwinklige Form mit einer Kantenlänge im Bereich von einigen Millimetern aufweisen. Die Normale auf die erste und zweite Oberfläche 101, 102 definiert eine vertikale Richtung und Richtungen senkrecht auf die Normalrichtung und parallel zur ersten und zweiten Oberfläche 101, 102 sind laterale Richtungen.
  • Wie in 1A dargestellt weist der Halbleiterteil 100 eine Verbindungsschicht 130 und eine Halbleiterschicht 120 mit einer Driftzone 121 eines ersten Leitfähigkeitstyps auf. Eine Fremdstoff- bzw. Dotierstoffverteilung in der Verbindungsschicht 130 kann annäherungsweise gleichförmig sein. Eine mittlere Fremdstoffkonzentration in der Verbindungsschicht 130 ist vergleichsweise hoch, z.B. zumindest 5 × 1018 cm–3. Die Verbindungsschicht 130 kann sich entlang der ganzen zweiten Oberfläche 102 erstrecken. Eine Dicke der Verbindungsschicht 130 kann zumindest 30% der Dicke der Halbleiterschicht 120 betragen.
  • Im Fall, dass die Halbleitervorrichtung eine Halbleiterdiode oder ein IGFET (Feldeffekttransistor mit isoliertem Gate bzw. Isolierschichtfeldeffekttransistor) ist, weist die Verbindungsschicht 130 den ersten Leitfähigkeitstyp auf, der der Leitfähigkeitstyp der Driftzone 121 ist. Im Fall, dass die Halbleitervorrichtung ein IGBT ist, weist die Verbindungsschicht 130 einen zweiten Leitfähigkeitstyp auf, der dem ersten Leitfähigkeitstyp entgegengesetzt ist und der dem Leitfähigkeitstyp der Driftzone 121 entgegengesetzt ist.
  • Die Halbleiterschicht 120 mit der Driftzone 121 bildet direkt die erste Oberfläche 101 und grenzt direkt an eine Prozessfläche der Verbindungsschicht 130 an, die parallel zur zweiten Oberfläche 103 ist. Eine mittlere Fremdstoffkonzentration in der Driftzone 121 ist wenigstens zehnmal geringer als die mittlere Fremdstoffkonzentration in der Verbindungsschicht 130. Eine vergleichsweise scharfe Stufe im vertikalen Fremdstoffprofil kennzeichnet die Grenzfläche zwischen der Verbindungsschicht 130 und der Driftzone 121. Alternativ kann eine Feldstoppzone 128 und/oder ein Puffergebiet des ersten Leitfähigkeitstyps zwischen der Driftzone 121 und der Verbindungsschicht 130 implementiert werden, wobei eine mittlere Nettofremdstoffkonzentration in einer Feldstoppzone 128 höher ist als in der Driftzone 121 und eine mittlere Nettofremdstoffkonzentration in einem Puffergebiet kleiner oder gleich der mittleren Fremdstoffkonzentration in der Driftzone 121 ist.
  • In einem Elementbereich 610 wird zumindest ein Fremdstoffgebiet 115 des zweiten Leitfähigkeitstyps in der Halbleiterschicht 120 entlang der ersten Oberfläche 101 und in einem Abstand zur Verbindungsschicht 130 ausgebildet. Das Fremdstoffgebiet 115 kann ein Anodengebiet einer Halbleiterdiode sein. Andere Ausführungsformen stellen eine Mehrzahl von Fremdstoffgebieten 115 bereit, die jeweils Fremdstoffwannen des ersten Leitfähigkeitstyps einschließen, wobei die Fremdstoffgebiete 115 als Bodygebiete und die Fremdstoffwannen als Sourcegebiete wirken. Die Body- und Sourcegebiete stellen Steuerblöcke von Schaltvorrichtungen wie IGFETs oder IGBTs dar. Die Halbleiterschicht 120 kann weitere Fremdstoffgebiete beider Leitfähigkeitstypen, leitfähige Strukturen, und/oder isolierende Strukturen aufweisen.
  • Zum Beispiel kann die Halbleiterschicht 120 eine Superjunction-Struktur mit aufeinanderfolgend angeordneten p-dotierten und n-dotierten Säulen zum Erreichen eines Kompensationseffekts aufweisen, der die Rückwärtsspannungssperrfähigkeit der Halbleiterschicht 120 verbessert ohne den Einschalt- oder Vorwärtswiderstand zu erhöhen.
  • 1B stellt einen annähernd rechtwinkligen Elementbereich 610 dar, der scharfe oder runde Ecken aufweisen kann. Der Elementbereich 610 weist ein oder mehrere Halbleiterelemente auf, die die Funktion der Halbleitervorrichtung definieren, zum Beispiel eine Diode, einen Bipolartransistor, einen JFET ("junction field effect transistor", Sperrschichtfeldeffekttransistor), einen IGFET, zum Beispiel einen MOSFET ("metal oxide semiconductor field effect transistor", Metalloxidhalbleiterfeldeffekttransistor) im üblichen Sinne, der FETs mit Metall und Nichtmetall-Gateelektroden aufweist, oder einen IGBT, wobei jeder Transistor eine Mehrzahl von in einem oder mehreren Zellenarrays angeordneten Transistorzellen aufweisen kann. Zum Beispiel kann der Elementbereich 610 sowohl die Anodenregion einer Halbleiterdiode oder die Source/Emitter- und Bodygebiete von IGFETs oder IGBTs, wie sie oben beschrieben wurden, als auch Gateelektroden aufweisen. Zusätzlich kann der Halbleiterteil 100 weitere Halbleiterelemente, wie etwa logische Schaltkreise, Treiberschaltungen, Prozessorschaltungen oder Speicherschaltkreise aufweisen.
  • Ein Randbereich 690 kann den Elementbereich 610 in der lateralen Richtung in einen am weitesten außen liegenden Gebiet des Halbleiterteils 100 umgeben. Der Randbereich 690 grenzt direkt an den Elementbereich 610 an und kann sich entlang der äußeren Oberfläche 103 erstrecken. Die Breite des Randbereichs 690 beträgt zumindest einige 10 µm oder mehr als 100 µm und hängt von der angestrebten Vorrichtungssperrspannungsfähigkeit ab. Im Randbereich 690 kann der Halbleiterteil 100 Randabschlusselemente aufweisen, die einen elektrischen Feldgradienten derart formen, dass in dem Randbereich 690 die maximale elektrische Feldstärke sich zumindest einer maximalen elektrischen Feldstärke in dem Elementbereich 610 annähert.
  • In einem An- oder Vorwärtsmodus der Halbleitervorrichtung fließt im Elementbereich 610 ein An-Zustands- oder Vorwärtsstrom zwischen der ersten und zweiten Oberfläche 101, 102. Ein nicht nur vernachlässigbarer Teil des An-Zustands- oder Vorwärtsstroms fließt in den Randbereich 690.
  • Ein Überkompensationsgebiet 125 eines Leitfähigkeitstyps, der dem Leitfähigkeitstyp der Verbindungsschicht 130 entgegengesetzt ist, wird in dem Randbereich 690 des Halbleiterteils 100 ausgebildet, wobei entlang der vertikalen Richtung ein Teil der Driftzone 121 zwischen der ersten Oberfläche 101 und dem Überkompensationsgebiet 125 angeordnet ist. In der dargestellten Ausführungsform, die sich auf IGFETs und Dioden bezieht, weist die Verbindungsschicht 130 den ersten Leitfähigkeitstyp auf und das Überkompensationsgebiet 125 weist den zweiten Leitfähigkeitstyp auf. In vertikaler Richtung trennt die Driftzone 121 das Überkompensationsgebiet 125 von der ersten Oberfläche 101 und anderen dotierten Gebieten oder elektrischen Strukturen einer Randabschlussstruktur.
  • Das Überkompensationsgebiet 125 kann ausschließlich zweite Fremdstoffe des zweiten Fremdstofftyps aufweisen. Gemäß einer Ausführungsform weist das Überkompensationsgebiet 125 sowohl erste Fremdstoffe der ersten Fremdstoffart und zweite Fremdstoffe der zweiten Fremdstoffart auf, wobei innerhalb zumindest eines Teils des Überkompensationsgebiets 125 eine Konzentration von zweiten Fremdstoffen die Konzentration der ersten Fremdstoffe übersteigt, z.B. etwa um dreimal zumindest 10 %, z.B. um zumindest 50 % oder zumindest dreimal. Die Dosie rung der zweiten Fremdstoffe kann zumindest 3 × 1013 cm–2, z.B. 3 × 1014 oder 1015 cm–2 betragen.
  • Gemäß einer Ausführungsform ist der erste Leitfähigkeitstyp n-Typ und der zweite Leitfähigkeitstyp p-Typ. Zum Beispiel sind die ersten Fremd- bzw. Dotierstoffe Arsen-, Antimon- oder Phosphoratome und die zweiten Fremd- bzw. Dotierstoffe Bor-, Gallium-, Aluminium- oder Indiumatome. Gemäß weiterer Ausführungsformen ist der erste Leitfähigkeitstyp p-Typ, wobei die ersten Fremdstoffe Bor-, Gallium-, Aluminium- oder Indiumatome und die zweiten Fremdstoffe sind Arsen-, Antimon- oder Phosphoratome sind.
  • Unmittelbar nachdem die Halbleitervorrichtung von einem Vorwärts- oder Anzustand in einen Rückwärts- oder Aus-Zustand geschaltet hat, werden bewegliche Ladungsträger, die den Vorwärts- oder An-Zustands-strom tragen und sich zur Schaltzeit sowohl im Elementbereich 610 als auch im Randbereich 690 aufhalten, in Elektroden auf der ersten und zweiten Oberfläche 101, 102 des Halbleiterteils 100 dissipiert. Ladungsträger des zweiten Leitfähigkeitstyps, z.B. Löcher im Fall eines n-FETs, werden durch eine elektrisch mit der ersten Oberfläche 101 verbundene Elektrode dissipiert und durchqueren deshalb eine Verarmungszone, die sich an einem pn-Übergang zwischen dem Fremdstoffgebiet 115 und der Driftzone 121 an einer Vorderseite gebildet hat. Die Ladung der beweglichen Ladungsträger addiert sich zur Ladung der unbeweglichen Fremdstoffionen und erhöht die elektrische Feldstärke derart, dass ein dynamischer Avalanche-(Lawinen-)durchbruch an der Vorderseite nahe dem pn-Übergang auftreten kann.
  • Wenn die Stromdichten, die aus dem dynamischen Avalanchedurchbruch resultieren, der durch Ladungsträger des zweiten Leitfähigkeitstyps, z.B. Löcher im Fall eines n-FETs, ausgelöst wurde, an der Vorderseite des Halbleiterteils 100 ausreichend hoch sind, können Stromfilamente, in denen die Stromdichte lokal erhöht ist, dort auftreten, wo der Halbleiterteil 100 inhomogen ist. An der n/n+-Grenzfläche auf einer Rückseite des Halbleiterteils 100 kann in einem Stromfilament eine erhöhte Dichte von mobilen Ladungsträgern des ersten Leitfähigkeitstyps, z.B. Elektronen im Fall eines n-FET, die lokale elektrische Feldstärke bis zur Avalanche-Feldstärke erhöhen, so dass das elektrische Feldprofil einen negativen Gradienten zwischen den beiden Spitzen an der Vorder- und Rückseite aufweist (Egawa-Effekt) und ein dynamischer Avalanche-Durchbruch, der die lokale Stromdichte weiter erhöht, kann sogar an der n/n+-Grenzfläche zwischen der Halbleiterschicht 120 und der Verbindungsschicht 130 auftreten. Die resultierende hohe thermische Belastung in den betroffenen Stromfilamenten kann den Halbleiterteil 100 irreversibel beschädigen.
  • In herkömmlichen Halbleitervorrichtungen leitet ein äußerer Teil des Elementbereichs 610, der direkt an dem Randbereich 690 angrenzt, mobile Ladungsträger sowohl des Randbereichs 690 als auch des betroffenen Teils des Elementbereichs 610 derart, dass der äußere Teil des Elementbereichs 610 die höchste Wahrscheinlichkeit aufweist, dass zerstörerische Stromfilamente in ihm auftreten. Der äußere Elementbereichs 610 bestimmt die Avalanche-Festigkeit der ganzen Halbleitervorrichtung.
  • Demgegenüber reduziert das Überkompensationsgebiet 125 der Ausführungsform den aktiven Emitterbereich im Randbereich 690 und als Folge daraus die lokale Emittereffizienz. Die reduzierte Emittereffizienz resultiert wiederum in niedrigeren Stromdichten im Randbereich 690. Wenn vom leitfähigen Modus in einen Sperrmodus geschaltet wird, leitet der äußere Teil des Elementbereichs 610 weniger Ladungsträger als in herkömmlichen Vorrichtungen. Des Weiteren reduzieren die zusätzlichen Fremdstoffe im Überkompensationsgebiet 125 sowohl die Ladungsträgerbeweglichkeit als auch die Lebenszeit von Minoritätsladungsträgern im Randbereich 690, was die Injektion von freien Ladungsträgern in dieser Region weiter reduziert.
  • Zudem injiziert in Gegenwart der hohen Dichten von mobilen Ladungsträgern des ersten Leitfähigkeitstyps, zum Beispiel Elektronen im Fall eines n-FETs, das Überkompensationsgebiet 125 Ladungsträger des zweiten Leitfähigkeitstyps, z.B. Löcher im Fall eines n-FETs, in die Halbleiterschicht 120, die die Ladungsträger des ersten Leitfähigkeitstyps zum Teil kompensieren und einem Anstieg der elektrischen Feldstärke entgegenwirken. Das Risiko eines destruktiven dynamischen Avalanche-Durchbruchs infolge des Egawa-Effekts wird reduziert. Unerwünschte dynamische Avalanche-Effekte entlang des Randbereichs 690, die für die Halbleitervorrichtung zerstörerisch sein können, können derart vermieden werden, dass Effekte, die nur entlang der Umfassung des Elementbereichs 610 auftreten, die Avalanche-Festigkeit der ganzen Vorrichtung nicht verschlechtern.
  • Das Überkompensationsgebiet 125 kann sich entlang aller vier Ränder erstrecken. Gemäß einer Ausführungsform kann das Überkompensationsgebiet 125 in einem umlaufenden Teil des Randbereichs 690 ausgebildet werden, der direkt an die äußere Oberfläche 103 des Halbleiterdies 500 angrenzt, oder in einem umlaufenden Teil in einem gewissem Abstand zur äußeren Oberfläche 103. Gemäß einer weiteren Ausführungsform wird das Überkompensationsgebiet annähernd im ganzen Randbereich 690 ausgebildet.
  • Das Überkompensationsgebiet 125 kann sich bis zu einem gewissen Grad in den Elementbereich 610 hinein erstrecken. Zum Beispiel kann ein Überlapp zwischen dem Überkompensationsgebiet 125 und dem Elementbereich 610 entlang einer, zwei oder mehreren Rändern, z.B. entlang des ganzen Umfangs, gleichförmig sein. Gemäß einer weiteren Ausführungsform weist das Überkompensationsgebiet 125 Streifengebiete auf, die sich vom Randbereich 690 in oder durch den Elementbereich 610 erstrecken. Gemäß einer weiteren Ausführungsform ist das Überkompensationsgebiet 125 nicht in den Elementbereich 610 ausgebildet oder weist Streifengebiete auf, die sich an leitenden Linien zum Verbinden von Gateelektroden oder Feldelektroden im Elementbereich 610 ausrichten, so dass die Effizienz des Elementbereichs 610 nicht durch das Überkompensationsgebiet 125 verringert wird. Eine mittlere Nettofremdstoffkonzentration im Über kompensationsgebiet 125 beträgt mindestens 1 × 1017 cm–3, z.B. zumindest 1 × 1018 cm–3.
  • Das Überkompensationsgebiet 125 kann sich entlang der Grenzfläche zwischen der Verbindungsschicht 130 und der Driftzone 121 erstrecken und kann vollständig oder hauptsächlich in der Verbindungsschicht 130, vollständig oder hauptsächlich in der Driftzone 121 oder sowohl in der Verbindungsschicht 130 und der Driftzone 121 ausgebildet sein. Gemäß einer Ausführungsform ist das Überkompensationsgebiet 125 in einem Bereich der Halbleiterschicht 120, der auf die Verbindungsschicht 130 hin ausgerichtet ist, und in einen Abstand zur Verbindungsschicht 130 ausgebildet, wobei der Abstand zur Verbindungsschicht kleiner ist als der zur ersten Oberfläche 101. Der Abstand zur Verbindungsschicht 130 kann zwischen 0 % und 30 % einer vertikalen Ausdehnung der Driftzone 121 betragen, so dass das Überkompensationsgebiet 125 ausreichend nahe an der n/n+-Grenzfläche liegt. Eine vertikale Ausdehnung des Überkompensationsgebiets 125 kann zumindest 200 nm betragen, zum Beispiel zumindest 1 µm, so dass das Überkompensationsgebiet 125 eine genügend große Anzahl von Ladungsträgern aufbringen kann. Teile der Driftzone 121 trennen das Überkompensationsgebiet 125 von anderen Fremdstoffgebieten und Isolatorstrukturen der Randabschlussstruktur.
  • Das Überkompensationsgebiet 125 ist räumlich getrennt von einer Elektrodenstruktur, die an die zweite Oberfläche angrenzt und potentialfrei ist.
  • Wie in 1A dargestellt, kann die Halbleiterschicht 120 zwischen der Driftzone 121 und der Verbindungsschicht 130 eine Feldstoppzone 128 des ersten Leitfähigkeitstyps aufweisen, wobei die Feldstoppzone 128 eine höhere mittlere Fremdstoffkonzentration als die Driftzone 121 und eine niedrigere mittlere Fremdstoffkonzentration als die Verbindungsschicht 130 aufweist. Zum Beispiel übersteigt eine mittlere Fremdstoffkonzentration in der Feldstoppzone 128 die mittlere Fremdstoffkonzentration in der Driftzone 121 um wenigstens das Fünffache und ist um wenigstens das Fünffache kleiner als die mittlere Fremdstoffkonzentration in der Verbindungsschicht 130. In der Feldstoppzone 128 kann die Nettofremdstoff- bzw. Nettodotierstoffkonzentration gleichförmig sein. Gemäß weiteren Ausführungsformen kann die Feldstoppzone 128 zwei oder mehrere gleichförmig dotierte und vertikal angeordnete Teile mit verschiedenen Fremdstoff- bzw. Dotierstoffkonzentrationen aufweisen. Die Fremdstoffkonzentration in der Feldstoppzone 128 kann sich mit zunehmenden Abstand zu der ersten Oberfläche 101 ändern, zum Beispiel linear. Gemäß weiterer Ausführungsformen ist ein vertikales Fremdstoffprofil der Feldstoppzone 128 eine Gaußsche Verteilung. Alternativ oder zusätzlich zur Feldstoppzone 128 kann der Halbleiterteil 100 ein Puffergebiet mit einer mittleren Nettofremdstoffkonzentration aufweisen, die kleiner oder gleich zur mittleren Nettodotierstoffkonzentration in der Driftzone 121 ist.
  • Das Überkompensationsgebiet 125 kann ausschließlich innerhalb der Feldstoppzone 128, in vertikal aneinander angrenzenden Abschnitten der Feldstoppzone 128 und der Verbindungsschicht 130 oder in vertikal aneinander angrenzenden Abschnitten der Feld- stoppzone 128 und der Driftzone 121 ausgebildet sein.
  • In ähnlicher Weise kann das Überkompensationsgebiet 125 ausschließlich innerhalb des Puffergebiets, in vertikal aneinander angrenzenden Abschnitten des Puffergebiets und der Verbindungsschicht 130 oder in vertikal aneinander angrenzenden Abschnitten des Puffergebiets und der Driftzone 121 ausgebildet sein.
  • Gemäß 1B ist das Überkompensationsgebiet 125 ein Ring, der den Elementbereich 610 umgibt, oder weist einen solchen auf, wobei das Überkompensationsgebiet 125 sowohl direkt an die äußere Oberfläche 103 als auch an den Elementbereich 610 angrenzt und sich über den kompletten Randbereich 690 erstreckt. Gemäß anderer Ausführungsformen kann das Überkompensationsgebiet 125 in einem Abstand zur äußeren Oberfläche 103 oder zum Elementbereich 610 oder sowohl zur äußeren Oberfläche 103 als auch zum Elementbereich 610 angeordnet sein.
  • In 1C weist das Überkompensationsgebiet 125 Streifengebiete 125b auf, die sich vom Randbereich 690 in den Elementbereich 610 hinein erstrecken und dort enden. Die Streifengebiete 125b können nach Verbindungsleitungen ausgerichtet sein, die auf der ersten Oberfläche 101 ausgebildet sind, um leitfähige Strukturen innerhalb des Elementbereichs 610 miteinander und/oder mit Kontaktpads oder elektrischen Schaltkreisen außerhalb des Elementbereichs 610 zu verbinden. Zum Beispiel sind die Streifengebiete 125b vertikal mit Gatefingern ausgerichtet, die Gateelektroden mit dem Elementbereich 610 verbinden. Alternativ oder zusätzlich kann das Überkompensationsgebiet 125 weitere Streifengebiete 125c aufweisen, die sich von dem Randbereich 690 in den Elementbereich 610 erstrecken und sich durch den kompletten Elementbereich 610 erstrecken. Die weiteren Streifengebiete 125c können in der vertikalen Projektion von Leitungslinien angeordnet sein, die oberhalb der ersten Oberfläche 101 angeordnet sind. Zum Beispiel können die weiteren Streifengebiete 125c in der vertikalen Projektion von Feldelektrodenverbindungsleitungen angeordnet sein.
  • Das Überkompensationsgebiet 125 der 1D weist zwei räumlich getrennte konzentrische ringförmige Inseln 125a auf, die mit Abstand zur äußeren Oberfläche 103 und dem Elementbereich 610 angeordnet sind.
  • 1E stellt ein Überkompensationsgebiet 125 dar, das eine Mehrzahl von räumlich getrennten Inseln 125a aufweist. Die lateralen Querschnitte der Inseln können Kreise, Ovale, Ellipsen oder Polygone mit scharfen oder runden Ecken, z.B. Rechtecke sein. Die räumlich getrennten Inseln 125a können regelmäßig entlang eines, zweier oder mehrerer konzentrischer Ringe um den Elementbereich 610 herum angeordnet sein. Alternativ kann das Überkompensationsgebiet 125 die umgekehrte Form aufweisen und einen verbundenen Bereich mit entgegengesetzt dotierten "Löchern" aufweisen, deren laterale Querschnitte Kreise, Ovale, Ellipsen oder Polygone mit scharfen oder runden Ecken, z.B. Rechtecke sein können. Die Löcher können regelmäßig entlang eines, zweier oder mehrerer konzentrischer Ringe um den Elementbereich 610 herum angeordnet sein.
  • Ein lateraler Spannungsabfall über dem Überkompensationsgebiet 125 ist eine Funktion seiner lateralen Ausdehnung. Der Spannungsabfall über jeder einzelnen Insel 125a ist kleiner als der Spannungsabfall über ein einteiliges Überkompensationsgebiet 125, das den Elementbereich 610 umgibt. Bei hinreichend kleinen lateralen Spannungsabfällen injizieren die Inseln 125a keine Ladungsträger bei den vergleichsweise niedrigen Stromdichten im normalen Betriebsmodus der Halbleitervorrichtung.
  • 2A und 2B beziehen sich auf Fremdstoffprofile entlang der Linien I-I und II-II der 1A. 2A stellt die vertikalen Fremdstoffprofile (Fremdstoffkonzentrationsgradienten) von Atomen eines ersten Fremdstofftyps (erste Fremdstoffe) im Elementbereich 610 dar. Die Verbindungsschicht 130 kann eine gleichförmige anfängliche Fremdstoffkonzentration von mehr als 1017 cm–3, zum Beispiel ungefähr 5 × 1018 cm–3 oder sogar höher, aufweisen. Die Feldstoppzone 128 kann eine epitaktische Schicht mit einer gleichförmigen anfänglichen Fremdstoffkonzentration sein, die um wenigstens fünfmal kleiner ist als die der Verbindungsschicht 130. Gemäß einer Ausführungsform kann die anfängliche Fremdstoffkonzentration in der Feldstoppzone höchstens 5 × 1016 cm–3 sein. Eine Driftzone 121 der Halbleiterschicht 120 wird aus einer epitaktischen Schicht mit einer gleichförmigen anfänglichen Fremdstoffkonzentration, die um mindestens fünfmal kleiner ist als die der Feldstoppzone 128, zum Beispiel zumindest 1014 cm–3, ist, ausgebildet. Gemäß der Ausführungsform ist die anfängliche Fremdstoffkonzentration in der Driftzone 121 2 × 1014 cm–3 und die anfängliche Fremdstoff konzentration in der Feldstoppzone 128 2 × 1015 cm–3.
  • In Super-Junction-Vorrichtungen kann die Fremdstoffkonzentration in dem Teil der Driftzone 121, der einen Teil der Super-Junction-Struktur bildet, eine mittlere Nettofremdstoffkon zentration zwischen 1 × 1015 und 1 × 1017 cm–3 aufweisen. Demgemäß kann die anfängliche Fremdstoffkonzentration in der Feld stoppzone 128 höher als 2 × 1015 cm–3, zum Beispiel bis zu 2 × 1016 cm–3, sein.
  • Gemäß einer weiteren Ausführungsform sind die anfänglichen Fremdstoffkonzentrationen der Feldstoppzone 128 und/oder der Driftzone 121 nicht gleichförmig, sondern variieren entlang der vertikalen Richtung. Die Fremdstoffe in der Verbindungsschicht 130 sind z.B. Arsenatome und die Fremdstoffe in der Feldstoppzone 128 sind Phosphoratome. Die Fremdstoffprofile 201a geben die anfänglichen Fremdstoffprofile entlang der Linie I-I der 1A für Phosphor und die Fremdstoffprofile 201b für Arsenatome an.
  • Die endgültigen Fremdstoffprofile 211a, 211b ergeben sich aus den anfänglichen Fremdstoffprofilen 201a, 201b durch thermischen Ausheilen bei einer hohen Temperatur, zum Beispiel bei 1150 Grad Celsius für 200 Minuten. Während des thermischen Ausheilens diffundieren die Fremdstoffe von höher dotierten Gebieten zu niedriger dotierten Gebieten, wobei die Fremdstoffprofile geglättet werden und sich z.B. die endgültigen Fremdstoffprofile 211a und 211b ergeben.
  • 2B stellt die entsprechenden Fremdstoffprofile in dem Randbereich 690 dar. Zusätzlich zu den Fremdstoffprofilen 201a, 201b, 211a, 211b der 2A stellt 2B ein anfängliches Fremdstoffprofil 202 für zweite Fremdstoffe des zweiten Leitfähigkeitstyps dar, das aus der Implantation von Bor an der Grenzfläche zwischen der Halbleiterschicht 120 und der Verbindungsschicht 130 mit einer Flächendichte von 2 × 1014 cm–2 und einer Implantationsenergie von 80 keV in dem Randbereich 690 resultiert. Das endgültige Fremdstoffprofil 212 für die zweiten Fremdstoffe ergibt sich nach dem thermischen Ausheilen. Das anfängliche Fremdstoffprofil 202, d.h. die Implantation von Bor, wird derart gesteuert, dass nach dem Ausheilen das implantierte Bor die ersten Fremdstoffe in einen vorbestimmten Überkompensationsgebiet 125 überkompensiert. Der Leitfähigkeitstyp des Überkompensationsgebiets 125 ist demjenigen der Verbindungsschicht 130 und der Driftzone 121 entgegengesetzt. Die resultierende reduzierte Emittereffizienz führt zu niedrigeren Stromdichten im Randbereich 690. Bei hohen Feldstärken entlang des pn-Übergangs entlang der Ränder des Überkompensationsgebiets 125 injiziert das Überkompensationsgebiet 125 bewegliche Ladungsträger, die die Ladung der mobilen Ladungsträger nahe der n/n+-Grenzfläche kompensieren und dadurch einen weiteren Anstieg der elektrischen Feldstärke entgegenwirken und ein Auslösen eines Avalanche-Durchbruchs an der n/n+-Grenzfläche verzögern. Der schraffierte Bereich in 2B zwischen den endgültigen Fremdstoffprofilen 212a, 211b und 211a definiert das Überkompensationsgebiet 125.
  • Das Implantieren der zweiten Fremdstoffe kann ausgeführt werden, bevor die Halbleiterschicht 120 durch Epitaxie auf der Verbindungsschicht 130 aufgewachsen wird. Ein Hochtemperaturverfahren, z.B. ein RTA-("rapid thermal annealing", schnelles thermisches Ausheilen) Verfahren oder ein Laserverfahren mit oder ohne Schmelzen können benutzt werden, um Implantationsschäden auszuheilen, die durch die zweiten Fremdstoffe vor der epitaktischen Abscheidung verursacht wurden. Ein Oxidationsprozess kann ausgeführt werden, um Implantationsschäden zu heilen, die bei hohen Implantationsdosen auftreten, wobei das aufgewachsene Oxid entfernt wird, bevor weitere Teile der Halbleiterschicht 120 durch Epitaxie auf der Verbindungsschicht 130 aufgewachsen werden. Alternativ kann die Implantation der zweiten Fremdstoffe ausgeführt werden, nachdem ein erster Teil der Feldstoppzone 128 durch Epitaxie ausgebildet wurde. Die Implantationsschäden, die durch die implantierten Fremdstoffe verursacht wurden, können ausgeheilt werden und hierauf kann ein zweiter Teil der Feldstoppzone 128 ausgebildet werden.
  • 3A und 3B beziehen sich auf eine Ausführungsform, in der Ko-implantation von ersten und zweiten Fremdstoffen in die Verbindungsschicht 130 benutzt wird, und stellen Fremdstoffprofile entlang der Linien I-I und II-II der 1B dar. Gemäß 3A weist die Verbindungsschicht 130 im Elementbereich 610 anfängliche Fremdstoffprofile 301b aus Arsenatomen mit einer gleichförmigen anfänglichen Fremdstoffkonzentration von etwa 5 × 1018 cm–3 auf, die einen spezifischen elektrischen Widerstand von etwa 10 mΩcm entsprechen. Eine Feldstoppzone 128 grenzt direkt an die Verbindungsschicht 130 an. Die Feldstoppzone 128 weist eine anfängliche gleichförmige Fremdstoffkon zentration von ersten Fremdstoffen von etwa 2 × 1015 cm–3 auf. Eine Driftzone 121 weist eine gleichförmige anfängliche Fremd stoffkonzentration von Phosphoratomen von 2 × 1014 cm–3 auf. Nach einem thermischen Ausheilen bei 1150 Grad Celsius für 200 Minuten ergibt sich das endgültige Fremdstoffprofil 311a für Phosphor und das endgültige Fremdstoffprofil 311b für Arsen aus den anfänglichen Fremdstoffprofilen 301a, 301b.
  • 3B stellt die Fremdstoffprofile in dem Randbereich 690 dar. Die anfänglichen und endgültigen Fremdstoffprofile 301a, 301b, 311a, 311b entsprechen denen der 3A. Des Weiteren wird zum Ausbilden des Überkompensationsgebiets 125 ein anfängliches Fremdstoffprofil 303 aus Boratomen mittels einer Implantation von 3 × 1014 cm–2 Bor und einer Implantationsenergie von 70 keV erzeugt. Ein zusätzliche Implantation von Phosphoratomen kann benutzt werden, um die Lage, die Ausdehnung und das Fremdstoffprofil des Überkompensationsgebiets 125 exakt einzustellen. Zum Beispiel werden die Phosphoratome mit einer Implantationsdosis von 2 × 1014 cm–2 und einer Implantationsenergie von 45 keV an der Grenzfläche zwischen der Verbindungsschicht 130 und der Halbleiterschicht 120 implantiert, wie durch das anfängliche Dotierungsprofil 302 dargestellt. Aufgrund der ähnlichen Diffusionseigenschaften von Phosphor und Bor sind nach einem Ausheilen die Lage und Ausdehnung des schraffierten Bereichs 125x zwischen den endgültigen Fremdstoffprofilen 312, 313, der das Überkompensationsgebiet 125 definiert, präzise definiert.
  • Die zusätzliche Phosphorimplantation erhöht die Streuung und Rekombination von Ladungsträgern, was in einer reduzierten Ladungsträgerbeweglichkeit und Minoritätsladungsträgerlebensdauer im Randbereich 690 führt und damit zu einer reduzierten Injektion von freien Ladungsträger in diesem Gebiet. Das zusätzlich implantierte Phosphor reduziert eine mögliche Reduktion der Durchbruchsspannung und eine unerwünschte Injektion unter anderen Betriebsbedingungen.
  • Während die Ausführungsformen der 3A und 3B eine Phosphor/Bor-Ko-implantation mit einer Arsenverbindungsschicht kombinieren, können andere Ausführungsformen Implantationen beider Arten in Verbindung mit anderen Verbindungsschichtmaterialien aufweisen, um Nutzen aus der Reduktion der Ladungsträgerbeweglichkeit und Minoritätsladungsträgerlebensdauer zu ziehen.
  • Die Ausführungsformen weisen eine lokale Reduktion der Injektion von freien Ladungsträgern in den Randbereich durch eine lokale kompensationsähnliche Implantation von Fremdstoffen zur Verminderung der dynamischen Robustheit der Halbleitervorrichtung auf.
  • Gemäß weiterer Ausführungsformen kann das Ausbilden des Überkompensationsgebiets 125 mit dem Ausbilden einer Feldstoppzone 128 in der Halbleiterschicht 120 sowohl im Randbereich 690 als auch im Elementbereich 610 kombiniert werden, ohne ein Epitaxieverfahren, das verschiedene Dotierstoffkonzentrationen bereitstellt. Zum Beispiel kann eine Feldstoppzone 128 durch Erhöhen einer lokalen Phosphorkonzentration mit Bezug auf eine lokale Borkonzentration ausgebildet werden oder durch Bereitstellen einer wesentlich höheren Implantationsenergie für Bor als für Phosphor. Die sich ergebenden Fremdstoffprofile können eine Feldstoppzone 128 ergeben, die eine mittlere Fremdstoffkonzentration aufweist, die im Verglich zu einer Konzentration einer Feldstoppzone 128 groß ist, die aus einer durch Epitaxie gewachsenen Schicht ausgebildet wurde.
  • Eine mittlere Nettofremdstoffkonzentration in der Feldstoppzo ne 128 im Bereich 1015 cm–3 bis 1016 cm–3 oder höher kann den Beginn der Erzeugung von Ladungsträgern an der n/n+-Grenzfläche zu höheren Stromdichten verschieben.
  • 4 stellt eine Halbleiterdiode 500 dar. Ein Halbleiterteil 100 weist eine n+-dotierte Verbindungsschicht 130 und eine Halbleiterschicht 120 auf. Die Verbindungsschicht 130 kann eine Substratschicht sein, auf der die Halbleiterschicht 120 durch Epitaxie aufgewachsen wird. Gemäß weiterer Ausführungsformen wird die Verbindungsschicht 130 durch Epitaxie auf ein Hilfssubstrat aufgewachsen, das nach dem Epitaxieprozess durch einen Dünnungsprozess des Halbleiterteils 100 entfernt wird. In anderen Ausführungsformen kann die Driftzone 121 eine Substratschicht sein und die Verbindungsschicht 130 wird durch aktiviertes Implantieren von der zweiten Oberfläche 102 aus ausgebildet.
  • Die Halbleiterschicht 120 weist eine Driftzone 121 mit einer niedrigeren Konzentration von n-Typ Fremdstoffen als die Konzentration der Verbindungsschicht 130 auf. Ein p+-dotiertes Fremdstoffgebiet 115 bildet ein Anodengebiet, das sich entlang einer ersten Oberfläche 101 des Halbleiterteils 100 erstreckt. Das Anodengebiet ist in einem Abstand zu einer äußeren Oberfläche 103 ausgebildet, die gegen die erste Oberfläche 101 geneigt ist. Das p+-dotierte Anodengebiet definiert einen Elementbereich 610, der von einem Randbereich 690 umgeben ist.
  • Eine erste Elektrodenstruktur 310, die mit dem Anodengebiet elektrisch verbunden ist, kann direkt an die erste Oberfläche 101 angrenzen. Eine zweite Elektrodenstruktur 320 kann an einer zweiten Oberfläche 102 des Halbleiterteils 100 ausgebildet sein, die parallel und gegenüberliegend der ersten Oberfläche 101 ist. Die zweite Elektrodenstruktur 320 ist elektrisch mit der Verbindungsschicht 130 verbunden.
  • Jede der ersten und zweiten Elektrodenstrukturen 310, 320 kann bestehen aus oder als Hauptbestandteil enthalten: Aluminium Al, Kupfer Cu, oder Legierungen von Aluminium oder Kupfer, zum Beispiel AlSi, AlCu oder AlSiCu. Gemäß weiterer Ausführungsformen können eine oder beide der ersten und zweiten Elektrodenstrukturen 310, 320 als Hauptbestandteil(e) Nickel Ni, Titan Ti, Silber Ag, Gold Au, Platin Pt und/oder Palladium Pd aufweisen. Zum Beispiel weist zumindest eine der ersten und zweiten Elektrodenstrukturen 310, 320 zwei oder mehrere Unterschichten auf, wobei jede Unterschicht eines oder mehrere aus der Liste von Ni, Ti, Ag, Au, Pt und Pd als Hauptbestandteil(e) aufweist, z.B. Silizide und/oder Legierungen.
  • Im Randbereich 690 bilden räumlich getrennte Inseln 125a ein Überkompensationsgebiet 125 zwischen der Verbindungsschicht 130 und der Driftzone 121. In den Inseln 125a, überkompensiert ein Gegenimplanatat lokal die n-Fremdstoffe des Halbleiterteils 100. Gemäß der dargestellten Ausführungsform wird das Überkompensationsgebiet 125 sowohl in Teilen der Driftzone 121 als auch der Verbindungsschicht 130 ausgebildet. Das Überkompensationsgebiet 125 ist in einem Abstand zur zweiten Oberfläche 102 angeordnet, ist nicht elektrisch mit der zweiten Elektrodenstruktur 320 verbunden und ist potentialfrei.
  • Die Inseln 125a reduzieren, im Fall dass eine hohe elektrische Feldstärke lokal neben den pn-Übergängen der Inseln 125a auftritt, die Emittereffizienz und injizieren Löcher in die umgebende n-dotierte Struktur derart, dass das Risiko eines zerstörerischen Avalanche-Durchbruchs entlang eines äußeren Teils des Elementbereichs 610 reduziert wird.
  • Andere Ausführungsformen können eine Feldstoppzone mit einer mittleren Fremdstoffkonzentration aufweisen, die kleiner ist als die der Verbindungsschicht 130 und größer als die der Driftzone 121, wobei zumindest ein Teil des Überkompensationsgebiets 125 in der Feldstoppzone ausgebildet ist. Gemäß anderer Ausführungsformen ist das Überkompensationsgebiet 125 auf die Verbindungsschicht 130 oder die Feldstoppzone beschränkt.
  • In 5A weist ein IGBT 500 einen Halbleiterteil 100 mit einer p+-dotierten Verbindungsschicht 130 auf. Eine Halbleiterschicht 120 mit einer n–-dotierten Driftzone 121 ist in direktem Kontakt mit der Verbindungsschicht 130 angeordnet. Eine n-dotierte Feldstoppzone 128 kann in der Halbleiterschicht zwischen der Verbindungsschicht 130 und der n–-dotierten Driftzone 121 angeordnet sein. In einem Elementbereich 610 trennen p-dotierte Fremdstoffgebiete 115, die Bodygebiete formen, n+-dotierte Emittergebiete 110, die als Fremdstoffwannen innerhalb der Bodygebiete ausgebildet sind, von der Driftzone 121. Ein an Gateelektroden 210, die in sich durch die Fremdstoffgebiete 115 in die Driftzone 121 erstreckenden Gräben angeordnet sind und von den Fremdstoffgebieten (Bodygebieten) 115 durch Gatedielektrika 205 getrennt sind, angelegte Spannung steuert einen Strom durch die Fremdstoffgebiete 115.
  • Eine erste Elektrodenstruktur 310 ist an der ersten Oberfläche 101 ausgebildet und elektrisch mit den Fremdstoffgebieten 115 und den Emittergebieten 110 verbunden. Eine zweite Elektrodenstruktur 320 grenzt direkt an die Verbindungsschicht 130 an und ist elektrisch mit der Verbindungsschicht 130 verbunden. Bezüglich der Struktur und den Materialien der ersten und zweiten Elektrodenstrukturen wird auf die Beschreibung von 4 verwiesen.
  • In einem Randbereich 690, der sich entlang einer äußeren Oberfläche 103 erstreckt, kann eine Feldplattenabschlussstruktur ausgebildet sein, die eine dielektrische Schicht 295 zwischen dem Halbleiterteil 100 und der ersten Elektrodenstruktur 301 und ein niedrig p-dotierte Übergangsabschlussausdehnngsgebiet 125, das in der Halbleiterschicht 120 entlang der ersten Oberfläche 101 ausgebildet ist, aufweisen. An der zur ersten Oberfläche 101 parallelen zweiten Oberfläche 102 können die zweite Elektrodenstruktur 320 und die Verbindungsschicht 130 sich über die gesamte Querschnittsfläche des Halbleiterteils 100 erstrecken.
  • Eine n-Typ Kompensationszone 125, die aus einem Stück sein kann, oder die räumlich getrennte Inseln 125a aufweist, ist in einem Randbereich 690 in einem Abschnitt des Halbleiterteils 100 ausgebildet, der zur zweiten Oberfläche 102 hin orientiert ist. Die Inseln 125a können ganz oder vollständig in der Halbleiterschicht 120 ausgebildet sein. In den Inseln 125a überkompensiert eine Gegenimplantation die p-Typ Fremdstoffe der Halbleiterschicht 120.
  • Beim Schalten aus einem leitenden Vorwärtsbetrieb in einen sperrenden Vorwärtsbetrieb können die n-dotierten Inseln 125a Elektronen injizieren, die zuvor im vorwärts gerichteten Anzustand von der Rückseite aus injizierte Löcher kompensieren.
  • Gemäß der Ausführungsform von 5B fehlt die Elektrodenstruktur 320 im Randbereich 690. Die Verbindungsschicht 130 kann im Randbereich 690 fehlen oder kann ein Gebiet hoher dynamischer Robustheit 131 aufweisen, das die Emittereffizienz im Randbereich 690 lokal reduziert. Die n-dotierten Inseln 125a können sich in das Gebiet hochdynamischer Robustheit 131 hinein erstrecken.
  • 6A bezieht sich auf einen n-IGFET mit einer n-dotierten Verbindungsschicht 130. Die Driftzone 121 weist einen niedrig dotierten Bereich 121a, der direkt an die Verbindungsschicht 130 angrenzt, und einen höher dotierten Teil 121b zwischen dem niedrig dotierten Teil 121a und den ersten Fremdstoffgebieten 115 auf, die die Bodygebiete bilden. Gategräben weisen Feldelektroden 250 auf, die durch ein Felddielektrikum 235 von der Driftzone 121 getrennt sind, das dicker als das Gatedielektrikum 205 ist. Im Randbereich 690 weist eine Feldplattenabschlussstruktur eine dielektrische Schicht 295, die die erste Elektrodenstruktur 310 von dem Halbleiterteil 100 trennt, und ein p-dotiertes Junction-Terminal-Extension-Gebiet (JTE, Übergangsabschlussausdehnungsgebiet) 195 auf, das in der Halbleiterschicht 120 ausgebildet ist und sich von dem Zellenbereich 610 bis in den Randbereich 690 erstreckt. Das Junction-Terminal-Extension-Gebiet 195 ist mit einem Abstand zur äußeren Oberfläche 103 angeordnet.
  • P-dotierte Inseln 125a sind entlang einer Grenzfläche zwischen der Halbleiterschicht 120 und der Verbindungsschicht 130 im Randbereich 690 ausgebildet. Die Inseln 125a sind mit einem Abstand sowohl zu der zweiten Oberfläche 102 als auch zu dem Junction-Terminal-Extension-Gebiet 195 angeordnet. Teile der Driftzone 121 schließen das Überkompensationsgebiet mit den Inseln 125 gegen andere zwischen der ersten Oberfläche 101 und den Inseln 125a ausgebildete Strukturen vollständig ab. Die p-dotierten Inseln 125a sind vollständig in n-dotierte Gebiete eingebettet.
  • Die Driftzone 121 kann einen höher dotierten Bereich 121b zwischen den Gategräben und einen niedriger dotierten Bereich 121a zwischen dem höher dotierten Bereich 121b und der Verbindungsschicht 130 aufweisen.
  • Der n-IGFET aus 6B weist eine Randabschlussstruktur mit Feldelektroden 250 auf, die in Gräben angeordnet sind, die sich von der ersten Oberfläche 101 durch den höher dotierten Bereich 121b der Driftzone 121 in den niedriger dotierten Bereich 121a erstrecken. Dicke Feldelektrodendielektrika 235 isolieren die Feldelektroden 250 elektrisch von dem umgebenden Halbleitermaterial. Unterhalb der Gräben mit den Feldelektroden 250 formen p-Typ "Blasen" 123 das elektrische Feld im Randbereich 690 derart, dass die Krümmung (der Krümmungsradius) von Äquipotentiallinien im Rückwärtsbetrieb geglättet wird. Teile der Driftzone 121 trennen die Blasen 123 und die Inseln 125a. P-dotierte Inseln 125a einer Überkompensationszone sind räumlich von den Blasen 123 durch Teile der Driftzone 121 getrennt.
  • 6C bezieht sich auf eine Super-Junction-Vorrichtung. In der Halbleiterschicht 120 alternieren p-dotierte Säulen 122a und n-dotierte Säulen 122b in regelmäßiger Weise. Die Säulen können Streifen sein. Gemäß anderer Ausführungsformen können die Säulen eine kreisförmige, ellipsoide, ovale oder rechtwinklige Querschnittsfläche mit abgerundeten Ecken aufweisen, zum Beispiel die eines Quadrats oder annähernd eines Quadrats. Wenn eine Rückwärtsspannung an den Super-Junktion n-IGFET der 6C angelegt wird, verarmt der n-Typ Bereich 120a komplett, so dass eine vergleichsweise hohe Rückwärtsdurchbruchsspannung bei vergleichsweise hohen Fremdstoffkonzentrationen in den n-Typ Säulen 120b erreicht werden kann, was wiederum einen vergleichsweise niedrigen Einschaltwiderstand zur Folge hat. Ein Puffergebiet 128b kann zwischen der Verbindungsschicht 130 und der Driftzone 121 angeordnet sein, wobei die mittlere Fremdstoffkonzentration in dem Puffergebiet 128b niedriger als in der Verbindungsschicht 130 ist. Die Fremdstoffkonzentration in den n-Säulen 122b kann zumindest 1 × 1015 und maximal 1 × 1017 cm–3 betragen. Gemäß anderer Ausführungsformen kann eine Feldstoppzone anstatt oder zusätzlich zu dem Puffergebiet 128b ausgebildet sein. Die mittlere Fremdstoffkonzentration in der Feldstoppzone kann mindestens 2 × 1015 und maximal 2 × 1016 cm–3 betragen.
  • 7 bezieht sich auf ein Verfahren zur Herstellung einer Halbleitervorrichtung. Eine Halbleiterschicht mit einer Driftzone eines ersten Leitfähigkeitstyps wird auf einer Verbindungsschicht ausgebildet (702). Ein Überkompensationsgebiet eines zweiten Leitfähigkeitstyps wird in einem einen Elementbereich der Halbleitervorrichtung umgebenden Randbereich ausgebildet. Das Überkompensationsgebiet kann erste Fremdstoffe des ersten Leitfähigkeitstyps und zweite Fremdstoffe des zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, aufweisen (704).
  • In einem von dem Randbereich umgebenen Elementbereich wird zumindest ein Fremdstoffgebiet des zweiten Leitfähigkeitstyps ausgebildet, das an eine erste Oberfläche der Halbleiterschicht gegenüberliegend der Verbindungsschicht angrenzt (706).
  • Eine Maskenimplantation kann benutzt werden, um zweite Fremdstoffe in den Randbereich zu implantieren. Die Implantation kann durch ein thermisches Ausheilen aktiviert werden, oder durch einen laserinduzierten Schmelz/Schweißprozess. Gemäß einer Ausführungsform sind die zweiten Fremdstoffe Boratome und die ersten Fremdstoffe Phosphoratome. Gemäß einer Ausführungsform können die implantierten Boratome gleichzeitig mit der Aktivierung der implantierten Phosphoratome aktiviert werden.
  • Gemäß der Ausführungsformen, die sich auf Leistungs-MOSFETs oder IGBTs beziehen, können die Implantation(en), die zum Erzeugen des Überkompensationsgebiets vorgenommen werden, auf einer Oberfläche einer Verbindungsschicht ausgeführt werden, auf der die Halbleiterschicht epitaktisch aufgewachsen wird.
  • Ausbilden des Überkompensationsgebiets kann ein Ausführen einer Ko-implantation aufweisen, die zweite Fremdstoffe des zweiten Leitfähigkeitstyps in Kombination mit ersten Fremdstoffen des ersten Leitfähigkeitstyps benutzt.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Ersetzung durch eine Vielzahl von alternativen und/oder äquivalenten Ausführungen anstatt der gezeigten und beschriebenen spezifischen Ausführungsbeispiele vorgenommen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Anpassungen oder Abwandlungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt sein soll.

Claims (25)

  1. Halbleitervorrichtung mit einem Halbleiterteil (100), wobei der Halbleiterteil (100) aufweist: eine Halbleiterschicht (120) mit einer Driftzone (121) eines ersten Leitfähigkeitstyps und zumindest einem Fremdstoffgebiet (115) eines zweiten entgegengesetzten Leitfähigkeitstyps, das in einem Elementbereich (610) an eine erste Oberfläche (101) des Halbleiterteils (100) angrenzt; eine Verbindungsschicht (130), die gegenüberliegend der ersten Oberfläche (101) direkt an die Halbleiterschicht (120) angrenzt, wobei eine mittlere Fremdstoffkonzentration in der Verbindungsschicht (130) mindestens zehnmal größer ist als eine mittlere Fremdstoffkonzentration in der Driftzone (121); und ein Überkompensationsgebiet (125) in einem den Elementbereich (610) umgebenden Randbereich (690), wobei das Überkompensationsgebiet (125) und die Verbindungsschicht (130) entgegengesetzte Leitfähigkeitstypen aufweisen und ein Teil der Driftzone (121) in einer zur ersten Oberfläche (102) vertikalen Richtung zwischen der ersten Oberfläche (101) und dem Überkompensationsgebiet (125) angeordnet ist.
  2. Die Halbleitervorrichtung nach Anspruch 1, wobei die Verbindungsschicht (130) den ersten Leitfähigkeitstyp aufweist.
  3. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei das Überkompensationsgebiet (125) zumindest erste Fremdstoffe des ersten Leitfähigkeitstyps und zweite Fremdstoffe des zweiten Leitfähigkeitstyps aufweist, wobei eine Konzentration der zweiten Fremdstoffe die Konzentration der ersten Fremdstoffe lokal übersteigt.
  4. Die Halbleitervorrichtung nach Anspruch 3, wobei die Konzentration der zweiten Fremdstoffe die Konzentration der ersten Fremdstoffe in Teilen des Überkompensationsgebiets (125) um wenigstens 10 % übersteigt.
  5. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei das Überkompensationsgebiet (125) nicht in dem Elementbereich (610) ausgebildet ist.
  6. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei das Überkompensationsgebiet (125) in einem Abschnitt der Halbleiterschicht (120) ausgebildet ist, der zur Verbindungsschicht (130) hin orientiert ist.
  7. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei die Halbleitervorrichtung eine Diode (500) ist, das Fremdstoffgebiet (115) ein Anodengebiet bildet und die Verbindungsschicht (130) den ersten Leitfähigkeitstyp aufweist.
  8. Die Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Halbleitervorrichtung ein Isolierschichtfeldeffekttransistor ist, das Fremdstoffgebiet (115) ein Bodygebiet bildet und die Verbindungsschicht den ersten Leitfähigkeitstyp aufweist, und wobei die Halbleitervorrichtung des Weiteren eine Fremdstoffwanne des ersten Leitfähigkeitstyps aufweist, die Fremdstoffwanne im Bodygebiet ausgebildet ist und an die erste Oberfläche angrenzt.
  9. Die Halbleitervorrichtung nach Anspruch 3 oder 4, wobei die ersten Fremdstoffe Phosphoratome aufweisen und die zweiten Fremdstoffe Boratome sind.
  10. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei die Halbleiterschicht (120) eine Feldstoppzone (128) aufweist, die direkt an die Verbindungsschicht (130) angrenzt, wobei die Feldstopzone (128) den ersten Leitfähigkeitstyp aufweist, eine mittlere Fremdstoffkonzentration in der Feldstoppzone (128) größer ist als eine Fremdstoffkonzentration in der Driftzone (121) und eine mittlere Fremdstoffkonzentration in der Verbindungsschicht (130) die mittlere Fremdstoffkonzentration in der Feldstoppzone (128) um wenigstens das Fünffache übersteigt, und zumindest ein Teil des Überkompensationsgebiets (125) in der Feldstoppzone (128) ausgebildet ist.
  11. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei die Halbleitervorrichtung ein Puffergebiet aufweist, das direkt an die Verbindungsschicht (130) angrenzt, wobei das Puffergebiet den ersten Leitfähigkeitstyp aufweist, eine mittlere Nettofremdstoffkonzentration im Puffergebiet niedriger ist als eine Fremdstoffkonzentration in der Driftzone (121) und eine mittlere Nettofremdstoffkonzentration in der Verbindungsschicht (120) zumindest das Fünffache der mittleren Nettofremdstoffkonzentration im Puffergebiet beträgt, und zumindest ein Teil des Überkompensationsgebiets (125) im Puffergebiet ausgebildet ist.
  12. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei das Überkompensationsgebiet (125) direkt an die Verbindungsschicht (130) angrenzt.
  13. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei eine vertikale Ausdehnung des Überkompensationsgebiets (125) in einer zur ersten Oberfläche (101) senkrechten Richtung wenigstens 200 nm beträgt.
  14. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei das Überkompensationsgebiet (125) in einem Abstand zur ersten Oberfläche (101) und einer gegenüberliegenden zweiten Oberfläche (102) des Halbleiterteils (100) ausgebildet ist.
  15. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei das Überkompensationsgebiet (125) eine Mehrzahl von räumlich getrennten Inseln (125a) aufweist.
  16. Die Halbleitervorrichtung nach einem der vorherigen Ansprüche, wobei eine Dicke der Verbindungsschicht (130) zumindest 30% der Dicke der Halbleiterschicht (120) betragen kann.
  17. Leistungsfeldeffekttransistor mit einem Halbleiterteil (100), wobei der Halbleiterteil (100) aufweist: eine Halbleiterschicht (120) mit einer Driftzone (121) eines ersten Leitfähigkeitstyps und zumindest einem Fremdstoffgebiet (115) eines zweiten entgegengesetzten Leitfähigkeitstyps, das in einen Elementbereich (610) direkt an eine erste Oberfläche (101) des Halbleiterteils (100) angrenzt; eine Verbindungsschicht (130) des ersten Leitfähigkeitstyps, die gegenüber der ersten Oberfläche (101) direkt an die Halbleiterschicht (120) angrenzt, wobei eine mittlere Fremdstoffkonzentration in der Verbindungsschicht (130) zumindest zehnmal größer als eine mittlere Fremdstoffkonzentration in der Driftzone (121) ist; und ein Überkompensationsgebiet (125) des zweiten Leitfähigkeitstyps in einem den Elementbereich (610) umgebenden Randbereich (690), wobei ein Teil der Driftzone (121) in einer zur ersten Oberfläche (101) vertikalen Richtung zwischen der ersten Oberfläche (101) und dem Überkompensationsgebiet (125) angeordnet ist.
  18. Ein Leistungsbipolartransistor mit isoliertem Gate mit einem Halbleiterteil (100), wobei der Halbleiterteil (100) aufweist: eine Halbleiterschicht (120) mit einer Driftzone (121) eines ersten Leitfähigkeitstyps und zumindest einem Fremdstoffgebiet (115) eines entgegengesetzten zweiten Leitfähigkeitstyps, das in einem Elementbereich (610) direkt an eine erste Oberfläche (101) des Halbleiterteils (100) angrenzt; eine Verbindungsschicht (130) des zweiten Leitfähigkeitstyps, die gegenüber der ersten Oberfläche (101) direkt an die Halbleiterschicht (120) angrenzt, wobei eine mittlere Fremdstoffkonzentration in der Verbindungsschicht (120) zumindest zehnmal größer als eine mittlere Fremdstoffkonzentration in der Driftzone (121) ist; und ein Überkompensationsgebiet (125) des ersten Leitfähigkeitstyps in dem Halbleiterteil (100) in einem den Elementbereich (610) umgebenden Randbereich (690), wobei ein Teil der Driftzone (121) in einer zur ersten Oberfläche (101) vertikalen Richtung zwischen der ersten Oberfläche (101) und dem Überkompensationsgebiet (125) angeordnet ist.
  19. Der Leistungsbipolartransistor mit isoliertem Gate nach Anspruch 18, wobei das Überkompensationsgebiet (125) in einem Abstand zur ersten Oberfläche (101) und einer gegenüberliegenden zweiten Oberfläche (102) des Halbleiterteils (100) ausgebildet ist.
  20. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren aufweist: Ausbilden einer Halbleiterschicht (120) mit einer Driftzone (121) eines ersten Leitfähigkeitstyps, wobei die Halbleiterschicht (120) an eine Verbindungsschicht (130) angrenzt und eine mittlere Fremdstoffkonzentration in der Verbindungsschicht (130) zumindest das Zehnfache einer mittleren Fremdstoffkonzentration in der Driftzone (121) beträgt; Ausbilden eines Überkompensationsgebiets (125) eines zum Leitfähigkeitstyp der Verbindungsschicht entgegengesetzten Leitfähigkeitstyps in einem einen Elementbereich (610) umgebenden Randbereich (690), wobei ein Teil der Driftzone (121) in einer zur Grenzfläche zwischen der Verbindungsschicht (120) und der Halbleiterschicht (130) vertikalen Richtung zwischen der ersten Oberfläche (101) und dem Überkompensationsgebiet (125) angeordnet ist; und Ausbilden zumindest eines Fremdstoffgebiets (115) eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, im Elementbereich (610), wobei das zumindest eine Fremdstoffgebiet (115) an eine erst Oberfläche (101) der Halbleiterschicht (120) gegenüber der Verbindungsschicht (130) angrenzt.
  21. Das Verfahren nach Anspruch 20, wobei das Ausbilden des Überkompensationsgebiets (125) aufweist Ausbilden einer Fremdstoffmaske, die den Randbereich (690) frei lässt und den Elementbereich (610) bedeckt; und Ausbilden des Überkompensationsgebiets (125) durch ein Dotierverfahren mittels der Fremdstoffmaske.
  22. Das Verfahren nach Anspruch 20 oder 21, des Weiteren aufweisend: Ausbilden von Fremdstoffwannen des ersten Leitfähigkeitstyps in den Fremdstoffgebieten (115) des zweiten Leitfähigkeitstyps im Elementbereich (610).
  23. Das Verfahren nach Anspruch 22, des Weiteren aufweisend: Ausbilden einer ersten Elektrodenstruktur (310) auf der ersten Oberfläche (101), wobei die erste Elektrodenstruktur (310) elektrisch mit den Fremdstoffwannen im Elementbereich (610) verbunden ist.
  24. Das Verfahren nach einem der Ansprüche 20 bis 23, wobei das Ausbilden des Überkompensationsgebiets (125) aufweist Einbringen von Fremdstoffen des zum Leitfähigkeitstyp der Verbindungsschicht (130) entgegengesetzten Leitfähigkeitstyps durch zumindest eine Öffnung einer Fremdstoffmaske in einem Fremdstoffabschnitt einer Prozessfläche der Verbindungsschicht (130) und Aufwachsen der Halbleiterschicht (120) auf die Verbindungsschicht (130) mittels Epitaxie, wobei der Fremdstoffabschnitt dem Randbereich (690) entspricht.
  25. Das Verfahren nach einem der Ansprüche 20 bis 24, wobei das Ausbilden des Überkompensationsgebiets (125) aufweist Aufwachsen eines ersten Abschnitts der Halbleiterschicht (120) auf der Verbindungsschicht (130) mittels Epitaxie, Einbringen von Fremdstoffen eines zum Leitfähigkeitstyp der Verbindungsschicht (130) entgegengesetzten Leitfähigkeitstyps durch zumindest eine Öffnung einer Fremdstoffmaske in einen Fremdstoffabschnitt einer Prozessfläche des ersten Abschnitts der Halbleiterschicht (120), wobei der Fremdstoffabschnitt dem Randbereich (690) entspricht, und Aufwachsen eines zweiten Abschnitts der Halbleiterschicht (120) auf den ersten Abschnitts mittels Epitaxie.
DE102014101164.3A 2013-01-31 2014-01-30 Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung Pending DE102014101164A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/754,957 US9583578B2 (en) 2013-01-31 2013-01-31 Semiconductor device including an edge area and method of manufacturing a semiconductor device
US13/754,957 2013-01-31

Publications (1)

Publication Number Publication Date
DE102014101164A1 true DE102014101164A1 (de) 2014-07-31

Family

ID=51163696

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101164.3A Pending DE102014101164A1 (de) 2013-01-31 2014-01-30 Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung

Country Status (3)

Country Link
US (1) US9583578B2 (de)
CN (1) CN103972281B (de)
DE (1) DE102014101164A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112379A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
DE102014112371A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit regelmässig angeordneten feldelektrodenstrukturen in einem zellgebiet und abschlussstrukturen in einem randgebiet
DE102017126853A1 (de) * 2017-11-15 2019-05-16 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit Puffergebiet

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403061B1 (ko) * 2012-12-12 2014-06-27 주식회사 케이이씨 전력 반도체 디바이스
DE102014112338A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US10181509B2 (en) * 2015-08-13 2019-01-15 Pakal Technologies, Llc Insulated gate power devices with reduced carrier injection in termination area
DE102015117821B4 (de) * 2015-10-20 2021-09-09 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements
DE102016112019B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016115801B4 (de) * 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
CN106571394B (zh) * 2016-11-01 2018-05-11 杭州士兰微电子股份有限公司 功率器件及其制造方法
DE102017131354A1 (de) * 2017-12-27 2019-06-27 Infineon Technologies Ag Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
CN108807508A (zh) * 2018-07-06 2018-11-13 安徽钜芯半导体科技有限公司 一种抑制二次雪崩的二极管芯片结构
CN109065602A (zh) * 2018-07-25 2018-12-21 深圳市诚朗科技有限公司 一种功率器件的终端结构及其制作方法
US20200105874A1 (en) 2018-10-01 2020-04-02 Ipower Semiconductor Back side dopant activation in field stop igbt
EP3640996B1 (de) * 2018-10-15 2022-09-28 Infineon Technologies Austria AG Halbleiterbauelement
DE102019106087B3 (de) * 2019-03-11 2020-06-18 Infineon Technologies Ag Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid und verfahren
JP6648331B1 (ja) * 2019-06-07 2020-02-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006036347A1 (de) * 2006-08-03 2008-04-17 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3831279C2 (de) 1988-09-14 1995-12-07 Siemens Ag Leistungsdiode
DE19713962C1 (de) 1997-04-04 1998-07-02 Siemens Ag Leistungsdiode (FCI-Diode)
DE19730759C1 (de) * 1997-07-17 1998-09-03 Siemens Ag Vertikaler Leistungs-MOSFET
DE19823944A1 (de) * 1998-05-28 1999-12-02 Siemens Ag Leistungsdioden-Struktur
US6936892B2 (en) * 1998-07-24 2005-08-30 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6627949B2 (en) * 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
DE10100802C1 (de) 2001-01-10 2002-08-22 Infineon Technologies Ag Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
US6825513B2 (en) * 2002-09-27 2004-11-30 Xerox Corporation High power mosfet semiconductor device
US7015104B1 (en) * 2003-05-29 2006-03-21 Third Dimension Semiconductor, Inc. Technique for forming the deep doped columns in superjunction
DE10361136B4 (de) * 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
JP2006005275A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 電力用半導体素子
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
US7462909B2 (en) * 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
EP1742259A1 (de) * 2005-07-08 2007-01-10 STMicroelectronics S.r.l. Halbleiter-Leistungsbauelement mit Mehrfach-Drain-Struktur und entsprechendes Herstellungsverfahren
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
US7554137B2 (en) * 2005-10-25 2009-06-30 Infineon Technologies Austria Ag Power semiconductor component with charge compensation structure and method for the fabrication thereof
DE102006025958B3 (de) * 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
US7687891B2 (en) * 2007-05-14 2010-03-30 Infineon Technologies Ag Diode having one or more zones of a first conductivity type and one or more zones of a second conductivity type each located within a layer of the second conductivity type
US20090236680A1 (en) * 2008-03-20 2009-09-24 Infineon Technologies Austria Ag Semiconductor device with a semiconductor body and method for its production
US8716792B2 (en) * 2008-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with a charge carrier compensation structure and method for the production of a semiconductor device
US20100117117A1 (en) * 2008-11-10 2010-05-13 Infineon Technologies Ag Vertical IGBT Device
US9153674B2 (en) * 2009-04-09 2015-10-06 Infineon Technologies Austria Ag Insulated gate bipolar transistor
US8779509B2 (en) * 2012-07-02 2014-07-15 Infineon Technologies Austria Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006036347A1 (de) * 2006-08-03 2008-04-17 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112379A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer Abschlussmesa zwischen einer Abschlussstruktur und einem Zellfeld von Feldelektrodenstrukturen
DE102014112371A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit regelmässig angeordneten feldelektrodenstrukturen in einem zellgebiet und abschlussstrukturen in einem randgebiet
US9620636B2 (en) 2014-08-28 2017-04-11 Infineon Technologies Austria Ag Semiconductor device with field electrode structures in a cell area and termination structures in an edge area
US9972714B2 (en) 2014-08-28 2018-05-15 Infineon Technologies Austria Ag Semiconductor device with a termination mesa between a termination structure and a cell field of field electrode structures
DE102014112371B4 (de) 2014-08-28 2023-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung und elektronische anordnung mit einer halbleitervorrichtung
DE102017126853A1 (de) * 2017-11-15 2019-05-16 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit Puffergebiet
DE102017126853B4 (de) * 2017-11-15 2019-11-21 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit Puffergebiet
US10692970B2 (en) 2017-11-15 2020-06-23 Infineon Technologies Dresden GmbH & Co. KG Semiconductor device with buffer region

Also Published As

Publication number Publication date
US20140209970A1 (en) 2014-07-31
CN103972281A (zh) 2014-08-06
CN103972281B (zh) 2018-07-24
US9583578B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102018103973B4 (de) Siliziumcarbid-halbleiterbauelement
DE102008024464B4 (de) Halbleitervorrichtung
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112014007266B4 (de) Halbleitervorrichtung
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE102014101847A1 (de) Super-Junction-Halbleitervorrichtung mit einer nominalen Durchbruchsspannung in einem Zellbereich
DE102013105567A1 (de) Halbleitervorrichtung mit Trenchstrukturen
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102018127797A1 (de) Einen siliziumcarbid-körper enthaltende halbleitervorrichtung und herstellungsverfahren
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112021002169T5 (de) Halbleitervorrichtung
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014223315B4 (de) Halbleiter-Metall-Übergang
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102007005347A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication