DE102016115801B4 - Transistorbauelement mit hoher stromfestigkeit - Google Patents

Transistorbauelement mit hoher stromfestigkeit Download PDF

Info

Publication number
DE102016115801B4
DE102016115801B4 DE102016115801.1A DE102016115801A DE102016115801B4 DE 102016115801 B4 DE102016115801 B4 DE 102016115801B4 DE 102016115801 A DE102016115801 A DE 102016115801A DE 102016115801 B4 DE102016115801 B4 DE 102016115801B4
Authority
DE
Germany
Prior art keywords
region
field stop
emitter
transistor component
emitter region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016115801.1A
Other languages
English (en)
Other versions
DE102016115801A1 (de
Inventor
Riteshkumar Bhojani
Josef Lutz
Hans-Joachim Schulze
Roman Baburske
Franz Josef Niedernostheide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016115801.1A priority Critical patent/DE102016115801B4/de
Priority to US15/682,807 priority patent/US10483384B2/en
Priority to CN201710741597.9A priority patent/CN107785413B/zh
Publication of DE102016115801A1 publication Critical patent/DE102016115801A1/de
Application granted granted Critical
Publication of DE102016115801B4 publication Critical patent/DE102016115801B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Transistorbauelement, das aufweist:
ein erstes Emittergebiet (12) von einem ersten Dotierungstyp, ein zweites Emittergebiet (14) von einem zweiten Dotierungstyp, ein Bodygebiet (13) vom zweiten Dotierungstyp, ein Driftgebiet (11) vom ersten Dotierungstyp, ein Feldstoppgebiet (15) vom ersten Dotierungstyp, und zumindest eine Booststruktur (30);
eine Gateelektrode (21), die durch ein Gatedielektrikum (22) gegenüber dem Bodygebiet (13) dielektrisch isoliert ist,
wobei das Bodygebiet (13) zwischen dem ersten Emittergebiet (12) und dem Driftgebiet (11) angeordnet ist, das Feldstoppgebiet (15) zwischen dem Driftgebiet (11) und der Booststruktur (30) angeordnet ist, und die Booststruktur (30) zwischen dem Feldstoppgebiet (15) und dem zweiten Emittergebiet (14) angeordnet ist,
wobei die zumindest eine Booststruktur (30) ein Basisgebiet (33) vom ersten Dotierungstyp und zumindest ein durch das Basisgebiet von dem zweiten Emittergebiet (14) getrenntes Hilfsemittergebiet (31) vom zweiten Dotierungstyp aufweist,
und wobei eine Gesamtdotierstoffdosis in dem Driftgebiet (11) und dem Feldstoppgebiet (15) in einer Stromflussrichtung des Transistorbauelements höher ist als eine Durchbruchsladung des Halbleitermaterials des Driftgebiets (11) und des Feldstoppgebiets (15).

Description

  • Diese Offenbarung betrifft allgemein ein Transistorbauelement, insbesondere einen IGBT (Bipolartransistor mit isoliertem Gate; engl.: „Insulated Gate Bipolar Transistor“).
  • Ein IGBT weist ein Sourcegebiet von einem ersten Leitfähigkeitstyp (Dotierungstyp) und ein Draingebiet von einem zum ersten Leitungstyp komplementären zweiten Leitungstyp auf. Das Sourcegebiet wird oft als erstes Emittergebiet bezeichnet, und das Draingebiet wird oft als zweites Emittergebiet bezeichnet. Ein Bodygebiet vom zweiten Leitfähigkeitstyp grenzt an das erste Emittergebiet an, und ein Driftgebiet vom ersten Leitfähigkeitstyp grenzt an das Bodygebiet an und ist zwischen dem Bodygebiet und dem zweiten Emittergebiet angeordnet. Eine Gateelektrode befindet sich benachbart zu dem Bodygebiet, ist durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert und dient dazu, einen leitenden Kanal in dem Bodygebiet zu steuern.
  • In einem Ein-Zustand des IGBTs injiziert das erste Emittergebiet Ladungsträger eines ersten Typs über den leitenden Kanal in das Driftgebiet, und das zweite Emittergebiet injiziert Ladungsträger eines zweiten Typs in das Driftgebiet, wobei die Ladungsträger vom ersten Typ und die Ladungsträger vom zweiten Typ ein Ladungsträgerplasma bilden.
  • Wichtige Betriebsparameter sind die Sättigungsspannung (oft als VCEsat bezeichnet) und der Sättigungsstrom (oft als ICEsat bezeichnet). Die Sättigungsspannung ist die Spannung zwischen dem Emittergebiet und dem zweiten Emittergebiet des IGBTs bei einem typischen Strom (dem Nennstrom) in einer normalen Betriebsart des IGBTs. Die Sättigungsspannung charakterisiert die Leistungsverluste, die in einer normalen Betriebsart des IGBTs auftreten. Der Sättigungsstrom ist der Strom, der bei Spannungen auftritt, die sehr viel höher sind als die Sättigungsspannung, das heißt, der Sättigungsstrom charakterisiert das Verhalten des IGBTs in einer Überlastsituation wie zum Beispiel einem Kurzschluss in einer an den IGBT angeschlossenen Last. Der kritische Sättigungsstrom bestimmt unter anderem die Festigkeit des IGBTs gegenüber hohen Strömen. Je höher der kritische Sättigungsstrom ist, desto robuster ist der IGBT gegenüber einer Stromverdichtung (engl.: „current crowding“) während eines Kurzschlussereignisses.
  • Der kritische Strom kann erhöht werden, indem eine Dotierungskonzentration des zweiten Emitters erhöht wird. Allerdings kann das Erhöhen dieser Dotierungskonzentration zu erhöhten Verlusten (die oft als Reverse-Recovery-Verluste bezeichnet werden) führen, wenn der IGBT abgeschaltet wird, und zu höheren Leckströmen, wenn sich der IGBT im Aus-Zustand befindet.
  • Die DE 103 61 136 A1 , die DE 10 2005 029 263 A1 , die DE 10 2013 105 057 A1 und die DE 10 2015 115 723 A1 , beschreiben jeweils einen IGBT mit einem n-dotierten Driftgebiet, einem an das Driftgebiet angrenzenden n-dotierten Feldstoppgebiet und einem an das Feldstoppgebiet angrenzenden p-dotierten Emittergebiet, wobei in dem Feldstoppgebiet p-dotierte inselartige Gebiete angeordnet sind. Die Dotierungsverhältnisse der einzelnen Bauelementgebiete sind hierbei so, dass sich bei sperrendem IGBT eine Raumladungszone bis an die inselartigen Gebiete ausbreiten kann.
  • Die DE 10 2007 020 657 A1 zeigt in 10 einen MOSFET mit einem n-dotierten Driftgebiet, einem an das Driftgebiet angrenzenden n-dotierten Feldstoppgebiet und einem an das Feldstoppgebiet angrenzenden p-dotierten Emittergebiet, wobei in dem Feldstoppgebiet p-dotierte inselartige Gebiete angeordnet sind.
  • Die DE 10 2014 101 951 A1 zeigt in 3F einen Superjunction-Transistor mit einem n-dotierten Driftgebiet, in dem p-dotierte Kompensationsgebiete angeordnet sind, und einem an das Driftgebiet angrenzenden n-dotierten Draingebiet. Das Draingebiet ist an eine Drainelektrode angeschlossen. Außerdem sind in dem Draingebiet p-dotierte inselartige Gebiete angeordnet, die an die Drainelektrode angrenzen.
  • Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen IGBT mit einem hohen kritischen Sättigungsstrom und geringen Schalt- und Leckverlusten bereitzustellen. Diese Aufgabe wird jeweils durch ein Transistorbauelement nach Anspruch 1 und Anspruch 18 gelöst.
  • Ein Beispiel betrifft ein Transistorbauelement, das ein erstes Emittergebiet von einem ersten Dotierungstyp, ein zweites Emittergebiet von einem zweiten Dotierungstyp, ein Bodygebiet vom zweiten Dotierungstyp, ein Driftgebiet vom ersten Dotierungstyp, ein Feldstoppgebiet vom ersten Dotierungstyp und zumindest eine Booststruktur aufweist. Eine Gateelektrode ist durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert. Das Bodygebiet ist zwischen dem ersten Emittergebiet und dem Driftgebiet angeordnet, das Feldstoppgebiet ist zwischen dem Driftgebiet und der Booststruktur angeordnet, und die Booststruktur ist zwischen dem Feldstoppgebiet und dem zweiten Emittergebiet angeordnet. Die zumindest eine Booststruktur weist ein Basisgebiet vom ersten Dotierungstyp und zumindest ein Hilfsemittergebiet vom zweiten Dotierungstyp, das durch das Basisgebiet von dem zweiten Emittergebiet getrennt ist, auf. Eine Gesamtdotierungsdosis in dem Driftgebiet und dem Feldstoppgebiet in einer Stromflussrichtung des Transistorbauelements ist höher als eine Durchbruchsladung eines Halbleitermaterials des Driftgebiets und des Feldstoppgebiets.
  • Ein weiteres Beispiel betrifft ein Transistorbauelement, das in einem Ein-Zustand und einem Aus-Zustand betrieben werden kann. Das Transistorbauelement weist ein erstes Emittergebiet von einem ersten Dotierungstyp, ein zweites Emittergebiet von einem zweiten Dotierungstyp, ein Bodygebiet vom zweiten
    Dotierungstyp, ein Driftgebiet vom ersten Dotierungstyp, ein Feldstoppgebiet vom ersten Dotierungstyp und zumindest eine Booststruktur auf. Eine Gateelektrode ist durch ein Gatedielektrikum gegenüber dem Bodygebiet dielektrisch isoliert. Das Bodygebiet ist zwischen dem ersten Emittergebiet und dem Driftgebiet angeordnet, das Feldstoppgebiet ist zwischen dem Driftgebiet und der Booststruktur angeordnet, und die Booststruktur ist zwischen dem Feldstoppgebiet und dem zweiten Emittergebiet angeordnet. Die zumindest eine Booststruktur weist ein Basisgebiet vom ersten Dotierungstyp und zumindest ein Hilfsemittergebiet vom zweiten Dotierungstyp, das durch das Basisgebiet von dem zweiten Emittergebiet getrennt ist, auf. Ein Dotierungsprofil des Driftgebiets und des Feldstoppgebiets ist dergestalt, dass im Aus-Zustand des Transistorbauelements ein mit dem Anlegen einer Lastpfadspannung zwischen dem ersten Emittergebiet und dem zweiten Emittergebiet einhergehendes elektrisches Feld in dem Feldstoppgebiet beabstandet von dem zumindest einen Hilfsemittergebiet endet, wenn an dem pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet eine kritische Feldstärke erreicht wird.
  • Beispiele werden nachfolgend unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur die zum Verständnis dieser Prinzipien erforderlichen Aspekte dargestellt sind. Die Zeichnungen sind nicht maßstäblich. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1 zeigt eine vertikale Schnittansicht eines Abschnitts eines Transistorbauelements, das eine Booststruktur zwischen einem Feldstoppgebiet und einem Emittergebiet aufweist;
    • 2 zeigt eine horizontale Querschnittsansicht der Booststruktur gemäß einem Beispiel;
    • 3 zeigt eine horizontale Querschnittsansicht der Booststruktur gemäß einem weiteren Beispiel;
    • 4 zeigt eine horizontale Querschnittsansicht der Booststruktur gemäß noch einem anderen Beispiel;
    • 5 zeigt eine vergrößerte Ansicht der Booststruktur gemäß einem Beispiel;
    • 6 zeigt eine horizontale Querschnittsansicht eines Zellbereichs des in 1 gezeigten Transistorbauelements gemäß einem Beispiel;
    • 7 zeigt eine horizontale Querschnittsansicht eines Zellbereichs des in 1 gezeigten Transistorbauelements gemäß einem weiteren Beispiel;
    • 8 zeigt eine vertikale Querschnittsansicht eines Zellbereichs eines Transistorbauelements gemäß einem weiteren Beispiel;
    • 9 zeigt eine horizontale Querschnittsansicht des in 8 gezeigten Zellbereichs gemäß einem Beispiel;
    • 10 zeigt eine horizontale Querschnittsansicht des in 8 gezeigten Zellbereichs gemäß einem weiteren Beispiel;
    • 11 zeigt einen Abschnitt eines Transistorbauelements, Beispiel-Dotierungskonzentrationen von Bauelementgebieten in diesem Abschnitt des Transistorbauelements, das elektrische Feld in diesem Abschnitt des Transistorbauelements in einem bestimmten Betriebszustand, und eine Ladungsträgerkonzentration eines bestimmten Typs in diesem Betriebszustand;
    • 12 zeigt einen Abschnitt des Transistorbauelements und ein Ersatzschaltbild dieses Abschnitts des Transistorbauelements; und
    • 13 zeigt einen Abschnitt des Transistorbauelements, das zwei Booststrukturen aufweist.
  • In der folgenden ausführlichen Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen anhand der Darstellung konkreter Ausgestaltungen, wie die Erfindung umgesetzt werden kann. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausgestaltungen, sofern nicht ausdrücklich anders erwähnt, miteinander kombiniert werden können.
  • 1 zeigt eine vertikale Querschnittsansicht eines Abschnitts eines Transistorbauelements, insbesondere eines IGBTs. Bezug nehmend auf 1 weist das Transistorbauelement einen Halbleiterkörper 100 und aktive Bauelementgebiete 11-15, die in dem Halbleiterkörper 100 enthalten sind, auf. Der Halbleiterkörper 100 weist eine erste Oberfläche 101 auf. 1 zeigt eine vertikale Querschnittsansicht in einer vertikalen Schnittebene des Halbleiterkörpers 100. Die „vertikale Schnittebene“ verläuft in einer vertikalen Richtung z des Halbleiterkörpers 100 senkrecht zu der ersten Oberfläche 101. Der Halbleiterkörper 100 kann ein herkömmliches (monokristallines) Halbleitermaterial wie beispielsweise Silizium (Si) oder Siliziumkarbid (SiC) aufweisen, wobei das letztere ein Verbindungshalbleitermaterial ist. Sofern nicht anders erwähnt, beziehen sich nachfolgend angegebene Beispiel-Parameter wie beispielsweise Dotierungskonzentrationen auf Silizium.
  • Bezug nehmend auf 1 weist das Transistorbauelement ein erstes Emittergebiet 12 von einem ersten Dotierungstyp, ein zweites Emittergebiet 14 von einem zum ersten Dotierungstyp komplementären zweiten Dotierungstyp, ein Bodygebiet 13 vom zweiten Dotierungstyp, ein Driftgebiet 11 vom ersten Dotierungstyp, ein Feldstoppgebiet 15 vom ersten Dotierungstyp und zumindest eine Booststruktur 30 auf. Das Bodygebiet 13 ist zwischen dem ersten Emittergebiet 12 und dem Driftgebiet 11 angeordnet, das Feldstoppgebiet 15 ist zwischen dem Driftgebiet 11 und der Booststruktur angeordnet, und die Booststruktur ist zwischen dem Feldstoppgebiet und dem zweiten Emittergebiet 14 angeordnet. Eine Gateelektrode 21 ist durch ein Gatedielektrikum 22 gegenüber dem Bodygebiet 13 dielektrisch isoliert und dazu ausgebildet, einen leitenden Kanal in dem Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 entlang des Gatedielektrikums 22 zu steuern.
  • Das Transistorbauelement kann eine Mehrzahl von Bauelementzellen (die auch als Transistorzellen bezeichnet werden können) aufweisen. Einige dieser Bauelementzellen sind in 1 gezeigt. Jede dieser Bauelementzellen weist ein Sourcegebiet 12, ein Bodygebiet 13, eine Gateelektrode 21 und ein Gatedielektrikum 22 auf, wobei sich zwei oder mehr Bauelementzellen ein Bodygebiet 13 teilen können, und wobei sich zwei oder mehr Bauelementzellen eine Gateelektrode 21 teilen können. Ein Gebiet des Halbleiterkörpers 100, in dem sich die Bauelementzellen befinden, wird nachfolgend als Zellbereich bezeichnet. Bei dem in 1 gezeigten Beispiel teilen sich die einzelnen Bauelementzellen ein Driftgebiet 11. Das heißt, die Bodygebiete 13 der einzelnen Bauelementzellen grenzen an das Driftgebiet 11 an.
  • Bezug nehmend auf 1 sind die einzelnen Bauelementzellen parallel geschaltet, indem ihre Gateelektroden 21 an einen gemeinsamen Gateknoten G angeschlossen sind, und indem ihre Sourcegebiete 12 an einen gemeinsamen Emitterknoten E angeschlossen sind. Elektrische Verbindungen zwischen den Gateelektroden 21 und dem Gateknoten G und elektrische Verbindungen zwischen den Sourcegebieten 12 und dem Emitterknoten E sind in 1 nur schematisch dargestellt. Darüber hinaus sind die Bodygebiete 13 elektrisch an den Emitterknoten E angeschlossen, wobei diese elektrischen Verbindungen in 1 nur schematisch dargestellt sind.
  • Das Transistorbauelement kann als in Rückwärtsrichtung sperrendes (engl.: „reverse-blocking“; RB) Transistorbauelement (RB-IGBT) oder als rückwärts leitendes (engl.: „reverse-conducting“; RC) Transistorbauelement (RC-IGBT) implementiert sein. Ein RC-IGBT weist, zusätzlich zu den vorangehend erläuterten Bauelementmerkmalen, in dem zweiten Emittergebiet 14 ein oder mehr Emitterkurzschlussgebiete 16 vom ersten Dotierungstyp auf. Diese Emitterkurzschlussgebiete (die in 1 anhand gestrichelter Linien dargestellt sind) sind an den Drainknoten D angeschlossen und erstrecken sich durch das zweite Emittergebiet 14.
  • Bezug nehmend auf 1 weist die zumindest eine Booststruktur 30 ein Basisgebiet 33 vom ersten Dotierungstyp und zumindest ein Hilfsemittergebiet 31 vom zweiten Dotierungstyp auf. Das Basisgebiet 33 ist zwischen dem zumindest einen Hilfsemittergebiet 31 und dem zweiten Emittergebiet 14 angeordnet. Gemäß einem Beispiel grenzt das Basisgebiet 33 sowohl an das zumindest eine Hilfsemittergebiet 31 als auch an das zweite Emittergebiet 14 an. Die zumindest eine Booststruktur 30 weist ferner zumindest ein Durchgangsgebiet 32 vom ersten Dotierungstyp auf. Das zumindest eine Durchgangsgebiet 32 verbindet das Feldstoppgebiet 15 mit dem Basisgebiet 33 und erlaubt es Ladungsträgern, das zumindest eine Hilfsemittergebiet 31 zwischen dem Feldstoppgebiet 15 und dem Basisgebiet 33 zu passieren. Eine Art des Betriebs der zumindest einen Booststruktur 30 wird weiter unten ausführlicher erläutert.
  • Die zumindest eine Booststruktur 30, insbesondere das zumindest eine Hilfsemittergebiet 31 und das zumindest eine Durchgangsgebiet 32, kann gemäß einer von einer Mehrzahl verschiedener Topologien implementiert werden. Drei dieser möglichen Topologien werden nachfolgend unter Bezugnahme auf die 2 bis 4 erläutert. Von den 2 bis 4 zeigt jede einen Abschnitt der Booststruktur 30 in einer horizontalen Schnittebene A-A (in 1 gezeigt), die durch das zumindest eine Hilfsemittergebiet 31 und das zumindest eine Durchgangsgebiet 32 verläuft.
  • Bei dem in 2 gezeigten Beispiel weist die Booststruktur 30 eine Mehrzahl von Hilfsemittergebieten 31 auf, die in einer ersten horizontalen Richtung x und einer zweiten horizontalen Richtung y des Halbleiterkörpers 100 voneinander beabstandet sind. Bei diesem Beispiel ist jedes der Hilfsemittergebiete 31 rechteckig, und das Durchgangsgebiet 32 weist die Form eines Rechteckgitters auf. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einem weiteren (nicht gezeigten) Beispiel weisen die Hilfsemittergebiete 31 eine elliptische Form, eine kreisförmige Form oder eine beliebige andere Art von polygonaler Form oder dergleichen auf.
  • Bei dem in 3 gezeigten Beispiel weist die Booststruktur 30 eine Mehrzahl von Hilfsemittergebieten 31 und eine Mehrzahl von Durchgangsgebieten 32 auf. Jedes der Hilfsemittergebiete 31 und der Durchgangsgebiete 32 ist in der ersten horizontalen Richtung x langgestreckt. In der zweiten horizontalen Richtung y sind die Durchgangsgebiete 32 und die Hilfsemittergebiete 31 abwechselnd angeordnet, so dass ein Durchgangsgebiet 32 zwischen zwei Hilfsemittergebieten 31 angeordnet ist, und dass ein Hilfsemittergebiet 31 zwischen zwei Durchgangsgebieten 32 angeordnet ist.
  • Bei dem in 4 gezeigten Beispiel weist die Booststruktur ein Hilfsemittergebiet 31 mit einer Netzform und eine Mehrzahl von Durchgangsgebieten 32, die in der ersten horizontalen Richtung x und der zweiten horizontalen Richtung y voneinander beabstandet sind, auf. Die Durchgangsgebiete 32 sind bei dem in 4 gezeigten Beispiel rechteckig. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einem weiteren (nicht gezeigten) Beispiel weisen die Durchgangsgebiete 32 eine elliptische Form, eine kreisförmige Form oder eine beliebige andere Art von polygonaler Form oder dergleichen auf.
  • Gemäß einem Beispiel weist die Booststruktur 30 eine einheitliche Topologie auf. Das heißt, die Topologie weist Hilfsemittergebiete 31 vom selben Typ, derselben Größe, derselben Dotierungskonzentration und demselben gegenseitigen Abstand auf. Gemäß einem weiteren Beispiel variiert zumindest einer dieser Parameter, die Art von Hilfsemittergebiet, die Größe des Hilfsemittergebiets, die Dotierungskonzentration des Hilfsemittergebiets, und ein gegenseitiger Abstand von Hilfsemittergebieten 31. Das heißt, die Booststruktur kann zumindest eines von Folgendem aufweisen: Verschiedene Arten von Hilfsemittergebieten 31 wie beispielsweise Hilfsemittergebiete, die ausgewählt sind aus zwei oder mehr der in den 2 bis 4 gezeigten Beispiele; verschiedene Größen der Hilfsemittergebiete an verschiedenen Stellen der Booststruktur; verschiedene Dotierungskonzentrationen der Hilfsemittergebiete 31 an verschiedenen Stellen der Booststruktur 30; und verschiedene Abstände zwischen den Hilfsemittergebieten 31 an verschiedenen Stellen der Booststruktur 30. Diese Variationen können helfen, die Robustheit und/oder die Weichheit zu verbessern. Variationen, wie sie oben erläutert wurden, können auf ausgewählte Bereiche wie beispielsweise auf das aktive Gebiet oder Randabschlüsse beschränkt sein. Das „aktive Gebiet“ ist ein Gebiet des Transistorbauelements, das Bauelementzellen aufweist, das „Randgebiet“ ist ein an das aktive Gebiet angrenzendes Gebiet.
  • Gemäß einem Beispiel ist eine Dotierungskonzentration des Basisgebiets 33 im Wesentlichen homogen. Gemäß einem weiteren Beispiel variiert die Dotierungskonzentration des Basisgebiets 33 in zumindest einer von der ersten und zweiten lateralen Richtung x, y.
  • 5 zeigt eine vergrößerte Ansicht eines Abschnitts der Booststruktur 30 und des Feldstoppgebiets 15, um Beispiel-Abmessungen einzelner Abschnitte der Booststruktur 30 und des Feldstoppgebiets 15 zu erläutern. 5 zeigt zwei Hilfsemittergebiete 31, die durch ein Durchgangsgebiet 32 getrennt sind. Diese beiden Hilfsemittergebiete 31 sind entweder getrennte Hilfsemittergebiete wie zum Beispiel in den 2 und 3 gezeigt, oder verschiedene Abschnitte eines netzförmigen Hilfsemittergebiets wie zum Beispiel in 4 gezeigt. Entsprechend ist das in 5 gezeigte Durchgangsgebiet 32 entweder eines von mehreren getrennten Durchgangsgebieten 32 wie zum Beispiel in den 3 und 4 gezeigt, oder ein Abschnitt eines netzförmigen Durchgangsgebiets 32 wie zum Beispiel in 2 gezeigt. Nachfolgend wird „Hilfsemittergebiet 31“ verwendet, um entweder ein einzelnes Hilfsemittergebiet zu bezeichnen, oder einen Abschnitt eines Hilfsemittergebiets. Entsprechend bezeichnet „Durchgangsgebiet“ ein einzelnes Durchgangsgebiet 32, oder einen Abschnitt eines Durchgangsgebiets.
  • Bezug nehmend auf 5 weist jedes der Hilfsemittergebiete 31 eine erste Abmessung C in der vertikalen Richtung z des Halbleiterkörpers 100 und eine zweite Abmessung G in der zweiten horizontalen Richtung y auf. Bezug nehmend auf 1 ist die vertikale Richtung z eine Richtung senkrecht zu der ersten Oberfläche 101. Die erste horizontale Richtung x und die zweite horizontale Richtung y verlaufen parallel zu der ersten Oberfläche 101 und senkrecht zu der vertikalen Richtung z. Gemäß einem Beispiel verläuft die erste horizontale Richtung x senkrecht zu der zweiten horizontalen Richtung y. Lediglich zum Zweck der Darstellung wird nachfolgend die erste Abmessung C als Höhe und die zweite Abmessung G als Breite des Hilfsemittergebiets 31 bezeichnet. Gemäß einem Beispiel ist die Breite G ausgewählt aus einem Bereich zwischen 2 Mikrometer (µm) und 15 Mikrometer, insbesondere zwischen 4 Mikrometer und 9 Mikrometer. Gemäß einem Beispiel ist die Höhe C ausgewählt aus einem Bereich zwischen 500 Nanometer und 10 Mikrometer, insbesondere zwischen 2 Mikrometer und 8 Mikrometer. Ein Abstand B zwischen den Hilfsemittergebieten 31 in der zweiten lateralen Richtung y, das heißt, eine Breite des Durchgangsgebiets 32, ist zum Beispiel ausgewählt aus einem Bereich zwischen 500 Nanometer und 10 Mikrometer, insbesondere zwischen 2 Mikrometer und 8 Mikrometer. Gemäß einem Beispiel ist ein Abstand A zwischen dem zumindest einen Hilfsemittergebiet 31 und dem zweiten Emitter 14 ausgewählt aus einem Bereich zwischen 0,5 Mikrometer und 10 Mikrometer, insbesondere zwischen 0,5 Mikrometer und 5 Mikrometer. Ein Abstand zwischen dem zumindest einen Hilfsemittergebiet 31 und dem Driftgebiet 11, das heißt, eine Abmessung des Feldstoppgebietes 15 in der vertikalen Richtung z des Halbleiterkörpers 100, ist zum Beispiel ausgewählt aus einem Bereich zwischen 2 Mikrometer und 20 Mikrometer, insbesondere zwischen 5 Mikrometer und 15 Mikrometer.
  • Der Zellbereich des Transistorbauelements, das heißt, die einzelnen Transistorzellen, kann auf verschiedene Arten implementiert werden. Zwei Beispiele dafür, wie die Transistorzellen implementiert werden können, sind in den 6 und 7 gezeigt. Jede dieser Figuren zeigt eine horizontale Querschnittsansicht des Zellbereichs in einer horizontalen Schnittebene C-C (siehe 1), die durch die Sourcegebiete 12 verläuft. Bei dem in 6 gezeigten Beispiel sind die einzelnen Transistorzellen längliche Zellen (Streifenzellen). In diesem Fall sind die Sourcegebiete 12, die Bodygebiete 13 und die Gatestrukturen 20 in der ersten lateralen Richtung x langgestreckt. Die Gatestrukturen 20 weisen, wie in 1 gezeigt, die Gateelektroden 21 und die Gatedielektrika 22 auf. Bei dem in 7 gezeigten Beispiel gibt es eine Gatestruktur 20, die die Form eines Netzes aufweist, während die Body- und Sourcegebiete 13, 12 in durch das Netz gebildeten Räumen angeordnet sind. Bei diesem Beispiel weist die Gatestruktur 20 die Form eines Rechtecknetzes auf, so dass die Transistorzellen Rechteckzellen sind. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einem weiteren (nicht gezeigten) Beispiel können die Transistorzellen eine elliptische, kreisförmige oder beliebige Art von polygonaler Form aufweisen.
  • 8 zeigt eine vertikale Querschnittsansicht eines Zellbereichs gemäß einem weiteren Beispiel. Bei diesem Beispiel gibt es Abschnitte des Driftgebiets 11, die sich zwischen benachbarten Gatestrukturen zu der ersten Oberfläche 101 erstrecken. Alternativ gibt es zwischen zwei benachbarten Gatestrukturen ein (in 8 anhand gestrichelter Linien dargestelltes) floatendes Halbleitergebiet vom zweiten Dotierungstyp. Jene Abschnitte des Driftgebiets 11, die sich zu der ersten Oberfläche 101 erstrecken und die zwischen benachbarten Gatestrukturen 20 angeordnet sind, oder floatende Halbleitergebiete vom zweiten Dotierungstyp, werden nachfolgend als inaktive Gebiete bezeichnet. Die inaktiven Gebiete sind durch dielektrische Schichten 23 gegenüber den Gateelektroden 21 dielektrisch isoliert. Gemäß einem Beispiel sind diese dielektrischen Schichten dicker als die Gatedielektrika. Eine Dicke dieser dickeren dielektrischen Schichten 23 beträgt zum Beispiel zwischen 200 Nanometer und 800 Nanometer. Bei dem in 8 gezeigten Beispiel sind die dickeren dielektrischen Schichten 23 lediglich entlang von Seitenwänden von Gräben angeordnet, die sich entgegengesetzt jenen Seitenwänden befinden, die an die Bodygebiete 13 angrenzen. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Gemäß einem weiteren (nicht gezeigten) Beispiel erstrecken sich die dickeren dielektrischen Schichten 23 unterhalb des Grabenbodens, und sie können sich sogar weiter entlang der entgegengesetzten Grabenseitenwand bis gerade unterhalb den zwischen dem Bodygebiet 13 und dem Driftgebiet 11 gebildeten pn-Übergang erstrecken. Durch geeignete Auswahl der Anzahl und Größe dieser inaktiven Gebiete kann eine Gesamt-Kanalweite des Transistorbauelements eingestellt werden. Die „Gesamt-Kanalweite“ ist die Gesamtlänge der Gatedielektrika 21 in den Bodygebieten 13 in einer Richtung senkrecht zur Stromflussrichtung. Bei dem in 8 gezeigten Beispiel ist die Stromflussrichtung die vertikale Richtung z des Halbleiterkörpers 100.
  • In der horizontalen Ebene können die in 8 gezeigten Bauelementzellen auf verschiedene Arten implementiert werden. Zwei mögliche Beispiele für die Implementierung dieser Bauelementzellen sind in den 9 und 10 gezeigt. Jede dieser Figuren zeigt eine horizontale Querschnittsansicht des in 8 gezeigten Bereichs in einer horizontalen Schnittebene C-C. Bei dem in 9 gezeigten Beispiel sind diese Bauelementzellen langgestreckte Zellen (Streifenzellen). In diesem Fall sind die Sourcegebiete 12, die Bodygebiete 13 und die Gatestrukturen 20 in der ersten lateralen Richtung x langgestreckt. Gemäß einem weiteren, in 10 gezeigten Beispiel gibt es eine Mehrzahl von Gatestrukturen 20, die einen Ring bilden, wobei ein Sourcegebiet 12 und ein Bodygebiet 13 im Inneren eines jeden dieser Ringe angeordnet sind. Ein inaktives Gebiet zwischen diesen Gatestrukturen 20 weist bei diesem Beispiel die Form eines Netzes auf. Bei dem in 10 gezeigten Beispiel bilden die Gatestrukturen Rechteckringe. Allerdings handelt es sich hierbei lediglich um ein Beispiel. Jede andere Art von Ring wie beispielsweise ein elliptischer, kreisförmiger oder eine beliebige Art von polygonalem Ring kann ebenso gut implementiert werden.
  • Betriebsarten des Transistorbauelements und insbesondere die Funktion der Booststruktur 30 werden nachfolgend unter Bezugnahme auf die 1 und 11 erläutert. 11 zeigt links eine vergrößerte Ansicht eines Abschnitts des Transistorbauelements, und zeigt rechts Kurven, die Betriebsparameter des Transistorbauelements zeigen.
  • Das Transistorbauelement kann durch Anlegen einer geeigneten Spannung VGE zwischen dem Gateknoten G und dem Emitterknoten E ein- und ausgeschaltet werden. Das Transistorbauelement befindet sich im Ein-Zustand, wenn die Steuerspannung VGE dergestalt ist, dass in dem Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 entlang des Gatedielektrikums 22 ein leitender Kanal (Inversionskanal) vorliegt. In dem Transistorbauelement, bei dem der erste Dotierungstyp vom Typ n und der zweite Dotierungstyp vom Typ p ist, so dass das Sourcegebiet 12 und das Driftgebiet 11 n-dotiert sind und das Bodygebiet 13 p-dotiert ist, ist die Steuerspannung VGE, die das Transistorbauelement einschaltet, eine positive Spannung, die höher ist, als eine Schwellenwertspannung des Transistorbauelements. Das Transistorbauelement befindet sich im Aus-Zustand, wenn die Steuerspannung VGE dergestalt ist, dass der leitende Kanal in dem Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 unterbrochen ist. Im Ein-Zustand (wenn es eingeschaltet ist), leitet das Transistorbauelement einen Strom zwischen dem Kollektorknoten C und dem Emitterknoten E, wenn zwischen dem Kollektorknoten C und dem Emitterknoten E eine Lastpfadspannung (Kollektor-Emitter-Spannung) VCE angelegt wird. Zum Zweck der Erläuterung wird angenommen, dass die Polarität der Lastpfadspannung VCE dergestalt ist, dass sie einen pn-Übergang zwischen dem zweiten Emittergebiet 14 und dem Basisgebiet 13 in Vorwärtsrichtung polt. Bei einem Transistorbauelement, bei dem der erste Dotierungstyp vom Typ n und der zweite Dotierungstyp vom Typ p ist, ist dieser pn-Übergang in Vorwärtsrichtung gepolt, wenn die Lastpfadspannung VCE zwischen dem Kollektorknoten C und dem Emitterknoten E eine positive Spannung ist. Im Folgenden bezeichnet „Lastpfadspannung“ eine Spannung, die diesen pn-Übergang in Vorwärtsrichtung polt.
  • Wenn sich das Transistorbauelement im Ein-Zustand befindet und zwischen dem Kollektorknoten C und dem Emitterknoten E eine Lastpfadspannung vorliegt, injizieren die ersten Emittergebiete 12 Ladungsträger vom ersten Typ über den leitenden Kanal in dem Bodygebiet 13 in das Driftgebiet 11, und das zweite Emittergebiet 14 injiziert Ladungsträger vom zweiten Typ über das Basisgebiet 33, das zumindest eine Durchgangsgebiet 32 und das Feldstoppgebiet 15 in das Driftgebiet 11. In dem Driftgebiet 11 bilden diese Ladungsträger vom ersten Typ und vom zweiten Typ ein Ladungsträgerplasma, das einen niedrigen Ein-Widerstand des Transistorbauelements bewirkt. Der „Ein-Widerstand“ des Transistorbauelements ist der elektrische Widerstand zwischen dem Kollektorknoten C und dem Emitterknoten E im Ein-Zustand.
  • Im Ein-Zustand gibt es zwei verschiedene Betriebsarten des Transistorbauelements, eine erste Betriebsart, bei der die Booststruktur 30 inaktiv ist, und eine zweite Betriebsart, bei der die Booststruktur 30 aktiv ist. Die erste Betriebsart wird nachfolgend auch als Normalbetriebsart bezeichnet, und die zweite Betriebsart wird auch als Boostbetriebsart oder Hochstrombetriebsart bezeichnet. Das Transistorbauelement befindet sich in der Normalbetriebsart, wenn ein Strom zwischen dem Kollektorknoten C und dem Emitterknoten E unterhalb eines vorgegebenen Schwellenwerts liegt, und das Transistorbauelement befindet sich in der Boostbetriebsart, wenn der Strom höher ist als der vorgegebene Schwellenwert. In der Normalbetriebsart, das heißt, im Ein-Zustand, wenn der Strom unterhalb des Schwellenwerts liegt, ist das zumindest eine Hilfsemittergebiet 31 inaktiv, das heißt, das zumindest eine Hilfsemittergebiet 31 emittiert keine oder emittiert nur eine vernachlässigbare Menge von Ladungsträgern vom zweiten Typ in das Feldstoppgebiet 15 bzw. das Driftgebiet 11. In der Boostbetriebsart ist das zumindest eine Hilfsemittergebiet 31 aktiv und emittiert deshalb Ladungsträger vom zweiten Typ über das Feldstoppgebiet 15 in das Driftgebiet 11. Die mit 205 und 206 bezeichneten Kurven in 11 zeigen die Dichte der Ladungsträger vom zweiten Typ in dem Basisgebiet 33 und dem Feldstoppgebiet 15 in der Boostbetriebsart des Transistorbauelements. Basierend auf diesen Kurven 205 und 206 ist erkennbar, dass der zweite Emitter 14 und der zumindest eine Hilfsemitter 31 in der Boostbetriebsart Ladungsträger vom zweiten Typ emittieren. Bei diesen Ladungsträgern vom zweiten Typ handelt es sich um Löcher, wenn der zweite Dotierungstyp vom Typ p ist.
  • Die in 11 gezeigte Kurve 207 zeigt das elektrische Feld in dem Driftgebiet 11, dem Feldstoppgebiet 15 und der Booststruktur 30 in der Boostbetriebsart. Wie Kurve 207 zu entnehmen ist, endet das elektrische Feld in dem Feldstoppgebiet 15 von der Booststruktur beabstandet, das heißt, eine Feldstärke des elektrischen Feldes in dem Feldstoppgebiet ist Null oder im Wesentlichen Null. Ferner hilft die Booststruktur, indem sie Ladungsträger vom zweiten Typ injiziert, einen Peak des elektrischen Feldes in einem Abschnitt des Driftgebiets 11 nahe dem Feldstoppgebiet verhindern. Dies ist Kurve 207, bei der die Feldstärke in Richtung des Feldstoppgebiets 15 abnimmt, zu entnehmen.
  • Die in 11 gezeigte, gestrichelte Kurve 208 zeigt ein elektrisches Feld, das in dem Driftgebiet 11 nahe dem Feldstoppgebiet 15 einen Feld-Peak aufweist. Ein derartiger Feld-Peak nahe dem Feldstoppgebiet kann bei einem herkömmlichen Bauelement ohne Booststruktur auftreten. Ein Feld-Peak nahe dem Feldstoppgebiet 15 kann auch in dem Bauelement mit der Booststruktur 30 auftreten, bevor die Booststruktur 30 aktiviert wird. Nachdem die Booststruktur aktiviert wird und Ladungsträger vom zweiten Typ in das Driftgebiet 11 injiziert, wird der Peak des elektrischen Feldes in Richtung des pn-Übergangs zwischen dem Bodygebiet 13 und dem Driftgebiet 11 „zurückverlagert“, so dass sich bei höheren Strömen ein Feldprofil ergibt, wie es durch Kurve 207 gezeigt ist.
  • Eine Möglichkeit für den Betrieb der Booststruktur ist in 12 gezeigt, die einen Abschnitt der Booststruktur 30, des Feldstoppgebiets 15, des Driftgebiets 11 und des zweiten Emittergebiets 14 sowie ein Ersatzschaltbild einer durch diese Gebiete gebildeten elektronischen Schaltungen zeigt. Lediglich zum Zweck der Darstellung wird angenommen, dass der erste Dotierungstyp vom Typ n und der zweite Dotierungstyp vom Typ p ist, so dass das zweite Emittergebiet 14 und die Hilfsemittergebiete 31 Gebiete vom Typ p sind, und das Driftgebiet 11, das Feldstoppgebiet 15, das Durchgangsgebiet 32 und das Basisgebiet 30 Gebiete vom Typ n sind. Bezug nehmend auf 12 bilden das zweite Emittergebiet 14, das Basisgebiet 33, das Durchgangsgebiet 32 und das Feldstoppgebiet 15 eine Reihenschaltung mit einer Diode D1 und elektrischen Widerständen R1, R2 zwischen dem zweiten Emittergebiet 14 und dem Driftgebiet 11. Die Diode D1 wird durch einen pn-Übergang zwischen dem zweiten Emittergebiet 14 und dem Basisgebiet 33 gebildet. Die Widerstände R1, R2 werden durch elektrische Widerstände des Basisgebiets 33, des Durchgangsgebiets 32 und des Feldstoppgebiets 15 gebildet. Das zweite Emittergebiet 14, das Basisgebiet 33 und das Hilfsemittergebiet 31 bilden einen Bipolartransistor T1, bei dem es sich bei diesem Beispiel um einen pnp-Transistor handelt. Das zweite Emittergebiet 14 bildet einen Emitter, das Basisgebiet 33 bildet eine Basis, und das Hilfsemittergebiet 31 bildet einen Kollektor dieses Bipolartransistors T1. Eine Diode D2, die zu diesem Bipolartransistor T1 in Reihe geschaltet ist, wird durch einen pn-Übergang zwischen dem Hilfsemittergebiet 31 und dem Feldstoppgebiet 15 gebildet, und ein Widerstand R3, der zu dieser Diode D2 in Reihe geschaltet ist, wird durch einen elektrischen Widerstand des Feldstoppgebiets 15 gebildet.
  • Das Transistorbauelement befindet sich in der Normalbetriebsart, wenn der Bipolartransistor T1 inaktiv ist (sich in einem Aus-Zustand befindet), und das Transistorbauelement befindet sich in der Boostbetriebsart, wenn der Bipolartransistor T1 aktiv ist (sich im Ein-Zustand befindet). Ob der Bipolartransistor T1 aktiv ist oder nicht, hängt von einem Spannungsabfall über dem Basisgebiet 33 im Ein-Zustand des Transistorbauelements, das heißt, einem Spannungsabfall über dem Widerstand R1 in dem in 12 gezeigten Ersatzschaltbild, ab. Der Bipolartransistor T1 schaltet ein, wenn ein Strom durch das Basisgebiet 33 dergestalt ist, dass ein Spannungsabfall über dem Basisgebiet 33 die Schwellenwertspannung des Bipolartransistors erreicht. Diese Schwellenwertspannung des Bipolartransistors T1 und damit ein Strompegel eines Laststroms des Transistorbauelements, bei dem der Bipolartransistor T1 aktiviert wird (so dass das Transistorbauelement die Boostbetriebsart aufnimmt), hängt unter anderem von der unter Bezugnahme auf 5 erläuterten Länge A des Basisgebiets 33 und der Dotierungskonzentration des Basisgebiets 33 ab. Die Dotierungskonzentration des Basisgebiets 33 ist beispielsweise ausgewählt aus einem Bereich zwischen 1·1014 cm-3 und 5·1015 cm-3. Gemäß einem Beispiel ist eine Dotierungskonzentration des Durchgangsgebiets 32 im Wesentlichen gleich der Dotierungskonzentration des Basisgebiets 33.
  • In der Boostbetriebsart des Transistorbauelements injiziert die Booststruktur 30 zusätzlich zu dem zweiten Emittergebiet 14 Ladungsträger vom zweiten Typ in das Driftgebiet 11. Dies kann helfen, eine Verschiebung eines Peaks eines elektrischen Feldes in dem Driftgebiet 11 von einem Gebiet nahe dem Bodygebiet 13 bzw. dem ersten Emittergebiet 12 zu einem Gebiet nahe dem Feldstoppgebiet 15 bzw. dem zweiten Emittergebiet 14 zu verlagern, und es kann deshalb helfen, die Ausbildung von Stromfilamenten zu unterdrücken. Das elektrische Feld geht mit einem Strom einher, der durch das Driftgebiet fließt, und es unterscheidet sich von dem in 1 gezeigten elektrischen Feld im Aus-Zustand. Mit anderen Worten, die Booststruktur erhöht eine Hochstromfestigkeit des Transistorbauelements. Diese Erhöhung der Hochstromfestigkeit führt jedoch nicht zu erhöhten Schaltverlusten. Dies wird nachfolgend erläutert.
  • In der Normalbetriebsart injiziert lediglich das zweite Emittergebiet 14 Ladungsträger vom zweiten Typ in das Driftgebiet 11. Bei dem vorangehend erläuterten Transistorbauelement kann das zweite Emittergebiet 14 so ausgelegt sein, dass in der Normalbetriebsart, das heißt, wenn die Booststruktur 30 nicht aktiv ist, eine gewünschte Betriebscharakteristik erzielt wird. Die Auslegung des zweiten Emittergebiets 14 beeinflusst unter anderem Schaltverluste des Transistorbauelements. Jene Schaltverluste umfassen Abschaltverluste, bei denen es sich um Verluste handelt, die auftreten, wenn das Transistorbauelement von einem Ein-Zustand in einen Aus-Zustand umschaltet. Ausschaltverluste gehen insbesondere mit Verlusten einher, die im Zusammenhang mit dem Entfernen von Ladungsträgerplasma aus dem Driftgebiet 11 auftreten. Diese Ausschaltverluste steigen an, wenn eine Dotierungskonzentration des zweiten Emittergebiets 14 ansteigt. Bei einem herkömmlichen Transistorbauelement, das heißt, einem Transistorbauelement ohne Booststruktur, gibt es einen Zielkonflikt zwischen Ausschaltverlusten und der Fähigkeit des Transistorbauelements, hohen Strömen zu widerstehen. Die Ausschaltverluste sinken, wenn sich die Dotierungskonzentration des zweiten Emitters verringert. Eine Verringerung der Dotierungskonzentration verringert jedoch den Wirkungsgrad des zweiten Emitters, was wiederum die Fähigkeit, hohen Strömen zu widerstehen, verringert. Auf der anderen Seite steigt die Fähigkeit, hohen Strömen zu widerstehen, wenn die Dotierungskonzentration des zweiten Emitters ansteigt. Dies erhöht jedoch auch die Ausschaltverluste.
  • Bei dem vorangehend erläuterten Transistorbauelement können Ausschaltverluste und Hochstromfestigkeit unabhängig eingestellt werden. Die Ausschaltverluste können durch geeignete Auswahl einer Dotierungskonzentration des zweiten Emittergebiets 14 eingestellt werden, während die Hochstromfestigkeit durch eine geeignete Auslegung der Booststruktur 30, insbesondere durch eine geeignete Auswahl an Dotierungskonzentration des zumindest einen Hilfsemittergebiets oder des Basisgebiets 33, eingestellt werden kann. Insbesondere kann die Dotierungskonzentration des zweiten Emittergebiets 14 niedriger gewählt werden als bei einem vergleichbaren herkömmlichen Transistorbauelements ohne Booststruktur 30. Gemäß einigen Beispielen ist die Dotierungskonzentration des Emittergebiets 14 ausgewählt aus einem Bereich zwischen 1·1017 cm-3 und 1·1011 cm-3. Die Dotierungskonzentration des zumindest einen Hilfsemittergebiets 31 ist gemäß einem Beispiel aus demselben Bereich ausgewählt. Gemäß einem weiteren Beispiel ist die Dotierungskonzentration des Hilfsemittergebiets 31 ausgewählt aus einem Bereich zwischen 5·1016 cm-3 und 5·1019 cm-3, insbesondere zwischen 1·1017 cm-3 und 1·1019 cm-3. Gemäß einem Beispiel ist die Dotierungskonzentration des Hilfsemittergebiets 31 höher als die Dotierungskonzentration des zweiten Emittergebiets 14. Die mit 201, 202 und 203 bezeichneten Kurven zeigen schematisch die Dotierungskonzentrationen der in dem Abschnitt auf der linken Seite in 11 gezeigten Bauelementgebiete.
  • Im Aus-Zustand des Transistorbauelements breitet sich ein Raumladungsgebiet (Verarmungsgebiet) in dem Driftgebiet 11, dem Feldstoppgebiet 15 und dem Bodygebiet 13 aus. Ein Betrag eines mit diesem Verarmungsgebiet einhergehenden elektrischen Feldes ist in 1 schematisch gezeigt. Bezug nehmend auf 1 tritt ein Maximum des elektrischen Feldes an einem pn-Übergang zwischen dem Driftgebiet 11 und dem Bodygebiet 13 auf, wobei das elektrische Feld auf der einen Seite in Richtung des Sourcegebiets 12 und auf der anderen Seite in Richtung des Feldgebiets in Richtung des Feldstoppgebiets 15 abfällt. Ein Lawinendurchbruch in dem Transistorbauelement tritt auf, wenn der Betrag des elektrischen Feldes an dem pn-Übergang eine kritische elektrische Feldstärke (oft als ECRIT bezeichnet) erreicht. Die auf der rechten Seite in 1 gezeigte Kurve zeigt einen Betrag der elektrischen Feldstärke, wenn eine Lastartspannung VCE angelegt wird, die bewirkt, dass das elektrische Feld an dem pn-Übergang diesen kritischen Wert ECRIT erreicht. Aus 1 ist ersichtlich, dass das Transistorbauelement so ausgelegt ist, dass sich das elektrische Feld in das Feldstoppgebiet 15 hinein ausbreitet, wo es schneller abfällt, als in dem Driftgebiet 11, weil eine Dotierungskonzentration des Feldstoppgebiets 15 höher ist als eine Dotierungskonzentration des Driftgebiets 11. Eine Dotierungskonzentration und eine Höhe E (siehe 5) des Feldstoppgebiets 15 sind so gewählt, dass das elektrische Feld im Aus-Zustand das Hilfsemittergebiet 31 nicht erreichen kann. Daher wirken sich die Booststruktur 30 und insbesondere das zumindest eine Hilfsemittergebiet 31 nicht auf den Betrieb des Transistorbauelements im Aus-Zustand aus. Das heißt, das Driftgebiet 11 und das Feldstoppgebiet 15 sind so ausgelegt, dass das elektrische Feld in dem Feldstoppgebiet 15 an einer von dem Hilfsemittergebiet 31 beabstandeten Stelle stoppt (der Absolutbetrag der elektrischen Feldstärke sehr klein, nahe Null, wird), wenn eine Lastpfadspannung derart angelegt wird, dass das elektrische Feld an dem pn-Übergang den kritischen Wert ECRIT erreicht, was äquivalent dazu ist, dass ein Lawinendurchbruch auftritt. Die Auslegung des Driftgebiets 11 und des Feldstoppgebiets 15 auf diese Weise ist gleichbedeutend mit der Tatsache, dass eine Dotierstoffdosis des Driftgebiets 11 und des Feldstoppgebiets 15 in der Stromflussrichtung, welche bei dem in 1 gezeigten Beispiel die vertikale Richtung z ist, höher ist, als eine Durchbruchsladung. Die Durchbruchsladung ist gegeben durch ein Integral einer Dotierstoffkonzentration jener Abschnitte des Driftgebiets 11 und des Feldstoppgebiets 15, über die sich das elektrische Feld erstreckt, wenn das elektrische Feld den kritischen Wert ECRIT erreicht, das heißt, die Durchbruchsladung ist die integrierte Dotierungsladung in jenen Gebieten, über die sich das elektrische Feld erstreckt, wenn der Durchbruch auftritt. Diese Durchbruchladung ist im Wesentlichen konstant und hängt von einem Typ des Halbleitermaterials ab. Die Durchbruchsladung beträgt etwa 2·1012 cm-2, wenn es sich bei dem Halbleitermaterial des Driftgebiets 11 und des Feldstoppgebiets 15 um Silizium (Si) handelt, und etwa 1·1013 cm-2, wenn es sich bei dem Halbleitermaterial des Driftgebiets 11 und des Feldstoppgebiets 15 und Silizium (Si) handelt. Gemäß einem Beispiel ist eine Dotierungskonzentration des Driftgebiets 11 ausgewählt aus einem Bereich zwischen 5·1012 cm-3 und 1·1014 cm-3. Gemäß einem Beispiel ist eine minimale Dotierungskonzentration des Feldstoppgebiets ausgewählt aus dem Bereich zwischen 1·1014 cm-3 und 5·1015 cm-3. Gemäß einem in 11 gezeigten Beispiel weist eine Dotierungskonzentration des Feldstoppgebiets 15 ein Maximum nahe dem Driftgebiet 11 auf und verringert sich hin zu dem zumindest einen Hilfsemittergebiet 31. Gemäß einem Beispiel weist das Feldstoppgebiet die minimale Dotierungskonzentration nahe bei dem Hilfsemittergebiet 31 auf, wobei diese minimale Dotierungskonzentration des Feldstoppgebiets 15 höher ist als die Dotierungskonzentration des Basisgebiets 11. Gemäß einem Beispiel ist die maximale Dotierungskonzentration ausgewählt aus einem Bereich zwischen 1·1015 cm-3 und 1·1016 cm-3. Die vorangehend erläuterte Dotierstoffdosis des Driftgebiets 11 und des Feldstoppgebiets 15 kann man durch Integrieren der Dotierstoffkonzentration des Driftgebiets 11 und des Feldstoppgebiets 15 in der Stromflussrichtung, welche bei dem in 1 gezeigten Beispiel die vertikale Richtung z ist, erhalten. Eine Länge des Driftgebiets 11 in der Stromflussrichtung kann abhängig von einem gewünschten Spannungssperrvermögen des Transistorbauelements ausgelegt werden. Die Länge beträgt zum Beispiel bei einem Transistorbauelement mit einem Spannungssperrvermögen von 1,2 Kilovolt (kV) zwischen 80 Mikrometer und 120 Mikrometer, und bei einem Transistorbauelement mit einem Spannungssperrvermögen von 6,5 Kilovolt zwischen 500 Mikrometer und 700 Mikrometer.
  • 13 zeigt einen Abschnitt des Transistorbauelements gemäß einem weiteren Beispiel. Bei diesem Beispiel weist das Transistorbauelement zwei Booststrukturen, eine erste Booststruktur 301 und eine zweite Booststruktur 302 , zwischen dem Feldstoppgebiet 15 und dem zweiten Emittergebiet 14 auf (der Zellbereich des Transistorbauelements ist in 13 nicht dargestellt). Jede dieser Booststrukturen 301 , 302 weist ein Hilfsemittergebiet 311 , 312 , ein Durchgangsgebiet 321 , 322 und ein Basisgebiet 331 , 332 auf. Das Basisgebiet 331 der ersten Booststruktur 301 ist zwischen dem Hilfsemittergebiet 311 der ersten Booststruktur 301 und dem zweiten Emitter 14 angeordnet. Das Basisgebiet 332 der zweiten Booststruktur 302 befindet sich zwischen dem Hilfsemittergebiet 312 der zweiten Booststruktur 302 und dem Hilfsemittergebiet 311 der ersten Booststruktur 301 . Selbstverständlich ist das Transistorbauelement nicht darauf beschränkt, dass es eine oder zwei Booststrukturen aufweisen muss. Basierend auf der in 13 gezeigten Topologie können zusätzliche Booststrukturen zwischen der zweiten Booststruktur und dem Feldstoppgebiet 15 hinzugefügt werden.

Claims (18)

  1. Transistorbauelement, das aufweist: ein erstes Emittergebiet (12) von einem ersten Dotierungstyp, ein zweites Emittergebiet (14) von einem zweiten Dotierungstyp, ein Bodygebiet (13) vom zweiten Dotierungstyp, ein Driftgebiet (11) vom ersten Dotierungstyp, ein Feldstoppgebiet (15) vom ersten Dotierungstyp, und zumindest eine Booststruktur (30); eine Gateelektrode (21), die durch ein Gatedielektrikum (22) gegenüber dem Bodygebiet (13) dielektrisch isoliert ist, wobei das Bodygebiet (13) zwischen dem ersten Emittergebiet (12) und dem Driftgebiet (11) angeordnet ist, das Feldstoppgebiet (15) zwischen dem Driftgebiet (11) und der Booststruktur (30) angeordnet ist, und die Booststruktur (30) zwischen dem Feldstoppgebiet (15) und dem zweiten Emittergebiet (14) angeordnet ist, wobei die zumindest eine Booststruktur (30) ein Basisgebiet (33) vom ersten Dotierungstyp und zumindest ein durch das Basisgebiet von dem zweiten Emittergebiet (14) getrenntes Hilfsemittergebiet (31) vom zweiten Dotierungstyp aufweist, und wobei eine Gesamtdotierstoffdosis in dem Driftgebiet (11) und dem Feldstoppgebiet (15) in einer Stromflussrichtung des Transistorbauelements höher ist als eine Durchbruchsladung des Halbleitermaterials des Driftgebiets (11) und des Feldstoppgebiets (15).
  2. Transistorbauelement gemäß Anspruch 1, bei dem das Halbleitermaterial ausgewählt ist aus der Gruppe, die besteht aus: Silizium; und Siliziumkarbid.
  3. Transistorbauelement gemäß Anspruch 1 oder 2, bei dem die zumindest eine Booststruktur (30) zwei oder mehr Booststrukturen aufweist.
  4. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem das zumindest eine Hilfsemittergebiet (31) eine Mehrzahl von Hilfsemittergebieten, die in einer Richtung senkrecht zu der Stromflussrichtung beabstandet sind, aufweist.
  5. Transistorbauelement gemäß Anspruch 4, bei dem ein Abstand zwischen zwei benachbarten Hilfsemittergebieten (31) der Mehrzahl von Hilfsemittergebieten ausgewählt ist aus einem Bereich zwischen 500 Nanometer und 10 Mikrometer, oder zwischen 1 Mikrometer und 6 Mikrometer.
  6. Transistorbauelement gemäß einem der Ansprüche 1 bis 3, bei dem das zumindest eine Hilfsemittergebiet (31) ein netzförmiges Hilfsemittergebiet aufweist.
  7. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem das Halbleitermaterial Silizium ist und eine Dotierungskonzentration des zumindest einen Hilfsemittergebiets (31) ausgewählt ist aus einem Bereich zwischen 1·1018 cm-3 und 1·1019 cm-3.
  8. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem eine Länge des zumindest einen Hilfsemittergebiets (31) in der Stromflussrichtung ausgewählt ist aus einem Bereich zwischen 1 Mikrometer und 10 Mikrometer, oder zwischen 1 Mikrometer und 6 Mikrometer.
  9. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem eine Dotierungskonzentration des zweiten Emittergebiets (14) geringer ist als eine Dotierungskonzentration des zumindest einen Hilfsemittergebiets (31).
  10. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem eine Dotierungskonzentration des zweiten Emittergebiets (14) ausgewählt ist aus einem Bereich zwischen 1·1016 cm-3 und 1·1018 cm-3, oder zwischen 5·1016 cm-3 und 5·1017 cm-3.
  11. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem das Driftgebiet (11) eine geringere Dotierungskonzentration aufweist als das Feldstoppgebiet (15).
  12. Transistorbauelement gemäß Anspruch 11, bei dem eine Dotierungskonzentration des Driftgebiets (11) ausgewählt ist aus einem Bereich zwischen 5·1012 cm-3 und 1·10 14 cm-3, und bei dem eine minimale Dotierungskonzentration des Feldstoppgebiets (15) ausgewählt ist aus einem Bereich zwischen 1·1014 cm-3 und 5·1015 cm-3.
  13. Transistorbauelement gemäß Anspruch 12, bei dem eine Dotierungskonzentration des Feldstoppgebiets in Richtung der Booststruktur abfällt, und bei dem eine maximale Dotierungskonzentration des Feldstoppgebiets (15) ausgewählt ist aus einem Bereich zwischen 1·1015 cm-3 und 5·1016 cm-3.
  14. Transistorbauelement gemäß Anspruch 12, bei dem eine Dotierungskonzentration des Feldstoppgebiets zu der Booststruktur hin ansteigt, und bei dem eine maximale Dotierungskonzentration des Feldstoppgebiets (15) ausgewählt ist aus einem Bereich zwischen 1·1015 cm-3 und 5·1016 cm-3.
  15. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem eine Länge des Basisgebiets (33) zwischen dem zumindest einen Hilfsemittergebiet und dem zweiten Emittergebiet ausgewählt ist aus einem Bereich zwischen 0,5 Mikrometer und 10 Mikrometer.
  16. Transistorbauelement gemäß Anspruch 15, bei dem die Länge des Basisgebiets (33) kleiner ist als 5 Mikrometer.
  17. Transistorbauelement gemäß einem der vorangehenden Ansprüche, bei dem eine Dotierungskonzentration des Basisgebiets (33) ausgewählt ist aus einem Bereich zwischen 1·1014 cm-3 und 5·1015 cm-3.
  18. Transistorbauelement, das in einem Ein-Zustand und einem Aus-Zustand betrieben werden kann und das aufweist: ein erstes Emittergebiet (12) von einem ersten Dotierungstyp, ein zweites Emittergebiet (14) von einem zweiten Dotierungstyp, ein Bodygebiet (13) vom zweiten Dotierungstyp, ein Driftgebiet (11) vom ersten Dotierungstyp, ein Feldstoppgebiet (15) vom ersten Dotierungstyp, und zumindest eine Booststruktur (30); eine Gateelektrode (21), die durch ein Gatedielektrikum (22) gegenüber dem Bodygebiet (13) dielektrisch isoliert ist, wobei das Bodygebiet (13) zwischen dem ersten Emittergebiet (12) und dem Driftgebiet (11) angeordnet ist, das Feldstoppgebiet (15) zwischen dem Driftgebiet (11) und der Booststruktur (30) angeordnet ist, und die Booststruktur (30) zwischen dem Feldstoppgebiet (15) und dem zweiten Emittergebiet (14) angeordnet ist, wobei die zumindest eine Booststruktur (30) ein Basisgebiet (33) vom ersten Dotierungstyp und zumindest ein durch das Basisgebiet von dem zweiten Emittergebiet (14) getrenntes Hilfsemittergebiet (31) vom zweiten Dotierungstyp aufweist, und wobei ein Dotierungsprofil des Driftgebiets (11) und des Feldstoppgebiets (15) dergestalt ist, dass im Aus-Zustand des Transistorbauelements ein mit dem Anlegen einer Laststreckenspannung zwischen dem ersten Emittergebiet (12) und dem zweiten Emittergebiet (14) einhergehendes elektrisches Feld in dem Feldstoppgebiet (15) von dem zumindest einen Hilfsemittergebiet (31) beabstandet endet, wenn an dem pn-Übergang zwischen dem Bodygebiet (13) und dem Driftgebiet (11) eine kritische Feldstärke erreicht wird.
DE102016115801.1A 2016-08-25 2016-08-25 Transistorbauelement mit hoher stromfestigkeit Active DE102016115801B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016115801.1A DE102016115801B4 (de) 2016-08-25 2016-08-25 Transistorbauelement mit hoher stromfestigkeit
US15/682,807 US10483384B2 (en) 2016-08-25 2017-08-22 Transistor device with high current robustness
CN201710741597.9A CN107785413B (zh) 2016-08-25 2017-08-25 具有高电流鲁棒性的晶体管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016115801.1A DE102016115801B4 (de) 2016-08-25 2016-08-25 Transistorbauelement mit hoher stromfestigkeit

Publications (2)

Publication Number Publication Date
DE102016115801A1 DE102016115801A1 (de) 2018-03-01
DE102016115801B4 true DE102016115801B4 (de) 2020-10-29

Family

ID=61167298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016115801.1A Active DE102016115801B4 (de) 2016-08-25 2016-08-25 Transistorbauelement mit hoher stromfestigkeit

Country Status (3)

Country Link
US (1) US10483384B2 (de)
CN (1) CN107785413B (de)
DE (1) DE102016115801B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361136A1 (de) * 2003-12-23 2005-07-21 Infineon Technologies Ag Halbleiterdiode und IGBT
DE102005029263A1 (de) * 2005-06-23 2007-01-11 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit
DE102007020657A1 (de) * 2007-04-30 2008-11-06 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE102013105057A1 (de) * 2012-05-16 2013-11-21 Infineon Technologies Austria Ag Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur
DE102014101951A1 (de) * 2013-02-18 2014-08-21 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit Implantationszonen
DE102015115723A1 (de) * 2014-09-30 2016-03-31 Infineon Technologies Ag Weich schaltendes Halbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006025958B3 (de) * 2006-06-02 2007-10-11 Infineon Technologies Ag Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
US8159022B2 (en) * 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
US8264047B2 (en) * 2010-05-10 2012-09-11 Infineon Technologies Austria Ag Semiconductor component with a trench edge termination
US9018674B2 (en) * 2012-04-06 2015-04-28 Infineon Technologies Ag Reverse conducting insulated gate bipolar transistor
JP5979993B2 (ja) * 2012-06-11 2016-08-31 ルネサスエレクトロニクス株式会社 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法
US9362349B2 (en) * 2012-06-21 2016-06-07 Infineon Technologies Ag Semiconductor device with charge carrier lifetime reduction means
US9583578B2 (en) * 2013-01-31 2017-02-28 Infineon Technologies Ag Semiconductor device including an edge area and method of manufacturing a semiconductor device
US9166027B2 (en) * 2013-09-30 2015-10-20 Infineon Technologies Ag IGBT with reduced feedback capacitance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361136A1 (de) * 2003-12-23 2005-07-21 Infineon Technologies Ag Halbleiterdiode und IGBT
DE102005029263A1 (de) * 2005-06-23 2007-01-11 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit
DE102007020657A1 (de) * 2007-04-30 2008-11-06 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
DE102013105057A1 (de) * 2012-05-16 2013-11-21 Infineon Technologies Austria Ag Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur
DE102014101951A1 (de) * 2013-02-18 2014-08-21 Infineon Technologies Austria Ag Superjunction-Halbleitervorrichtung mit Implantationszonen
DE102015115723A1 (de) * 2014-09-30 2016-03-31 Infineon Technologies Ag Weich schaltendes Halbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
CN107785413B (zh) 2021-03-05
CN107785413A (zh) 2018-03-09
DE102016115801A1 (de) 2018-03-01
US10483384B2 (en) 2019-11-19
US20180061971A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102015221061B4 (de) Halbleitervorrichtung
DE102015104504B4 (de) Grabentransistorbauelement
DE102009055322B4 (de) Halbleitervorrichtung mit einem Transistor mit isoliertem Gate und Diode
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE60028850T2 (de) Bipolartransistor mit isoliertem Gate
DE102008011252A1 (de) Halbleitervorrichtung
DE112016006255T5 (de) Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102012207878B4 (de) Halbleiterbauelement mit verbesserter Softness
DE112016004272B4 (de) Leistungswandlungsvorrichtung
DE102015116611B4 (de) Transistorbauelement
DE102016118499A1 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE112013004146T5 (de) Halbleitervorrichtung
DE102006062077B4 (de) Halbleitervorrichtung
DE102013211717A1 (de) Rückwärts leitender IGBT
DE102019125007A1 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102016115801B4 (de) Transistorbauelement mit hoher stromfestigkeit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102016015949

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative