DE102014101951A1 - Superjunction-Halbleitervorrichtung mit Implantationszonen - Google Patents

Superjunction-Halbleitervorrichtung mit Implantationszonen Download PDF

Info

Publication number
DE102014101951A1
DE102014101951A1 DE102014101951.2A DE102014101951A DE102014101951A1 DE 102014101951 A1 DE102014101951 A1 DE 102014101951A1 DE 102014101951 A DE102014101951 A DE 102014101951A DE 102014101951 A1 DE102014101951 A1 DE 102014101951A1
Authority
DE
Germany
Prior art keywords
superjunction
semiconductor device
drain layer
conductivity type
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014101951.2A
Other languages
English (en)
Other versions
DE102014101951B4 (de
Inventor
Armin Willmeroth
Franz Hirler
Hans-Joachim Schulze
Uwe Wahl
Winfried Kaindl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014101951A1 publication Critical patent/DE102014101951A1/de
Application granted granted Critical
Publication of DE102014101951B4 publication Critical patent/DE102014101951B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

In einem Halbleitersubstrat mit einer ersten Oberfläche (101) und einer zur ersten Oberfläche (101) parallelen Arbeitsoberfläche werden säulenartige erste und zweite Superjunctionbereiche (121, 122) gebildet. Die ersten und zweiten Superjunctionbereiche erstrecken sich in einer zur ersten Oberfläche (101) senkrechten Richtung und bilden eine Superjunctionstruktur. Der Halbleiterteilbereich (100) wird so gedünnt, dass nach dem Dünnen ein Abstand zwischen den ersten Superjunctionbereichen (121) und einer aus der Arbeitsoberfläche erhaltenen zweiten Oberfläche (102) 30 µm nicht überschreitet. In die zweite Oberfläche (102) werden Dotierstoffe implantiert, um eine oder mehrere Implantationszonen zu bilden. Die Ausführungsformen kombinieren Superjunctionansätze mit durch Dünnwafertechnologie ermöglichter Rückseitenimplantation.

Description

  • HINTERGRUND
  • Die Driftschicht einer Superjunction-Halbleitervorrichtung umfasst durch n-dotierte Säulen getrennte p-dotierte Säulen. Eine hohe Dotierstoffkonzentration in den n-dotierten Säulen stellt einen niedrigen Durchlass- oder Vorwärtswiderstand der Halbleitervorrichtung sicher. Im Rückwärts-Sperrzustand erstrecken sich zwischen den p-dotierten und n-dotierten Säulen Verarmungszonen in einer lateralen Richtung, so dass trotz der hohen Dotierstoffkonzentration in den n-dotierten Säulen eine hohe Rückwärts-Durchbruchspannung erzielt werden kann. Superjunction-Halbleitervorrichtungen werden üblicherweise für Hochspannungsanwendungen konzipiert, wobei der Widerstand in der Driftschicht den Einschalt- oder Vorwärtswiderstand dominiert. Es ist wünschenswert, verbesserte Superjunction-Halbleitervorrichtungen bereitzustellen.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform umfasst eine Superjunction-Halbleitervorrichtung einen Halbleiterteilbereich mit einer ersten Oberfläche und einer zur ersten Oberfläche parallelen zweiten Oberfläche. Der Halbleiterteilbereich umfasst eine Drainschicht eines ersten Leitungstyps, die mindestens in einem Zellengebiet gebildet ist. Säulenartige erste Superjunctionbereiche eines zweiten, entgegengesetzten Leitungstyps erstrecken sich in einer zur ersten Oberfläche senkrechten Richtung. Säulenartige zweite Superjunctionbereiche des ersten Leitungstyps trennen die ersten Superjunctionbereiche voneinander. Die ersten und zweiten Superjunctionbereiche bilden zwischen der ersten Oberfläche und der Drainschicht eine Superjunctionstruktur. Ein Abstand zwischen den ersten Superjunctionbereichen und der zweiten Oberfläche überschreitet 30 µm nicht. Eine oder mehrere Implantationszonen grenzen direkt an die Drainschicht an.
  • Gemäß einer anderen Ausführungsform umfasst eine Superjunction-Halbleitervorrichtung einen Halbleiterteilbereich mit einer ersten Oberfläche und einer zur ersten Oberfläche parallelen zweiten Oberfläche. Der Halbleiterteilbereich umfasst eine Drainschicht eines ersten Leitungstyps in einem Zellengebiet. Die Drainschicht fehlt in einem das Zellengebiet einfassenden Randbereich. Säulenartige erste Superjunctionbereiche eines zweiten, entgegengesetzten Leitungstyps erstrecken sich in einer zur ersten Oberfläche senkrechten Richtung. Säulenartige zweite Superjunctionbereiche des ersten Leitungstyps trennen die ersten Superjunctionbereiche voneinander. Die ersten und zweiten Superjunctionbereiche bilden zwischen der ersten Oberfläche und der Drainschicht eine Superjunctionstruktur. Ein Abstand zwischen den ersten Superjunctionbereichen und der zweiten Oberfläche überschreitet 30 µm nicht.
  • Eine weitere Ausführungsform bezieht sich auf ein Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung. In einem Halbleiterteilbereich mit einer ersten Oberfläche und einer zur ersten Oberfläche parallelen Arbeitsoberfläche werden säulenartige erste und zweite Superjunctionbereiche eines ersten und zweiten Leitungstyps gebildet. Die ersten und zweiten Superjunctionbereiche erstrecken sich in einer zur ersten Oberfläche senkrechten Richtung und bilden eine Superjunctionstruktur. Der Halbleiterteilbereich wird von der Arbeitsoberfläche aus gedünnt, wobei eine zweite Oberfläche erhalten wird, so dass nach dem Dünnen ein Abstand zwischen den ersten Superjunctionbereichen des zweiten Leitungstyps und der zweiten Oberfläche 30 µm nicht überschreitet. In die zweite Oberfläche werden Dotierstoffe des ersten Leitungstyps implantiert, wobei mindestens zwischen der Superjunctionstruktur und der zweiten Oberfläche mindestens in einem Zellengebiet eine oder mehrere Implantationszonen ausgebildet werden.
  • Zusätzliche Merkmale und Vorteile wird der Fachmann nach Lesen der folgenden detaillierten Beschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER FIGUREN
  • Die begleitenden Abbildungen sind zum weiteren Verständnis der vorliegenden Erfindung beigefügt und bilden einen Teil dieser Beschreibung. Die Abbildungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen gemeinsam mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und beabsichtigte Vorteile sind leicht zu erkennen, wie sie mit Bezug auf die folgende detaillierte Beschreibung besser zu verstehen sind.
  • 1A ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine segmentierte Feldstoppstruktur und eine durch Wiederholen einer Sequenz, die das Wachsen von Teilschichten mittels Epitaxie und dem Implantieren von Dotierstoffen mittels einer Implantationsmaske umfasst, ausgebildete Superjunctionstruktur vorsieht.
  • 1B ist eine schematische Querschnittsansicht eines Halbleiterteilbereichs der Halbleitervorrichtung aus 1A entlang der Linie B-B.
  • 2A ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine einen dielektrischen Liner umfassende Superjunctionstruktur vorsieht.
  • 2B ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine Superjunctionstruktur mit dielektrischem Liner und Superjunctionbereichen mit gestuften Dotierstoffkonzentrationen vorsieht.
  • 2C ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die einen erste Superjunctionbereiche einschließenden dielektrischen Liner vorsieht.
  • 2D ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine Superjunctionstruktur ohne einen dielektrischen Liner vorsieht.
  • 2E ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die zum Ausbilden der Superjunctionstruktur eine stark n-dotierte Schicht verwendet.
  • 2F ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die zum Ausbilden der Superjunctionstruktur stark n-dotierte und stark p-dotierte Schichten verwendet.
  • 2G ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine mehrstufige Feldstoppstruktur vorsieht.
  • 3A ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung, die die Superjunctionstruktur aus 1A in Kombination mit entgegengesetzt dotierten Inseln vorsieht.
  • 3B ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung mit der Superjunctionstruktur aus 2A in Kombination mit entgegengesetzt dotierten Inseln.
  • 3C ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die die Superjunctionstruktur aus 2C in Kombination mit entgegengesetzt dotierten Inseln vorsieht.
  • 3D ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die die Superjunctionstruktur aus 2E in Kombination mit entgegengesetzt dotierten Inseln vorsieht.
  • 3E ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die die Superjunctionstruktur aus 2F in Kombination mit entgegengesetzt dotierten Inseln vorsieht.
  • 3F ist eine schematische Querschnittsansicht durch einen Teilbereich eines Zellengebietes und eines Randgebietes einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die im Zellengebiet entgegengesetzt dotierte Inseln vorsieht.
  • 4 ist eine schematische Querschnittsansicht eines Teilbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine Rekombinationszentrum-Anreicherungszone vorsieht.
  • 5A ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die in einem Randgebiet eine Kommutierungs-Enhancement-Zone vorsieht.
  • 5B ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine Kommutierungs-Enhancement-Zone mit elektrischer Verbindung vorsieht.
  • 6A ist eine schematische Querschnittsansicht eines Teilbereichs einer Superjunction-Halbleitervorrichtung gemäß einer Ausführungsform, die eine strukturierte Drainschicht vorsieht.
  • 6B ist eine schematische Querschnittsansicht eines Teilbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine strukturierte zweite Elektrodenstruktur vorsieht.
  • 7 ist ein vereinfachtes Flussdiagramm eines Verfahrens zur Herstellung einer Superjunction-Halbleitervorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele gezeigt sind, gemäß denen die Erfindung ausgeführt werden kann. Es ist ersichtlich, dass andere Ausführungsbeispiele herangezogen und strukturelle oder logische Änderungen gemacht werden können, ohne dass vom Ziel der vorliegenden Erfindung abgewichen wird. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, für oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Abwandlungen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Patentansprüche begrenzend aufzufassen ist. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich zu Veranschaulichungszwecken. Zum Zwecke der Klarheit sind, falls nicht etwas anderes angegeben ist, einander entsprechende Elemente in den verschiedenen Zeichnungen mit den gleichen Bezugszeichen versehen.
  • Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe und geben das Vorhandensein der angegebenen Strukturen, Elemente oder Merkmale an, schließen jedoch nicht das Vorhandensein zusätzlicher Elemente oder Merkmale aus. Die unbestimmten und bestimmten Artikel umfassen den Plural sowie den Singular, falls sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • Die Figuren stellen durch die Angabe „–“ oder „+“ neben dem Dotiertyp relative Dotierkonzentrationen dar. Beispielsweise bedeutet „n–“ eine Dotierkonzentration, die niedriger ist als die Dotierkonzentration eines „n“-Dotiergebiets, während ein „n+“-Dotiergebiet eine höhere Dotierkonzentration als ein „n“-Dotiergebiet aufweist. Dotiergebiete mit derselben relativen Dotierkonzentration müssen nicht dieselbe absolute Dotierkonzentration haben. Beispielsweise können zwei verschiedene n-Dotiergebiete gleiche oder verschiedene absolute Dotierkonzentrationen aufweisen.
  • Der Begriff oder Ausdruck "elektrisch verbunden" beschreibt eine niederohmige Verbindung zwischen den elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck "elektrisch gekoppelt" schließt ein, dass ein oder mehrere zur Signalübertragung geeignete Zwischenelemente zwischen den "elektrisch gekoppelten" Elementen vorgesehen sein können, bspw. Elemente die so steuerbar sind, dass sie zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige Entkopplung in einem zweiten Zustand herstellen können.
  • Die 1A und 1B zeigen eine Superjunction-Halbleitervorrichtung 500 mit einem Halbleiterteilbereich 100 mit einer ersten Oberfläche 101 und einer zur ersten Oberfläche 101 parallelen zweiten Oberfläche 102. Der Halbleiterteilbereich 100 ist aus einkristallinem Halbleitermaterial, zum Beispiel Silizium Si, Siliziumkarbid SiC, Germanium Ge, einem Silizium-Germaniumkristall SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs ausgebildet. Ein Abstand zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102 ist kleiner als 175 µm, zum Beispiel höchstens 100 µm oder höchstens 50 µm. Der Halbleiterteilbereich 100 kann eine rechteckige Form mit einer Kantenlänge im Bereich einiger Millimeter aufweisen. Die Normale zu der ersten und der zweiten Oberfläche 101, 102 definiert eine vertikale Richtung und Richtungen orthogonal zur Normalen-Richtung sind laterale Richtungen.
  • Der Halbleiterteilbereich 100 umfasst eine Drainschicht 130 eines ersten Leitungstyps. Die Drainschicht 130 kann sich entlang der gesamten Querschnittsebene des Halbleiterteilbereichs 100 parallel zur zweiten Oberfläche 102 erstrecken. Gemäß einer Ausführungsform grenzt die Drainschicht 130 direkt an die zweite Oberfläche 102 an und eine Nettodotierstoffkonzentration in der Drainschicht 130 ist vergleichsweise hoch, zum Bei spiel mindestens 5 × 1018 cm–3. Gemäß anderen Ausführungsformen kann zwischen der Drainschicht 130 und der zweiten Oberfläche 102 eine weitere Schicht ausgebildet sein. Beispielsweise kann zwischen der Drainschicht 130 und der zweiten Oberfläche 102 eine Kollektorschicht eines zweiten Leitungstyps, der dem ersten Leitungstyps entgegengesetzt ist, angeordnet sein.
  • Zwischen der ersten Oberfläche 101 und der Drainschicht 130 ist eine Driftschicht 120 gelegen. Die Driftschicht 120 umfasst erste Superjunctionbereiche 121 des zweiten Leitungstyps und zweite Superjunctionbereiche 122 des ersten Leitungstyps. Die ersten Superjunctionbereiche 121 können direkt an die Drainschicht 130 angrenzen. Gemäß anderen Ausführungsformen sind die ersten Superjunctionbereiche 121 in einem Abstand zu der Drainschicht 130 gebildet, so dass die Driftschicht 120 einen zusammenhängenden Teilbereich des ersten Leitungstyps umfasst, der sich zwischen den vergrabenen Kanten der ersten und zweiten Superjunctionbereiche 121, 122 auf der einen Seite und der Drainschicht 130 auf der anderen Seite erstreckt. Die ersten und zweiten Superjunctionbereiche 121, 122 können direkt aneinander angrenzen.
  • Wie in 1B gezeigt, kann der Halbleiterteilbereich 100 ein Zellengebiet 610 und ein das Zellengebiet 610 in den lateralen Richtungen einfassendes Randgebiet 690 umfassen. Das Randgebiet 690 erstreckt sich entlang einer äußeren Oberfläche 103 des Halbleiterteilbereichs 100, wobei die äußere Oberfläche 103 die erste Oberfläche 101 und die zweite Oberfläche 102 verbindet. Das Randgebiet 690 kann direkt an das Zellengebiet 610 angrenzen. Gemäß anderen Ausführungsformen können eine oder mehrere Übergangsgebiete das Randgebiet 690 und das Zellengebiet 610 voneinander trennen, wobei die Übergangsgebiete Merkmale umfassen können, die sowohl im Zellengebiet 610 als auch im Randgebiet 690 fehlen.
  • Die ersten und zweiten Superjunctionbereiche 121, 122 können in regelmäßigen Abständen angeordnete parallele Streifen sein. Gemäß anderen Ausführungsformen der ersten Superjunctionbereiche 121 können die Querschnittsflächen parallel zur ersten Oberfläche 101 Kreise, Ellipsen, Ovale oder Rechtecke, zum Beispiel Quadrate, mit oder ohne abgerundeten Ecken, sein und die zweiten Superjunctionbereiche 122 bilden ein Gitter, das die ersten Superjunctionbereiche 121 einbettet.
  • Der Halbleiterteilbereich 100 umfasst weiter eine oder mehrere mindestens im Zellengebiet 610 gebildete dotierte Zonen 110. Die eine oder mehreren dotierten Zonen 110 haben den gleichen Leitungstyp. In einem Durchlass- oder Vorwärtsmodus der Halbleitervorrichtung 500 fließt zwischen der einen oder mehreren dotierten Zonen 110 und der Drainschicht 130 ein Durchlassoder Vorwärtsstrom durch die Driftschicht 120.
  • Ausführungsformen, die sich auf eine Superjunction-Diode beziehen, bilden eine einzige dotierte Zone 110 des zweiten Leitungstyps aus, die eine im Zellengebiet 610 direkt an die ersten und zweiten Superjunctionbereiche 121, 122 angrenzende Anodenzone ausbilden kann. Ausführungsformen, die sich auf einen Superjunction-IGFET (insulated gate field effect transistor) oder einen Superjunction-IGBT (insulated gate bipolar transistor) beziehen, bilden eine Vielzahl von dotierten Zonen 110 aus, wobei jede der dotierten Zonen 110 direkt an eine Basiszone 115 des zweiten Leitungstyps angrenzt und jede Basiszone 115 direkt an mindestens einen der ersten und einen der zweiten Superjunctionbereiche 121, 122 angrenzt. Mindestens die dotierten Zonen 110 können ausschließlich im Zellengebiet 610 gebildet sein und können in dem Randgebiet 690 fehlen. Die Basiszonen 115 sind mindestens im Zellengebiet 610 ausgebildet und können im Randgebiet 690 fehlen oder nicht.
  • Im Falle von IGFETs und IGBTs können Gateelektrodenstrukturen 210 zum Steuern einer Minoritätsladungsträgerverteilung in den Basiszonen 115 zwischen den dotierten Zonen 110 und den entsprechenden ersten Superjunctionbereichen 121 ausgebildet sein. Zwischen der entsprechenden Gateelektrode 210 und der entsprechenden Basiszone 115 ist ein Gatedielektrikum 205 gebildet. Die Gateelektrodenstrukturen 210 können oberhalb der ersten Oberfläche 101 angeordnet sein. Gemäß einer weiteren Ausführungsform können die Gateelektrodenstrukturen 210 in Gräben ausgebildet sein, die sich von der ersten Oberfläche 101 aus in den Halbleiterteilbereich 100 erstrecken.
  • Durch Öffnungen in einer die Gateelektrodenstrukturen 210 bedeckenden dielektrischen Schicht 220 kann eine erste Elektrodenstruktur 310 elektrisch mit den dotierten Zonen 110 und den Basiszonen 115 verbunden sein. Die Öffnungen in der dielektrischen Schicht 220 sind zwischen benachbarten Gateelektrodenstrukturen 210 gebildet. Innerhalb der Basiszonen 115 können in direktem Kontakt mit der ersten Elektrodenstruktur 310 hochdotierte Kontaktzonen 116 des zweiten Leitungstyps gebildet sein. Die dielektrische Schicht 220 isoliert die erste Elektrodenstruktur 310 und die Gateelektrodenstrukturen 210 elektrisch voneinander.
  • Direkt an die zweite Oberfläche 102 des Halbleiterteilbereichs 100 grenzt eine zweite Elektrodenstruktur 320 an. Die zweite Elektrodenstruktur 320 kann direkt an die Drainschicht 130 angrenzen. Gemäß einer auf IGBT-Zellen gerichteten Ausführungsform kann zwischen der Drainschicht 130 und der zweiten Elektrodenstruktur 320 eine Kollektorschicht des zweiten Leitungstyps ausgebildet sein.
  • Jede der ersten und zweiten Elektrodenstrukturen 310, 320 kann als Hauptbestandteil(e) Aluminium Al, Kupfer Cu, oder Legierungen aus Aluminium oder Kupfer, zum Beispiel AlSi, AlCu oder AlSiCu enthalten oder aus ihnen bestehen. Gemäß weiteren Ausführungsformen können eine oder mehrere der ersten und zweiten Elektrodenstrukturen 310, 320 als Hauptbestandteil(e) Nickel Ni, Titan Ti, Silber Ag, Gold Au, Platin Pt und/oder Paladium Pd enthalten. In einigen Ausführungsformen kann zum Beispiel mindestens eine der ersten und zweiten Elektrodenstrukturen 310, 320 zwei oder mehr Teilschichten umfassen, wobei jede Teilschicht eines oder mehrere der Elemente Ni, Ti, Ag, Au, Pt und Pd als Hauptbestandteil enthält, zum Beispiel Silizide und/oder Legierungen daraus.
  • Gemäß der dargestellten Ausführungsform ist der erste Leitungstyp der n-Typ und der zweite Leitungstyp ist der p-Typ. Die erste Elektrodenstruktur 310 ist eine Sourceelektrode, die dotierten Zonen 110 sind Sourcegebiete und die zweite Elektrodenstruktur 320 ist eine Drainelektrode. Gemäß einer anderen Ausführungsform ist der erste Leitungstyp p-Typ.
  • Außerdem umfasst der Halbleiterteilbereich 100 eine oder mehrere Implantationszonen, die direkt an die Drainschicht 130 angrenzen.
  • 1A zeigt eine die Feldstoppstruktur 129 ausbildende Implantationszone des ersten Leitungstyps. Die Feldstoppstruktur 129 grenzt direkt an die Drainschicht 130 an und hat eine mittlere Dotierstoffkonzentration die höchstens 10% der maximalen Dotierstoffkonzentration in der Drainschicht 130 beträgt. Beispielsweise liegt die mittlere Dotierstoffkonzentration zwischen 5 × 1014 cm–3 und 5 × 1015 cm–3.
  • Konventionelle Ansätze bilden eine Drainschicht aus einem stark dotierten Substrat aus, das als Basisschicht zum Auswachsen der Driftschicht durch Epitaxie wirkt, wobei die Dicke einer solchen Drainschicht mindestens 30 µm beträgt. Außerdem bilden konventionelle Ansätze eine Feldstoppschicht typischerweise vor dem Ausbilden der Driftschicht 120 und der Superjunctionbereiche 121, 122 aus, so dass die Feldstoppschicht einem hohen Temperatur-Budget ausgesetzt ist, das zum Ausbilden der Superjunctionstruktur und der dotierten Zonen 110 innerhalb des Halbleiterteilbereichs 100 benötigt wird. Die hohe Temperaturbelastung führt zu einem flachen Dotierprofil und weniger präzise definierten Zonengrenzen sowohl in der vertikalen Richtung als auch in den lateralen Richtungen.
  • Stattdessen beginnt die Herstellung der Superjunction-Halbleitervorrichtung 500 mit dem Ausbilden der säulenartigen ersten und zweiten Superjunctionbereiche 121, 122 des ersten und zweiten Leitungstyps in einem Halbleitersubstrat, so dass sich die ersten und zweiten Superjunctionbereiche 121, 122 in einer Richtung senkrecht zu einer ersten Oberfläche des Halbleitersubstrats erstrecken und eine Superjunctionstruktur nahe der ersten Oberfläche bilden. Danach wird das Halbleitersubstrat von einer Arbeitsoberfläche gegenüber der ersten Oberfläche aus gedünnt, um aus dem Halbleitersubstrat einen Halbleiterteilbereich 100 zu erhalten. Nach dem Dünnen ist ein Abstand zwischen den ersten Superjunctionbereichen 121 und einer zweiten Oberfläche 102 des Halbleiterteilbereichs 100 gegenüber der ersten Oberfläche 101 nicht größer als 30 µm.
  • Die Drainschicht 130 kann zum Beispiel durch eine Implantation in die zweite Oberfläche 102 gebildet werden. Die Dicke der Drainschicht 130 kann kleiner als 20 µm sein, zum Beispiel kleiner als 10 µm. Gemäß einer Ausführungsform hat die Drainschicht 130 ein Dotierprofil mit einem Maximum in einem Abstand von der zweiten Oberfläche 102. Da in Niederspannungsanwendungen typischerweise der Substratwiderstand den Durchlassoder Vorwärtswiderstand einer Halbleitervorrichtung dominiert und da Superjunctionstrukturen den Beitrag der Driftschicht zum Duchlass- oder Vorwärtswiderstand weiter verringern, ergibt das Kombinieren von gedünnten Substraten mit Superjunction-Ansätzen einen sehr niedrigen Durchlass- und Vorwärtswiederstand.
  • Die eine oder mehrere Implantationszonen für die Feldstoppstrukturen 129 werden durch Implantation von Dotierstoffen in die zweite Oberfläche 102 gebildet. Gemäß einer Ausführungsform hat die Feldstoppstruktur 129 ein Dotierprofil mit einem Maximum in einem Abstand zur Drainschicht 130. Da in diesem Stadium des Herstellungsprozesses bereits die anderen dotierten Zonen gebildet wurden, werden die Feldstoppstrukturen 129 lediglich einem niedrigen Temperaturbudget ausgesetzt, haben steilere Dotierprofile und können sowohl in der vertikalen Richtung als auch in den lateralen Richtungen präziser und schmaler definiert werden. Die vertikale Ausdehnung der Feldstoppstruktur 129 kann kleiner als 20 µm sein, zum Beispiel kleiner als 10 µm.
  • Da die Gesamtflächendosis in der Feldstoppstruktur 129 zum Beispiel zwischen 1012 und 2 × 1012 cm–2 liegt, steigt der Widerstand der Feldstoppstruktur 129 mit der Dicke an. Der positive Effekt einer steileren und dünneren Feldstoppstruktur 129 ist ein niedrigerer Einschaltwiderstand. Beispielsweise kann die Drainschicht 130 einer Halbleitervorrichtung, die im Stande ist, 600 Volt standzuhalten, eine Dicke zwischen 40 µm und 50 µm haben und die Dicke der Feldstoppstruktur 129 kann zwischen 1 und 3 µm liegen.
  • Gemäß einer Ausführungsform bildet eine einzige Implantationszone eine parallel zur zweiten Oberfläche 102 ausgerichtete zusammenhängende Feldstoppstruktur 129. Gemäß einer weiteren Ausführungsform wird eine maskierte Implantation ausgeführt, um eine Vielzahl von räumlich getrennten Implantationszonen zu erhalten, die eine segmentierte Feldstoppstruktur 129 bilden. Implantieren der Feldstoppstrukturen 129 von der zweiten Oberfläche 102 aus erlaubt ein präzises Einpassen einer geeigneten Feldstoppstruktur in die vergleichsweise schmale Lücke zwischen der Superjunctionstruktur und der Drainschicht 130, deren Abstand kleiner als 20 µm sein kann, zum Beispiel kleiner als 10 µm. Wenn eine Sperrspannung angelegt ist, verhindert die Feldstoppstruktur 129, dass eine sich von den pn-Übergängen der Superjunctionstruktur in der vertikalen Richtung auf die zweite Oberfläche 102 zu erstreckende Verarmungszone die Drainschicht 130 erreicht und stellt ein sanftes Schaltverhalten (soft switching) der Halbleitervorrichtung 500 sicher.
  • Die 1A und 1B beziehen sich auf eine Ausführungsform, die die ersten und zweiten Superjunctionbereiche 121, 122 durch Wiederholen einer Abfolge ausbilden, die das Aufwachsen einer Teilschicht durch Epitaxie und die Implantation von Dotierstoffen mindestens eines Leitungstyps in eine Oberfläche der Teilschicht unter Verwendung einer Implantationsmaske umfasst, wobei die Superjunctionstruktur durch Diffundieren wenigstens einer der ersten und zweiten Superjunctionbereiche 121, 122 aus den Implantationen erhalten wird. Als Folge davon kann das Dotierprofil in mindestens einem der ersten und zweiten Superjunctionbereiche 121, 122 in der vertikalen und/oder lateralen Richtung wellenförmig sein, wie es in 1A angedeutet ist.
  • Die Feldstoppstruktur 129 kann durch eine unmaskierte Implantation gebildet werden, wobei die Dotierstoffe in die gesamte zweite Oberfläche 102 implantiert werden. Gemäß einer anderen Ausführungsform maskiert eine Implantationsmaske die Implantation. Teilbereiche der Feldstoppstruktur 129 können in einer vertikalen Projektion der ersten und zweiten Superjunctionbereiche 121, 122 ausgebildet werden. Die Implantation kann unter Verwendung eines Ionenstrahls ausgeführt werden, wobei eine Beschleunigungsspannung die Tiefe der Implantation bestimmt. Die Implantation kann eine einstufige Implantation unter Verwendung einer einzigen Beschleunigungsspannung oder eine vielstufige Implantation unter Verwendung verschiedener Beschleunigungsspannungen sein. Die implantierten Feldstoppstrukturen 129 können mit jeder Art von Superjunctionstruktur kombiniert werden, die durch epitaktisches Aufwachsen oder durch Grabentechnologien mit/ohne dielektrischen Linern zwischen den Superjunctionbereichen 121, 122 ausgebildet wird.
  • Zum Bilden der Feldstoppstrukturen 129 können Phosphor (P) und/oder Arsen (As) Atome/Ionen implantiert werden. Gemäß einer Ausführungsform wird die Feldstoppstruktur 129 durch Dotierstoffe definiert, die für Implantation und Aktivierung nur ein niedriges Temperaturbudget benötigen, zum Beispiel Protonen H und/oder Helium He. Beispielsweise reichen Beschleunigungsspannungen von weniger als 1,5 MeV aus, um Protonen H in einem Abstand von etwa 20 µm zur zweiten Oberfläche 102 zu implantieren. Aktivieren und Ausheilen einer Protonenimplantation wird typischerweise bei Temperaturen zwischen 350°C und 550°C durchgeführt.
  • Gemäß einer weiteren Ausführungsform wird die Feldstoppstruktur 129 durch Implantation von Dotierstoffen mit einem Donatorniveau ausgebildet, das zwischen der Valenzbandkante und der Leitungsbandkante des Halbleitermaterials liegt und sich von der Leitungsbandkante um wenigstens 200 mV unterscheidet. Für Silizium (Si) als Halbleitermaterial sind die Dotierstoffe Schwefel S und Selen Se. In Silizium sind S- und Se- Dotierstoffe nur im Rückwärtsbetrieb aktiv, wobei sie verhindern, dass die Verarmungszone die Drainschicht 130 erreicht, während im Vorwärts- oder Durchlassbetrieb die S- und Se-Dotierstoffe verglichen mit Phosphor oder Arsen den Durchlass- oder Vorwärtswiderstand nur in geringem Maß negativ beeinflussen. Ausheilen und Aktivieren von S und Se Implantationen erfolgt bei vergleichsweise niedrigen Temperaturen. Ein dünner Substratteilbereich 100 mit einer Dicke von weniger als 150 µm kann ohne Nutzung eines kritischen Temperaturbudgets mit Feldstoppstrukturen 129 versehen werden, das vorher gebildete Superjunctionbereiche 121, 122 und weitere entlang der ersten Oberfläche 101 des Halbleiterteilbereichs 100 gebildete dotierte Zonen degradieren kann.
  • Die 2A bis 2G beziehen sich auf aus Grabenansätzen erhaltene Superjunctionstrukturen, die nicht gewellte Dotierprofile ausbilden, wobei Gräben aus einer Richtung in das Halbleitersubstrat eingebracht werden, die durch die erste Oberfläche eines aus dem Halbleitersubstrat erhaltenen Halbleiterteilbereichs vorgegeben ist.
  • Beispielsweise kann die Superjunction-Halbleitervorrichtung 500 aus 2A durch Ätzen von Gräben in ein n-Typ Halbleitersubstrat, Auskleiden wenigstens der Seitenwände der geätzten Gräben mit einem dielektrischen Liner 125 und epitaktisches Aufwachsen von einkristallinem p-dotierten Halbleitermaterial in den Gräben zur Ausbildung der ersten Superjunctionbereiche 121 erhalten werden. Die ersten Superjunctionbereiche 121 können homogen dotiert sein. Jeder erste Superjunctionbereich 121 kann direkt an einen in seiner vertikalen Projektion gebildeten Teilbereich einer segmentierten Feldstoppstruktur 129 angrenzen. Die Feldstoppstruktur 129 kann in der Projektion der ersten Superjunctionbereiche 121 direkt an die Drainschicht 130 angrenzende Teilbereiche umfassen. Die Feldstoppstruktur 129 kann in der Projektion der zweiten Superjunctionbereiche 122 vollständig fehlen.
  • Die 2B zeigt eine Superjunction-Halbleitervorrichtung 500 mit einem zur ersten Oberfläche 101 hin orientierten ersten Teilbereich 121a der ersten Superjunctionbereiche 121, der eine höhere Dotierstoffkonzentration aufweist als ein zur zweiten Oberfläche 102 hin orientierter zweiter Teilbereich 121b. Weitere Ausführungsformen können erste Superjunctionbereiche mit mehr als zwei Teilbereichen mit unterschiedlichen Dotierstoffkonzentrationen oder mit sanft wechselnden Dotierprofilen vorsehen.
  • Die 2C zeigt eine einen dielektrischen Liner 125 umfassende Superjunction-Halbleitervorrichtung 500, wobei der dielektrische Liner 125 Gräben auskleidet, die von einer durch die erste Oberfläche 101 vorgegebenen Richtung aus in einen Halbleiterteilbereich 100 eingebracht sind und der einen eine Seitenwand des Grabens auskleidenden Seitenwandteilbereich 125a und einen sich am Boden des Grabens im Wesentlichen parallel zur zweiten Oberfläche 102 erstreckenden und den Graben am Boden abschließenden Bodenteilbereich 125b umfasst. Im Ergebnis umschließt der dielektrische Liner 125 die ersten Superjunctionbereiche 121 in der Driftschicht 120 vollständig. Zwischen den ersten Superjunctionbereichen 121 und der ersten Oberfläche 101 können Basiszonen 115 oder direkt an die ersten Superjunctionbereiche 121 angrenzende dotierte Zonen 110 ausgebildet sein.
  • Die Feldstoppstruktur 129 kann segmentiert sein, wobei jedes Segment in der vertikalen Projektion von einer der zweiten Superjunctionbereiche 122 gelegen ist. In der Projektion der ersten Superjunctionbereiche 121 kann die Feldstoppstruktur 129 fehlen.
  • Die Superjunction-Halbleitervorrichtung 500 aus 2D bildet eine segmentierte Feldstoppstruktur 129, wobei jedes Segment in der Projektion von einem der ersten oder zweiten Superjunctionbereiche 121, 122 angeordnet ist. Die ersten Superjunctionbereiche 121 grenzen direkt an die benachbarten zweiten Superjunctionbereiche 122 an und umfassen einen zur zweiten Oberfläche 101 hin orientierten hochdotierten ersten Teilbereich 121a und einen zur zweiten Oberfläche 102 hin orientierten schwach dotierten zweiten Teilbereich 121b. Die Superjunctionstruktur kann durch Aufwachsen eines p-dotierten Halbleitermaterials in einem Graben ausgebildet werden, der aus einer durch die erste Oberfläche 101 vorgegebenen Richtung eingebracht wird.
  • Die 2E zeigt eine zusammenhängende Feldstoppstruktur 129 mit einer Grenzfläche zur Driftschicht 120, die im Wesentlichen parallel zur zweiten Oberfläche 102 verläuft. Eine stark n dotierte Schicht 122a des Halbleitermaterials wird, zum Beispiel durch epitaktisches Aufwachsen von Silizium auf eine Grabenseitenwand oder durch Implantation von Dotierstoffen in die Grabenseitenwand ausgebildet. Der Graben erstreckt sich dabei zwischen der Basiszone 115 und der Feldstoppstruktur 129 und kann sich bis in die Feldstoppstruktur 129 erstrecken. Die stark n-dotierte Schicht 122a bildet einen Teil der zweiten Superjunctionbereiche 122. Die ersten Superjunctionbereiche 121 können durch Aufwachsen eines einkristallinen p-Typ Halbleitermaterials innerhalb der Gräben gebildet werden.
  • Die Superjunction-Halbleitervorrichtung 500 aus 2F unterscheidet sich von der in 2E darin, dass die ersten Superjunctionbereiche 121 als die Gräben auskleidende stark dotierte Schichten ausgebildet sind und jeweils direkt an eine stark n dotierte Schicht 122a angrenzen. Die die ersten Superjunctionbereiche 121 ausbildende stark n-dotierte Schicht kann durch eine Schrägimplantation in die Seitenwände und in den Boden der Gräben nach dem Ausbilden der stark dotierten Teilbereiche 122a der zweiten Superjunctionbereiche 122, zum Beispiel durch Implantation oder epitaktisches Wachsen, gebildet sein. Dann kann eine den Graben schließende weitere epitaktische Schicht aufgewachsen werden, um Hohlräume 123 auszubilden. In der über den Hohlräumen 123 aufgewachsenen epitaktischen Schicht können dotierte Zonen 110 und Basiszonen 115 ausgebildet werden.
  • Die in der 2G gezeigte Superjunction-Halbleitervorrichtung 500 umfasst die Superjunctionstruktur aus 2E. Die Feldstoppstruktur 129 umfasst einen direkt an die Driftschicht 120 angrenzenden schwach dotierten ersten Teilbereich 129a und einen direkt an die Drainschicht 130 angrenzenden stärker dotierten zweiten Teilbereich 129b, wobei eine Grenzfläche zwischen dem ersten Teilbereich 129a und dem zweiten Teilbereich 129b im Wesentlichen parallel zur zweiten Oberfläche 102 ist.
  • Weitere Ausführungsformen sehen zum Ausheilen der implantierten Feldstoppstruktur 129 einen Laserschmelzprozessvor. Die implantierten Dotierstoffe können beispielsweise Selen Se, Phosphor P Atome/Ionen oder beide in Kombination enthalten. Das Laserausheilen reduziert die thermische Beanspruchung und ist für dünne Siliziumwafer anwendbar, die die Substratteilbereiche umfassen.
  • Die Feldstoppstruktur 129 kann sich in die ersten Superjunctionbereiche 121 erstrecken, wobei ein unterer Teilbereich der ersten Superjunctionbereiche 121 vom zweiten Leitungstyp zum ersten Leitungstyp hin wechselt. Dies erlaubt das Ausbilden einer Feldstoppstruktur 129, auch dann wenn das Dünnen selbstjustiert an einem Rand einer zwischen den ersten und zweiten Superjunctionbereichen 121, 122 gebildeten Verarmungszone stoppt.
  • Die 3A bis 3E beziehen sich auf Ausführungsformen von Superjunction-Halbleitervorrichtungen 500, bei denen die Implantationszonen entgegengesetzt dotierte Inseln 132 des zweiten Leitungstyps ausbildend. Die entgegengesetzt dotierten Inseln 132 grenzen direkt an die zweite Oberfläche 102 an, werden durch Teilbereiche der Drainschicht 130 voneinander getrennt und sind direkt mit der zweiten Elektrodenstruktur 320 elektrisch verbunden.
  • 68 Bei Stromdichten, die einen Schwellwert überschreiten, injizieren die entgegengesetzt dotierten Inseln 132 Ladungsträger in die Driftschicht 120. Da die injizierten Ladungsträger die Dichte der freien Ladungsträger in der Driftschicht 122 erhöhen, reduzieren die entgegengesetzt dotierten Inseln 132 den Durchlass/Vorwärtswiderstand bei Stromdichten, die einen Schwellwert überschreiten. Gemäß Ausführungsformen, die n-FET-Zellen (Feldeffekttransistoren) ausbilden, sind die entgegengesetzt dotierten Inseln p-dotiert.
  • Konventionelle Superjunction-Halbleitervorrichtungen mit Substratteilbereichen mit einer Dicke größer als 175 µm bilden typischerweise zwischen der Driftschicht 120 und der Drainschicht 130 eingebettete, floatende entgegengesetzt dotierte Inseln. Im Fall von floatenden entgegengesetzt dotierten Inseln verbindet nur ein Zener-Durchbruch die floatenden entgegengesetzt dotierten Inseln elektrisch so mit der Drainschicht 130, dass die entgegengesetzt dotierten Inseln Ladungsträger in die Driftschicht 120 injizieren können. Daher werden konventionelle floatende entgegengesetzt dotierte Inseln erst bei vergleichsweise hohen Stromdichten aktiv, die einen zum Auslösen eines Zener-Durchbruchs ausreichend hohen Spannungsabfall hervorrufen. Da die floatenden entgegengesetzt dotierten Inseln 132 normalerweise in einem frühen Stadium des Prozessierens ausgebildet werden und so einem hohen Temperaturbudget ausgesetzt werden, ist der pn-Übergang zwischen den floatenden entgegengesetzt dotierten Inseln und der Drainschicht flach, was eine vergleichsweise hohe Zener-Durchbruchspannung zur Folge hat. Demzufolge findet eine Ladungsträgerinjektion nur bei hohen Spannungsabfällen über den Substratteilbereich statt.
  • Gemäß weiteren Ausführungsformen ist der Substratteilbereich 100 bis zu einer Dicke kleiner als 175 µm gedünnt und die Prozessierung an der zweiten Oberfläche 102 erlaubt nach dem Dünnen des Substratteilbereichs 100 die Implantation von entgegengesetzt dotierten Inseln 132 direkt durch die zweite Oberfläche 102.
  • Die entgegengesetzt dotierten Inseln 132 können direkt mit den zweiten Elektrodenstrukturen 320 elektrisch verbunden sein. Das hat zur Folge, dass die entgegengesetzt dotierten Inseln 132 bereits bei einem Spannungsabfall von etwa 0,6 V mit dem Injizieren von Ladungsträgern beginnen, was signifikant weniger ist als die Zener- Durchbruchspannung in konventionellen Ausführungen. Die entgegengesetzt dotierten Inseln 132 injizieren Ladungsträger bereits bei niedrigeren Stromdichten und reduzieren demzufolge den Durchlass/Vorwärtswiderstand schon bei niedrigeren Stromdichten als konventionelle Ansätze.
  • Die entgegengesetzt dotierten Inseln 132 können in der vertikalen Projektion des zweiten Superjunctionbereiches 122, wie in den 3A, 3B, 3C, 3E dargestellt, oder in der vertikalen Projektion der ersten Superjunctionbereiche 121, wie in 3D dargestellt, platziert sein. Teilbereiche der Drainschicht 130 trennen die entgegengesetzt dotierten Inseln 132 voneinander. Die Drainschicht 130 kann ein die entgegengesetzt dotierten Inseln 132 einbettendes Netz bilden. Eine maximale Dotierstoffkonzentration in den entgegengesetzt dotierten Inseln kann mindestens 5 × 1017 cm–3 betragen. Die Teilbereiche der Drainschicht 130, die die entgegengesetzt dotierten Inseln voneinander trennen, sorgen bei niedrigen Stromdichten für einen Strompfad zur zweiten Elektrodenstruktur 320. Die entgegengesetzt dotierten Inseln 132 können mit einer Feldstoppstruktur 129 kombiniert werden, die einen Durchgriff des elektrischen Feldes in die entgegengesetzt dotierten Inseln 132 verhindert, wie beispielsweise in den 3D und 3E gezeigt ist.
  • Die entgegengesetzt dotierten Inseln 132 können mit einer Vielzahl von Superjunctionansätzen kombiniert werden, zum Beispiel mit Superjunctionstrukturen, die mindestens eine der ersten und zweiten Superjunctionstrukturen 121, 122 durch Wiederholen einer Sequenz ausbilden, die epitaktisches Aufwachsen einer Teilschicht und ein maskiertes Implantieren von Dotierstoffen in die Teilschicht umfasst, wie in 3A gezeigt, mit Grabenansätzen, die dielektrische Liner 125 an vertikalen Seitenwänden eines sich in den Halbleiterteilbereich 100 erstreckenden Grabens vorsehen, wie in den 3B und 3C gezeigt, mit Grabenansätzen ohne dielektrische Liner 125, wie in den 3D und 3E gezeigt, oder mit jedem weiteren oben beschriebenen Ansatz.
  • Die entgegengesetzt dotierten Inseln 132 können sowohl in den Zellengebieten 610 als auch im Randgebiet 690 gebildet sein. Gemäß weiteren Ausführungsformen sind die entgegengesetzt dotierten Inseln 132 ausschließlich im Zellengebiet 610 gebildet und fehlen im Randgebiet 690, wie in der 3F gezeigt, um ein Injizieren von Ladungsträgern in das Randgebiet 690 zu verhindern, welche bei einem Schalten in den Rückwärtszustand abgeleitet werden müssten.
  • 4 zeigt eine Superjunction-Halbleitervorrichtung 500 bei der die Implantationszone eine Rekombinationszentrums-Anreicherungszone 193 ausbildet, die den Substratteilbereich 100 fast vollständig durchdringt. Die Rekombinationszentrums-Anreicherungszone 193 kann durch Implantation von Rekombinationszentren ausbildenden ersten Zusatz-Dotierstoffen gebildet werden, die lokal die Rekombination der Ladungsträger verbessert und in der Folge die Ladungsträgerlebensdauer in der Driftschicht 120 lokal reduziert. Die Rekombinationszentrums-Anreicherungszone 193 kann m Zellengebiet 610, im Randgebiet 690 oder in beiden ausgebildet werden.
  • Die ersten zusätzlichen Dotierstoffe können Schwermetallatome/ionen sein, zum Beispiel Platin Pt oder Gold Au. Gemäß einer Ausführungsform sind die ersten zusätzlichen Dotierstoffe Protonen oder Heliumatome/ionen. Die Rekombinationszentrums-Anreicherungszone 193 kann sich von der zweiten Oberfläche 102 mindestens bis zur Hälfte des Abstandes zwischen der ersten und der zweiten Oberfläche 101, 102 erstrecken. Da der Substratteilbereich 100 dünner ist als 175 µm, reicht eine Beschleunigungsspannung zwischen 1 und 4 MeV aus, um durch Ionenstrahlimplantation durch die zweite Oberfläche 102 eine fast vollständige und homogene Rekombinationszentrums-Anreicherungszone 193 innerhalb des Halbleiterteilbereichs 100 zu erhalten.
  • In einem Durchlass- oder Vorwärtszustand, in dem der pn-Übergang zwischen der Basiszone 115 und der Driftschicht 120 vorwärts vorgespannt ist, diffundieren Ladungsträger in die Driftschicht 120, die aus der Driftschicht 120 abgeleitet werden müssen, wenn der pn-Übergang aus dem vorwärts vorgespannten Zustand in den rückwärts vorgespannten Zustand wechselt. Die Verkürzung der Ladungsträgerlebensdauer hat zur Folge, dass weniger Ladungsträger abgeleitet werden müssen und das Ausräumen schneller erfolgt. Mit anderen Worten, zusätzliche Rekombinationszentren verbessern die Robustheit einer am pn-Übergang zwischen der Bodyzone 115 und der Driftschicht 120 ausgebildeten Rückwärtsdiode im Rückwärtsbetrieb.
  • Die Implantationszonen der Superjunction-Halbleitervorrichtungen 500 aus den 5A und 5B bilden zweite Zusatz-Dotierstoffe enthaltende Kommutierungs-Enhancement-Zonen 195, die lokal die Emittereffizienz in einem Randgebiet 690 des Halbleiterteilbereichs 100 reduzieren.
  • Gemäß 5A sind die zweiten Zusatz-Dotierstoffe solche Dotierstoffe, die das Kristallgitter des Halbleitermaterials stören. Die zweiten Zusatz-Dotierstoffe können Atome von Elementen sein, die dazu geeignet sind, das Streuen von Ladungsträgern in der Driftschicht 120 zu verbessern. Beispielsweise sind die zweiten Zusatz-Dotierstoffe solche Atome/Ionen, die im Kristallgitter durch Austauschen von Atomen des Halbleitermaterials des Halbleiterteilbereichs 100 Legierungsstreuen verursachen. Die Driftschicht 120 kann aus Silizium vorgesehen sein und die zweiten Zusatz-Dotierstoffatome werden aus einer Gruppe ausgewählt, die Germanium Ge, Kohlenstoff C, Argon Ar Atome/Ionen umfasst, die einige der Siliziumatome in dem Siliziumkristallgitter der Driftschicht 120 ersetzen. Die Kommutierungs-Enhancement-Zone 195 reduziert die Ladungsträgerinjektion in das Randgebiet 690 und verringert so die Anzahl der freien Ladungsträger im Randgebiet 690 im leitenden Zustand (Durchlass- oder Vorwärtszustand). Wechselt die Halbleitervorrichtung 500 in den sperrenden Zustand, müssen weniger Ladungsträger aus dem Randgebiet 690 abgeleitet werden. Anders ausgedrückt verbessert die Kommutierungs-Enhancement-Zone 195 die Schalteigenschaften der Halbleitervorrichtung 500 ohne dabei ihre Durchlasseigenschaften nachteilig zu beeinflussen.
  • Die Kommutierungs-Enhancement-Zone 195 kann im gesamten Randgebiet 690 oder ausschließlich in einem äußeren Randteilbereich 699 des Randgebiets 690 ausgebildet sein. Die maximale Dotierstoffkonzentration ist in einem Abstand zur zweiten Oberfläche 102 vorgesehen, um durch eine die zweite Elektrodenstruktur 320 ausbildende Metallisation hervorgerufene Rekristallisationsprozesse zu vermeiden.
  • Die 5B zeigt eine Halbleitervorrichtung 500 mit den zweiten Zusatz-Dotierstoffen, wobei diese Dotierstoffe solche des zweiten Leitungstyps sind. Ist der Leitungstyp der ersten Superjunctionbereiche 121 beispielsweise der p-Typ, so sind die zweiten Zusatz-Dotierstoffe Atome des p-Typ Donatoren, zum Beispiel Boron B. Die resultierenden Kommutierungs-Enhancement-Zonen 195 können eine segmentierte Zone bilden, wobei Teilbereiche der Driftschicht 130 die Segmente voneinander trennen. Eine in mindestens einem Teilbereich des Randgebiets 690 an die zweite Oberfläche 102 angrenzende Metallstruktur 322 kann die Kommutierungs-Enhancement-Zone 195 mit dotierten Strukturen des ersten Leitungstyps elektrisch verbinden, zum Beispiel mit voneinander getrennten Segmenten der Drainschicht 130. Die Metallstruktur 322 kann von der zweiten Elektrodenstruktur 320 räumlich getrennt und elektrisch isoliert sein. Gemäß einer weiteren Ausführungsform ist die Metallstruktur 322 mit der zweiten Elektrodenstruktur 320 elektrisch verbunden oder gekoppelt.
  • Anders als die entgegengesetzt dotierten Inseln aus den 3A bis 3F ist die Kommutierungs-Enhancementzone 195 nicht mit der zweiten Elektrodenstruktur 320 verbunden und emittiert deshalb unter Hochspannungs- oder Hochstrombedingungen keine Löcher. Stattdessen fungiert sie zusammen mit den stark dotierten n-Bereichen als Rekombinationsstruktur für Ladungsträger in diesen Bereichen, vorausgesetzt dass beide Typen von stark dotierten Bereichen miteinander eine ohmige Verbindung haben, zum Beispiel über die Metallstruktur 322.
  • Die 6A und 6B beziehen sich auf eine Superjunction-Halbleitervorrichtung mit einem Halbleiterteilbereich 100 mit einer ersten Oberfläche 101 und einer zur ersten Oberfläche 101 parallelen zweiten Oberfläche 102. Der Halbleiterteilbereich 100 umfasst eine Drainschicht 130 eines ersten Leitungstyps und kann direkt an die zweite Oberfläche 102 angrenzen. In einer Richtung senkrecht zur ersten Oberfläche 101 erstrecken sich säulenartige Superjunctionbereiche eines zweiten, entgegengesetzten Leitungstyps. Säulenartige zweite Superjunctionbereiche 122 des ersten Leitungstyps trennen erste Superjunctionbereiche 121 voneinander. Die ersten und zweiten Superjunctionbereiche 121, 122 bilden eine Superjunctionstruktur. Ein Abstand zwischen den ersten Superjunctionbereichen 121 und der zweiten Oberfläche 102 ist nicht größer als 30 µm. Beispielsweise ist der Abstand maximal 20 µm. Der Abstand zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102 ist kleiner als 175 µm, zum Beispiel höchstens 100 µm.
  • Die Drainschicht 130 ist ausschließlich in einem Zellengebiet 610 ausgebildet und fehlt im gesamten, das Zellengebiet 610 einfassenden Randgebiet 690 oder mindestens in einem äußeren Randteilbereich 699 des Randgebiets 690. Die Drainschicht 130 hat ein Implantationsdotierprofil derart, dass eine Peak-Konzentration in einem Abstand zur zweiten Oberfläche 102 oder bei der zweiten Oberfläche 102 sein kann. Die ersten und zweiten Superjunctionbereiche 121, 122 sind im Zellengebiet 610 ausgebildet und können in einem Randgebiet 690 vollständig fehlen oder können in einem direkt an das Zellengebiet angrenzenden inneren Randteilbereich 691 ausgebildet sein. Die säulenartigen ersten Superjunctionbereiche 121 können Streifen mit einer Länge in einer ersten lateralen Richtung haben, die mindestens das Zweifache oder das Zehnfache der lateralen Ausdehnung in einer zur ersten Richtung senkrechten zweiten lateralen Richtung beträgt. Gemäß weiteren Ausführungsformen können die ersten Superjunctionbereiche 121 näherungsweise kreisförmige, ovale, ellipsoide oder rechteckige Querschnitte haben, wobei die Superjunctionbereiche 122 ein die ersten Superjunctionbereiche 121 einbettendes Gitternetz bilden.
  • Mindestens eine Struktur oder Komponente, die den Fluss eines Durchlass- oder Vorwärtsstroms in den zweiten Superjunctionbereichen 122 des Zellengebiets 610 ermöglicht, zum Beispiel ist eine Gateelektrode, ein Sourcegebiet, ein Sourcekontakt, eine Basiszone oder ein Gatekontakt entweder im Randgebiet 690 nicht ausgebildet, oder ohne Verbindung oder aus einem anderen Grund funktionslos.
  • Typische, auf einen Substratteilbereich 100 mit einer Dicke von mindestens 150 µm beruhende Superjunction Vorrichtungen basieren auf einer sich über den gesamten Querschnitt des Halbleiterteilbereichs 100 erstreckenden stark dotierten Substratschicht. Wird ein Body pn-Übergang zwischen den Basiszonen 115 und der Driftschicht 120 der Ausführungsform in Vorwärtsrichtung vorgespannt, so können die Ladungsträger in das Randgebiet 690 diffundieren. Wechselt der Body pn-Übergang aus dem vorwärts vorgespannten Zustand in den rückwärts vorgespannten Zustand, so müssen die in den Randgebieten 690 gespeicherten Ladungsträger durch die direkt an das Randgebiet 690 angrenzende Superjunctionstrukturen abgeleitet werden. Die aus dem Randgebiet 690 abgeleiteten Ladungsträger addieren sich zu den Ladungsträgern, die aus dem Zellengebiet 610 abgeleitet werden müssen, und können so die Stromdichte in einem direkt an das Randgebiet 690 angrenzenden Grenzteilbereich des Zellgebiets 610 signifikant erhöhen. Beispielsweise können die Ladungsträger im Randgebiet 690 nicht vollständig in einer vertikalen Richtung abgeleitet werden, sondern fließen auch in einer horizontalen Richtung. Der resultierende Spannungsabfall erzeugt elektrische Feldmaxima, die die Halbleitervorrichtung 500 lokal zerstören können. Da die Ausführungsformen auf einer durch eine maskierte Implantation von der Seite der zweiten Oberfläche aus erzeugten Drainschicht 130 beruhen, kann die Drainschicht 130 derart ausgebildet werden, dass die Drainschicht 130 im Randgebiet 690 fehlt. Dadurch werden keine Ladungsträger in das Randgebiet 690 injiziert und beim dynamischen Kommutieren werden laterale Stromdichten wenigstens verringert oder vollständig unterdrückt. Die Ausführungsform kann mit jeder der oben beschriebenen Superjunctionstrukturen, Feldstoppstrukturen, entgegengesetzt dotierten Inseln, Kommutierungs-Enhancement-Zonen und/oder Rekombinationszentrums-Häufungszonen kombiniert werden.
  • Gemäß einer Ausführungsform kann die Drainschicht 130 durch einen lokal wirksamen Laserschmelzprozess ausgeheilt werden, so dass die Superjunctionstruktur keinem aus dem Bilden der Drainschicht 130 resultierenden thermischen Budget ausgesetzt wird. Die zweite Elektrodenstruktur 320 kann sich über das Zellengebiet 610 und das Randgebiet 690 erstrecken.
  • Gemäß der Ausführungsform aus 6B fehlt die zweite Elektrodenstruktur 320 in mindestens einem Teilbereich des Randgebiets 690, zum Beispiel mindestens im äußeren Randteilbereich 699.
  • 7 bezieht sich auf ein Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung. In einem Halbleitersubstrat mit einer ersten Oberfläche und einer Arbeitsoberfläche parallel zur ersten Oberfläche werden säulenartige erste und zweite Superjunctionbereiche eines ersten und eines zweiten Leitungstyps gebildet (702). Die ersten und zweiten Superjunctionbereiche erstrecken sich in einer zur ersten Oberfläche senkrechten Richtung und bilden eine Superjunctionstruktur. Der Halbleiterteilbereich wird derart gedünnt, dass nach dem Dünnen der Abstand zwischen den den zweiten Leitungstyp aufweisenden ersten Superjunctionbereichen und einer sich aus der Arbeitsoberfläche ergebenden Oberfläche 30 µm nicht überschreitet (704). Dotierstoffe eines ersten Leitungstyps werden in die zweite Oberfläche implantiert, um zwischen der Superjunctionstruktur und der zweiten Oberfläche eine oder mehrere Implantationszonen zu bilden (706).
  • Obwohl hier spezifische Ausführungsbeispiele veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne dass vom Bereich der vorliegenden Erfindung abgewichen wäre. Diese Anmeldung soll alle Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt wird.

Claims (25)

  1. Eine Superjunction-Halbleitervorrichtung, die aufweist: einen Halbleiterteilbereich (100) mit einer ersten Oberfläche (101) und einer zur ersten Oberfläche (101) parallelen zweiten Oberfläche (102), der aufweist: eine mindestens in einem Zellengebiet gebildete Drainschicht eines ersten Leitungstyps; säulenartige erste Superjunctionbereiche (121) eines zweiten, entgegengesetzten Leitungstyps, die sich in einer Richtung senkrecht zur ersten Oberfläche (101) erstrecken und durch säulenartige zweite Superjunctionbereiche (122) des ersten Leitungstyps getrennt sind, wobei die ersten und zweiten Superjunctionbereiche (121), (122) zwischen der ersten Oberfläche (101) und der Drainschicht (130) eine Superjunctionstruktur bilden und ein Abstand zwischen den ersten Superjunctionbereichen (121) und der zweiten Oberfläche (102) 30 µm nicht überschreitet; und eine oder mehrere direkt an die Drainschicht (130) angrenzende oder die Drainschicht (130) überlappende Implantationszonen.
  2. Die Superjunction-Halbleitervorrichtung nach Anspruch 1, wobei die eine oder mehreren Implantationszonen eine Feldstoppstruktur (129) des ersten Leitungstyps ausbilden, die direkt an die Drainschicht (130) angrenzt, und eine mittlere Dotierstoffkonzentration aufweist, die maximal 10% der maximalen Dotierstoffkonzentration in der Drainschicht (130) beträgt.
  3. Die Superjunction-Halbleitervorrichtung nach Anspruch 2, wobei die eine oder mehreren Implantationszonen aus einer Gruppe, die Sauerstoff, Helium, Selen und Schwefel enthält, ausgewählte Atome/Ionen enthalten.
  4. Die Superjunction-Halbleitervorrichtung nach Ansprüchen 2 bis 3, wobei die Feldstoppstruktur (129) sich in die ersten Superjunctionbereiche (121) erstreckt.
  5. Die Superjunction-Halbleitervorrichtung nach Anspruch 1, wobei die eine oder mehreren Implantationszonen entgegengesetzt dotierte Inseln (132) des zweiten Leitungstyps bilden, die direkt an die zweite Oberfläche angrenzen und von Teilbereichen der Drainschicht (130) voneinander getrennt sind.
  6. Die Superjunction-Halbleitervorrichtung nach Anspruch 5, wobei die entgegengesetzt dotierten Inseln (132) in einem das Zellengebiet (610) einfassenden Randgebiet (690) fehlen.
  7. Die Superjunction-Halbleitervorrichtung nach Anspruch 1, wobei die eine oder mehrere Implantationszonen in den Zellgebieten (610) eine Rekombinationszentrum-Anreicherungszone (193) bilden und erste Zusatz-Dotierstoffe enthalten, die geeignet sind, die Ladungsträgerlebensdauer lokal zu verringern, und sich die Rekombinationszentrum-Anreicherungszone (193) von der zweiten Oberfläche 102 bis zu mindestens einer Hälfte der Distanz zwischen der ersten und der zweiten Oberfläche (102) erstreckt.
  8. Die Superjunction-Halbleitervorrichtung nach Anspruch 1, wobei die eine oder mehrere Implantationszonen in einem das Zellengebiet (610) umfassenden Randgebiet (690) eine Kommutierungs-Enhancement-Zone (195) bilden und zweite Zusatz-Dotierstoffe enthalten, die geeignet sind, durch Substituieren von Atomen eines Kristallgitters des Halbleiterteilbereichs (100) Legierungsstreuung zu erzeugen.
  9. Die Superjunction-Halbleitervorrichtung nach Anspruch 8, wobei die zweiten Zusatz-Dotierstoffe aus einer Gruppe bestehend aus Argon-, Kohlenstoff-, und Germanium-Atomen/Ionen ausgewählt sind.
  10. Die Superjunction-Halbleitervorrichtung nach Anspruch 8, wobei die zweiten Zusatz-Dotierstoffe Dotanden des zweiten Leitungstyps sind.
  11. Die Superjunction-Halbleitervorrichtung nach Anspruch 10, die aufweist: eine Metallstruktur (322), die die Kommutierungs-Enhancement-Zone (195) mit dotierten Strukturen des ersten Leitungstyps elektrisch verbindet.
  12. Die Superjunction-Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei die Superjunction-Halbleitervorrichtung ein IGFET (insulated gate field effect transistor) ist und die Drainschicht (130) direkt an die zweite Oberfläche (102) angrenzt.
  13. Eine Superjunction-Halbleitervorrichtung, die aufweist: einen Halbleiterteilbereich (100) mit einer ersten Oberfläche (101) und einer zur ersten Oberfläche (101) parallelen zweiten Oberfläche (102), der aufweist: eine in einem Zellengebiet (610) angeordnete und in einem das Zellengebiet (610) umgebenden Randgebiet (690) fehlende Drainschicht (130) eines ersten Leitungstyps; und säulenartige erste Superjunctionbereiche (121) eines zweiten, entgegengesetzten Leitungstyps, die sich in einer Richtung senkrecht zur ersten Oberfläche (101) erstrecken und durch säulenartige zweite Superjunctionbereiche (122) des ersten Leitungstyps voneinander getrennt sind, wobei die ersten und zweiten Superjunctionbereiche (121), (122) zwischen der ersten Oberfläche (101) und der Drainschicht (130) eine Superjunction-struktur bilden, und ein Abstand zwischen den ersten Superjunctionbereichen (121) und der zweiten Oberfläche (102) 30 µm nicht überschreitet.
  14. Die Superjunction-Halbleitervorrichtung nach Anspruch 13, die aufweist: eine im Zellengebiet (610) direkt an die zweite Oberfläche (102) angrenzende und in wenigstens einem äußeren Teilbereich (699) des Randgebiets fehlende Rückseitenmetallstruktur, wobei der äußere Teilbereich (699) direkt an eine äußere Oberfläche des Halbleiterteilbereichs (100) angrenzt und die erste und die zweite Oberfläche (101), (102) miteinander verbindet.
  15. Die Superjunction-Halbleitervorrichtung nach Ansprüchen 13 bis 14, die aufweist: eine direkt an die Drainschicht (130) angrenzende Feldstoppzone (129).
  16. Die Superjunction-Halbleitervorrichtung nach Ansprüchen 13 bis 15, wobei die Superjunction-Halbleitervorrichtung ein IGFET ist und die Drainschicht (130) direkt an die zweite Oberfläche (102) angrenzt.
  17. Ein Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung, das umfasst: Bilden säulenartiger erster und zweiter Superjunctionbereiche (121), (122) mit entgegensetzten ersten und zweiten Leitungstypen in einem Halbleiterteilbereich (100) mit einer ersten Oberfläche (101) und einer Arbeitsoberfläche parallel zur ersten Oberfläche (101), wobei die ersten und zweiten Superjunctionbereiche (121), (122) sich in einer Richtung senkrecht zu den Oberflächen (101), (102) erstrecken und eine Superjunctionstruktur ausbilden; Dünnen des Halbleiterteilbereichs (100) von der Arbeitsoberfläche, wobei eine zweite Oberfläche (102) erhalten wird, so dass ein Abstand zwischen den ersten Superjunctionbereichen (121) des zweiten Ladungstyps und der zweiten Oberfläche (102) 30 µm nicht überschreitet; und Implantieren von Dotierstoffen eines ersten Leitungstyps in die zweite Oberfläche (102) zum Ausbilden einer oder mehrerer Implantationszonen, die sich mindestens in einem Zellengebiet (610) mindestens zwischen der Superjunctionstruktur und der zweiten Oberfläche (102) erstrecken.
  18. Das Verfahren nach Anspruch 17, wobei die Implantationszone eine Drainschicht (130) des ersten Leitungstyps ausbildet und die Drainschicht (130) direkt an die zweite Oberfläche (102) angrenzt und in einem das Zellengebiet (610) einfassenden Randgebiet (690) fehlt.
  19. Das Verfahren nach Anspruch 18, das umfasst: Annealen der Drainschicht (130) mittels eines Laserfusionsprozesses.
  20. Das Verfahren nach Anspruch 17, wobei die einen oder mehreren Implantationszonen eine Feldstoppstruktur (129) des ersten Leitungstyps ausbilden, die direkt an eine Drainschicht (130) des ersten Leitungstyps angrenzt, die Drainschicht (130) zwischen der Feldstoppstruktur (129) und der zweiten Oberfläche (102) gebildet wird, und die Feldstoppstruktur (129) eine mittlere Dotierstoffkonzentration von höchstens 10% der maximalen Dotierstoffkonzentration in der Drainschicht (130) aufweist.
  21. Das Verfahren nach Anspruch 20, das umfasst: Annealen der Feldstoppstruktur (129) mittels eines Laserfusionsprozesses.
  22. Das Verfahren nach einem der Ansprüche 17 bis 21, wobei das Dünnen an einer unteren Kante einer durch die Superjunctionsstruktur ausgebildeten Verarmungszone endet.
  23. Das Verfahren nach Anspruch 22, wobei die Feldstoppstruktur (129) sich in die ersten Superjunctionbereiche erstreckt.
  24. Das Verfahren nach Anspruch 17, wobei die eine oder mehreren Implantationszonen entgegengesetzt dotierte Inseln (132) des zweiten Leitungstyps bilden, die entgegengesetzt dotierten Inseln (132) direkt an die zweite Oberfläche (102) angrenzen und durch Teilbereiche einer Drainschicht (130) des ersten Leitungstyps voneinander getrennt werden.
  25. Das Verfahren nach Anspruch 18, wobei zum Ausbilden eines IGFETs die Drainschicht (130) mindestens in einem direkt an die zweite Oberfläche (102) angrenzenden Zellengebiet (610) ausgebildet wird.
DE102014101951.2A 2013-02-18 2014-02-17 Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung Active DE102014101951B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/769,601 US9029944B2 (en) 2013-02-18 2013-02-18 Super junction semiconductor device comprising implanted zones
US13/769,601 2013-02-18

Publications (2)

Publication Number Publication Date
DE102014101951A1 true DE102014101951A1 (de) 2014-08-21
DE102014101951B4 DE102014101951B4 (de) 2021-08-05

Family

ID=51264064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014101951.2A Active DE102014101951B4 (de) 2013-02-18 2014-02-17 Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US9029944B2 (de)
CN (1) CN103996700B (de)
DE (1) DE102014101951B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015118322A1 (de) * 2015-10-27 2017-04-27 Infineon Technologies Ag Bipolartransistor mit Superjunction-Struktur
DE102016115801A1 (de) 2016-08-25 2018-03-01 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
US10084038B2 (en) 2016-08-03 2018-09-25 Infineon Technologies Austria Ag Semiconductor device with drift zone and backside emitter and method of manufacturing thereof
DE102020133685A1 (de) 2020-01-02 2021-07-08 Elmos Semiconductor Se Charge Carrier Lifetime Control zur Verwendung in Smart Power ICs

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975136B2 (en) 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
WO2016063683A1 (ja) * 2014-10-24 2016-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法
US10468510B2 (en) * 2015-07-16 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP7378947B2 (ja) * 2019-03-28 2023-11-14 ローム株式会社 半導体装置
CN110391290B (zh) * 2019-08-12 2020-07-31 电子科技大学 一种具有变掺杂场截止层的超结逆阻型igbt
CN114863982A (zh) * 2021-01-06 2022-08-05 长江存储科技有限责任公司 一种半导体器件及用于半导体器件的控制方法
CN112563142B (zh) * 2021-02-20 2021-06-04 中芯集成电路制造(绍兴)有限公司 一种提高uis能力的超结mosfet制造方法
CN113299739A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种功率器件外延结构及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19804580C2 (de) 1998-02-05 2002-03-14 Infineon Technologies Ag Leistungsdiode in Halbleitermaterial
KR100442462B1 (ko) 1998-07-17 2004-07-30 인피니언 테크놀로지스 아게 전면에 차단층이 배치된 에미터 영역을 가지는 전력용반도체 소자
DE59909045D1 (de) 1998-07-17 2004-05-06 Infineon Technologies Ag Leistungshalbleiterbauelement für hohe sperrspannungen
DE19950579B4 (de) 1999-10-20 2007-11-15 Infineon Technologies Ag Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
DE102004012818B3 (de) 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102004052153B4 (de) 2004-10-26 2016-02-04 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE102005009000B4 (de) 2005-02-28 2009-04-02 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE102005038260B3 (de) 2005-08-12 2007-03-22 Infineon Technologies Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung
US20070181927A1 (en) 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
JP4788734B2 (ja) 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP5439763B2 (ja) 2008-08-14 2014-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法
US7893488B2 (en) * 2008-08-20 2011-02-22 Alpha & Omega Semiconductor, Inc. Charged balanced devices with shielded gate trench
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
DE102011079747A1 (de) 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
CN202042487U (zh) * 2011-05-20 2011-11-16 无锡新洁能功率半导体有限公司 一种具有超结结构的半导体器件
CN102867842B (zh) * 2011-07-05 2015-04-08 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
US9985094B2 (en) 2013-12-27 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Super junction with an angled trench, transistor having the super junction and method of making the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015118322A1 (de) * 2015-10-27 2017-04-27 Infineon Technologies Ag Bipolartransistor mit Superjunction-Struktur
US9917181B2 (en) 2015-10-27 2018-03-13 Infineon Technologies Ag Bipolar transistor with superjunction structure
US10249746B2 (en) 2015-10-27 2019-04-02 Infineon Technologies Ag Bipolar transistor with superjunction structure
DE102015118322B4 (de) 2015-10-27 2024-04-04 Infineon Technologies Ag Bipolartransistor mit Superjunction-Struktur
US10084038B2 (en) 2016-08-03 2018-09-25 Infineon Technologies Austria Ag Semiconductor device with drift zone and backside emitter and method of manufacturing thereof
US10784339B2 (en) 2016-08-03 2020-09-22 Infineon Technologies Austria Ag Semiconductor device with drain structure and metal drain electrode
US11652137B2 (en) 2016-08-03 2023-05-16 Infineon Technologies Austria Ag Semiconductor device with drain structure and metal drain electrode
DE102016115801A1 (de) 2016-08-25 2018-03-01 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
US10483384B2 (en) 2016-08-25 2019-11-19 Infineon Technologies Ag Transistor device with high current robustness
DE102016115801B4 (de) * 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
DE102020133685A1 (de) 2020-01-02 2021-07-08 Elmos Semiconductor Se Charge Carrier Lifetime Control zur Verwendung in Smart Power ICs

Also Published As

Publication number Publication date
US9029944B2 (en) 2015-05-12
DE102014101951B4 (de) 2021-08-05
CN103996700B (zh) 2018-03-09
US20140231909A1 (en) 2014-08-21
CN103996700A (zh) 2014-08-20

Similar Documents

Publication Publication Date Title
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE10207522B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102013212787B4 (de) Verfahren zum herstellen einer dotierten halbleiterschicht
DE102014101130B4 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102008024464B4 (de) Halbleitervorrichtung
DE102014101164A1 (de) Halbleitervorrichtung mit einem randbereich und verfahren zur herstellung einer halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013106946B4 (de) Verfahren zum Bilden von lateral variierenden Dotierungskonzentrationen und eines Halbleiterbauelements
DE102010036743A1 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102015208097A1 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102012109902A1 (de) Leistungshalbleiterdiode, IGBT, und Verfahren für ihre Herstellung
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102013106795A1 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015118550B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102016112490B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102014118768A1 (de) Halbleiterbauelement mit einem metall-halbleiter-übergang und herstellungsweise dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative