CN103996700A - 包括注入区的超级结半导体器件 - Google Patents

包括注入区的超级结半导体器件 Download PDF

Info

Publication number
CN103996700A
CN103996700A CN201410052735.9A CN201410052735A CN103996700A CN 103996700 A CN103996700 A CN 103996700A CN 201410052735 A CN201410052735 A CN 201410052735A CN 103996700 A CN103996700 A CN 103996700A
Authority
CN
China
Prior art keywords
super junction
region
super
drain electrode
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410052735.9A
Other languages
English (en)
Other versions
CN103996700B (zh
Inventor
F·希尔勒
W·凯因德尔
H-J·舒尔策
U·瓦尔
A·威尔梅洛斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103996700A publication Critical patent/CN103996700A/zh
Application granted granted Critical
Publication of CN103996700B publication Critical patent/CN103996700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明的实施例涉及包括注入区的超级结半导体器件。在具有第一表面和平行于第一表面的工作表面的半导体衬底中，形成了第一和第二导电类型的圆柱状第一和第二超级结区域。第一和第二超级结区域在垂直于第一表面的方向上延伸并形成超级结结构。将半导体部分变薄，使得在变薄之后具有第二导电类型的第一超级结区域与从该工作表面得到的第二表面之间的距离不超过30μm。杂质被注入第二表面以形成一个或多个注入区。这些实施例将多种超级结方法与通过薄晶片技术实现的后侧注入物进行结合。

Description

包括注入区的超级结半导体器件
背景技术
超级结半导体器件的漂移层包括被n型掺杂的列分离开的p型掺杂的列。n型掺杂的列中的高杂质浓度保证了半导体器件的低导通状态或正向电阻。在反向的模式中，耗尽区在p型掺杂的列和n型掺杂的列之间以横向方向延伸，从而尽管在n型掺杂的列中的高杂质浓度也可以得到高的反向击穿电压。超级结半导体器件通常被设计成用于高压应用，其中，漂移层中的电阻主导导通状态或正向电阻。期待提供改善的超级结半导体器件。
发明内容
根据一个实施例，超级结半导体器件包括具有第一表面和与第一表面平行的第二表面的半导体部分。半导体部分包括至少在单元区域中形成的第一导电类型的漏极层。相反的第二导电类型的圆柱状第一超级结区域在垂直于第一表面的方向延伸。第一导电类型的圆柱状第二超级结区域将第一超级结区域彼此分离开。第一和第二超级结区域在第一表面和漏极层之间形成超级结结构。第一超级结区域和第二表面之间的距离不超过30μm。一个或多个注入区与漏极层直接邻接。
根据另一实施例，超级结半导体器件包括具有第一表面和与第一表面平行的第二表面的半导体部分。半导体部分包括在单元区域中的第一导电类型的漏极层。漏极层不在围绕单元区域的边缘区域中。相反的第二导电类型的圆柱状第一超级结区域在垂直于第一表面的方向延伸。第一导电类型的圆柱状第二超级结区域将第一超级结区域彼此分离开。第一和第二超级结区域在第一表面和漏极层之间形成超级结结构。第一超级结区域和第二表面之间的距离不超过30μm。
另一实施例涉及一种制造超级结半导体器件的方法。在带有第一表面和平行于第一表面的工作表面的半导体部分中，形成了第一导电类型和第二导电类型的多个圆柱状第一超级结区域和第二超级结区域。第一超级结区域和第二超级结区域在垂直于第一表面的方向上延伸并形成超级结结构。将半导体部分从工作表面变薄以得到第二表面，从而在变薄之后在具有第二导电类型的第一超级结区域与第二表面之间的距离不超过30μm。第一导电类型的杂质被注入到第二表面中，以至少在单元区域中形成至少在超级结结构与第二表面之间的一个或多个注入区。
本领域技术人员在读到如下详细描述和看到附图时将认识到附加的技术特征和优势。
附图说明
将附图包括在内以便提供对本发明的进一步理解，并且它们被并入到并且构成本说明书的一部分。这些附图展示了本公开的几个实施例并且与本说明书一起用于解释本发明的原理。本发明其他实施例以及想要达到的优点将很容易地得到了解，因为通过参考以下的详细说明它们将更好地得到理解。
图1A是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了分段的场截止（stop）结构和通过重复序列所提供的超级结结构，该序列包括通过外延来生长多个子层和使用注入掩模注入杂质。
图1B是沿着线B-B的图1A的半导体器件的半导体部分的示意截面图。
图2A是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了包括电介质衬垫的超级结结构。
图2B是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了超级结结构，超级结结构具有电介质衬垫和具有分级杂质浓度的超级结区域。
图2C是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了包围第一超级结区域的电介质衬垫。
图2D是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例在提供了没有电介质衬垫的超级结结构。
图2E是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例使用重n型掺杂层来提供超级结结构。
图2F是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例使用重n型掺杂层和p型掺杂层来提供超级结结构。
图2G是一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了多级的场截止结构。
图3A是一个超级结半导体器件的一部分的示意性截面图，超级结半导体器件提供了结合相反掺杂的岛的图1A的超级结结构。
图3B是一个超级结半导体器件的一部分的示意性截面图，超级结半导体器件提供了结合相反掺杂的岛的图2A的超级结结构。
图3C是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了结合相反掺杂的岛的图2C的超级结结构。
图3D是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了结合相反掺杂的岛的图2E的超级结结构。
图3E是根据一个实施例的超级结半导体器件的部分的示意性截面图，该实施例提供了结合多个相反掺杂的岛的图2F的超级结结构。
图3F是根据一个实施例的穿过超级结半导体器件的单元区域和边缘区域的一部分的示意性截面图，该实施例在该单元区域内提供了相反掺杂的岛。
图4是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了复合中心累积区。
图5A是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例在该边缘区域中提供了换向（commutation）增强区域。
图5B是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了具有电连接的换向增强区域。
图6A是根据一个实施例的超级结半导体器件的一部分的示意性截面图，该实施例提供了图案化漏极层。
图6B是根据一个实施例的半导体器件的一部分的示意性截面图，该实施例提供了图案化第二电极结构。
图7是一种制造超级结半导体器件的方法的简化的流程图。
具体实施方式
在以下详细说明中参见了附图，这些附图形成了本详细说明的一部分，并且这些附图通过演示的方式示出了多个可在其中实施本发明的具体实施例。应当理解的是可以使用其他实施方案并且可以在不背离本发明的保护范围的情况下进行结构上的或逻辑上的改变。例如，对于实施例所展示或描述的特征可以被用于其他实施例或与其结合以产生仍更进一步的实施例。本发明意在包括此类改变和变体。这些示例是使用特定语言进行描述的，这不应当构成对所附权利要去的范围的限制。这些图并不是按比例，并且只是用作示例的目的。为了清晰，除非另外说明，在不同的图中相同的元件用相同的参考所指定。
术语“具有”、“包含”、“包括””等是开放式，并且这些术语表示所述结构、元件或特征的存在，但是并不排除附加的元件或特征。冠词“一个”、“一种”和“该”旨在包括复数及单数，除非上下文以以其他方式清晰表明。
这些图通过紧挨着掺杂类型“n”或“p”指出“-”或“+”展示了相关的掺杂浓度。例如，“n-”是指低于“n”型掺杂区域的掺杂浓度的掺杂浓度，同时“n+”型掺杂区域具有比“n”型掺杂区域高的掺杂浓度。相关掺杂浓度相同的掺杂区域不是必须具有相同的绝对掺杂浓度。例如，两个不同的“n””型掺杂区域可以具有相同或不同的绝对掺杂浓度。
术语“电连接””描述电连接的元件之间的永久性低欧姆连接，例如，所涉及的元件的直接接触或通过金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括或多个被适配成用于信号传输的介入元件可以被设置在电耦合的元件之间，例如，可控制以临时提供第一状态中的低欧姆连接和第二状态中电解耦合的高欧姆的元件。
图1A和图1B示出了超级结半导体器件500，超级结半导体器件具有半导体部分100，半导体部分100具有第一表面101和与第一表面101平行的第二表面102。半导体部分100由例如硅Si、硅碳SiC、锗Ge、锗硅SiGe、氮化镓GaN或砷化镓GaAs之类的单晶半导体材料制备而成。第一表面101和第二表面102之间的距离小于175μm，例如，最多100μm或最多50μm。半导体部分100可以具有矩形的形状，该矩形形状具有在若干毫米范围内的边缘长度。第一表面101和第二表面102的法线限定竖直的方向，并且与该法线正交的方向为横向方向。
半导体部分100包括第一导电类型的漏极层130。漏极层130可以沿着半导体部分100的平行于第二表面102的完整的截平面。根据实施例，漏极层130直接与第二表面102邻接，并且漏极层130中的净杂质浓度相对较高，例如，至少5×1018cm-3。根据其他实施例，可以在漏极层130和第二表面102之间设置进一步的层。例如，第二导电类型（与第一导电类型相反）的集电极层可以被布置在漏极层130和第二表面102之间。
漂移层120位于第一表面101与掺杂层130之间。漂移层120包括第二导电类型的第一超级结区域121和第一导电类型的第二超级结区域122。第一超级结区域121可以与漏极层130直接邻接。根据其他的实施例，第一超级结区域121在距漏极层130如下距离处形成，该距离使得漂移层120包括第一导电类型的连续的部分，这个连续的部分在（一方面的）第一超级结区域121和第二超级结区域122的掩埋边缘和（另一方面的）漏极层130之间延伸。第一和第二超级结区域可以彼此直接地邻接。
如图1B所示，半导体部分100可以包括单元区域610和在横向方向上围绕单元区域610的边缘区域690。边缘区域690沿着半导体部分100的外表面103延伸，其中，外表面103将第一表面101和第二表面102连接。边缘区域690可以与单元区域610直接邻接。根据其他实施例，一个或多个过渡区域可以将这些边缘区域690和单元区域610分离开，其中，过渡区域可以包括单元区域610和边缘区域690中都缺少的特征。
第一超级结区域121和第二超级结区域122可以是以固定距离布置的平行带。根据第一超级结区域121的其他实施例，平行于第一表面101的截面可以是圆、椭圆体、椭圆或矩形（例如有或没有圆角的正方形），并且第二超级结区域122形成将第一超级结区域121嵌入的网格。
半导体部分100进一步包括至少在单元区域610内形成的一个或多个掺杂区域110。一个或多个掺杂区域110具有相同的导电类型。在半导体器件500的导通状态或正向电阻中，导通状态电流或正向电流在一个或多个掺杂区域110和漏极层130之间流过漂移层120。
关于超级结二极管的实施例提供了第二导电类型的一个单个掺杂区域110，该掺杂区域可以在单元区域610内形成直接与第一超级结区域121和第二超级结区域122邻接的阳极区域。关于超级结IGFET（绝缘栅场效应晶体管）或超级结IGBT（绝缘栅双极型晶体管）器件的实施例提供了多个掺杂区域110，其中，掺杂区域110中的每个与第二导电类型的基区115直接邻接，并且每个基区115至少与第一超级结区域121的和第二超级结区域122中的至少一个直接邻接。掺杂区域110可以至少专门地形成在单元区域610内部，并且可以不在边缘区域690中。基区115被至少设置在单元区域610内，并且可以在或可以不在边缘区域690内。
对于IGFET和IGBT而言，可以提供栅极电极结构210以在掺杂区域110和对应的第一超级结区域121之间控制基区115中少数电荷载流子分布。在对应的栅极电极结构210和相应的基区115之间形成栅极电介质205。栅极电极结构210可以被布置在第一表面101之上。根据其他一些实施例，栅极电极结构210可以设置在从第一表面101延伸到半导体部分100中的沟槽中。
第一电极结构310可以通过覆盖栅极电极结构210的电介质层220中的多个开口电连接到掺杂区域110和基区115。电介质层220中的开口形成在邻近的栅极电极结构210之间。第二导电类型的高掺杂接触区域116可以形成在基区115中，与第一电极结构310直接接触。电介质层220将第一电极结构310与栅极电极210电绝缘。
第二电极结构320直接邻接于半导体部分100的第二表面102。第二电极结构320可以与漏极层130直接邻接。根据涉及IGBT的实施例，第二导电类型的集电极层可以形成在漏极层130与第二电极结构320之间。
第一电极结构310和第二电极结构320中的每个可以包含铝Al、铜Cu、或铝或铜的合金（例如AlSi、AlCu或AlSiCu）或由这些组成，作为主要成分。根据实施例，第一电极结构310和第二电极结构320中的一个或两者可以包含镍Ni、钛Ti、银Ag、金Au、铂Pt和/或钯Pd作为主要成分。例如，在一些实施例中，第一电极结构310和第二电极结构320中的至少一个包含两个或更多个子层，每个子层包含Ni、Ti、Ag、Au、Pt、和Pd中的一种或多种作为主要成分（例如其硅化物和/或合金）。
根据所展示的实施例，第一导电类型是n型，第二导电类型是p型，第一电极结构310是源电极，掺杂区域110是源极区域，并且第二电极结构320是漏极电极。根据其他实施例，第一导电类型是p型。
另外，半导体部分110包括一个或多个与漏极层130直接邻接的注入区。
图1A示出了形成场截止结构129的第一导电类型的注入区。场截止结构129与漏极层130直接邻接并具有最多为漏极层130中的最大杂质浓度的百分之十的平均杂质浓度。例如，平均杂质浓度在5×1014cm-3和5×1015cm-3之间。
常规的方法提供了来自重掺杂衬底的漏极层作为用于通过外延生长漂移层的基区层，其中，此类漏极层的厚度至少为30μm。另外，常规的方法通常在漂移层120和超级结区域121、122形成之前提供了场截止层，从而场截止层受到半导体部分100内部的超级结结构和掺杂区域的形成所要求的高温预算影响。高温负载导致平滑的掺杂剂分布和在竖直和横向方向这两者上较不精确限定的区域界线。
相反，超级结半导体器件500的制造开始于在半导体衬底中形成第一导电类型和第二导电类型的圆柱状第一超级结区域121和第二超级结区域122，从而第一超级结区域121和第二超级结区域122在垂直于半导体衬底的第一表面的方向上延伸并形成在第一表面附近的超级结结构。然后，将该半导体衬底从与第一表面相反的工作表面变薄，以便从半导体衬底得到半导体部分100。在变薄之后，第一超级结区域121和与第一表面101相反的半导体部分100的第二表面102不超过30μm。
可以例如通过去往第二表面102中的注入物形成漏极层130。漏极层130的厚度可以小于20μm，例如小于10μm。根据实施例，漏极层130具有在距第二表面102某个距离处具有最大值的杂质分布。因为在低电压应用中，衬底电阻通常主导半导体器件的导通状态或正向电阻，并且因为超级结结构进一步减少了漂移层到导通状态或正向电阻的贡献，所以将变薄的衬底与超级结方法结合会造成非常低的导通状态和正向电阻。
场截止结构129的一个或多个注入区是通过将杂质注入第二表面102形成的。根据实施例，场截止结构129具有在距漏极层130某个距离处带有最大值的杂质分布。因为在制造过程的这个阶段其他掺杂区域已经形成，场截止结构129仅受到低温预算影响，场截止结构129具有更陡的杂质分布并且可以在竖直和横向方向上更精确和更窄地限定。场截止结构129的竖直延伸可以小于20μm，例如小于10μm。
因为场截止结构129中的整体面积剂量在例如1012和2×1012cm-2之间，所以场截止结构129的电阻随着厚度增长。更陡更薄的场截止结构129的正面效应是更低的导通电阻。例如，对于能够承受600V的半导体器件而言，漏极层130可以具有从40μm到50μm的厚度，场截止结构129的厚度可以是从1到3μm。
根据实施例，注入区形成取向为平行于第二表面102的连续的场截止结构129。根据其他实施例，进行掩模注入以得到空间上分离的多个注入区，从而形成分段的场截止结构129。从第二表面102对场截止结构129进行注入允许在超级结结构和漏极层130之间的相对较窄的空间内精确地安装合适的场截止结构129，这个距离可以小于20μm，例如小于10μm。当施加反向电压时，场截止结构129阻止在竖直方向从超级结结构的pn结向第二表面延伸的耗尽区到达漏极层130，并且保证该半导体器件500的软切换行为。
图1A和图1B涉及通过重复序列提供第一超级结区域121和第二超级结区域122的实施例，该序列包括通过外延生长子层和使用注入掩模将至少一种导电类型的杂质注入子层的表面，其中，超级结结构是通过从这些注入物扩散第一超级结区域121和第二超级结区域122中的得到的。因此，第一超级结区域121和第二超级结区域122中的至少一个的杂质分布在如图1A所指示的竖直和/或横向方向上可以是波状的。
场截止结构129可以通过未掩模的注入物形成，其中，杂质被注入到整个第二表面102中。根据另一实施例，注入掩模将注入物遮蔽。可以将场截止结构129的多个部分设置在第一超级结区域121和/或第二超级结区域122的竖直投影区域中。可以使用离子束进行注入，其中，加速电压确定注入的深度。注入可以是使用单加速电压的单级注入或使用不同加速电压的多级注入。注入的场截止结构129可以与任何种类的超级结结构结合，超级结结构是通过外延生长或通过超级结区域之间有/没有电介质衬垫的沟槽技术所提供的。
可以注入磷P和/或砷As原子/离子以形成场截止结构129。根据实施例，通过需要用于注入和活化的低温预算的杂质（例如，质子H和/或氦He)限定场截止结构129。例如，小于1.5MeV的加速电压足以在距第二表面102约20μm的距离注入质子H。通常在从350摄氏度到550摄氏度的温度进行质子注入物的活化和退火。
根据另一实施例，通过注入具有施主能级的杂质形成场截止结构129，施主能级在半导体材料的价带边缘和导带边缘并且与导带边缘之差至少为200mV。例如，对于作为半导体材料的硅Si而言，杂质为硫S或硒Se。在硅中，S和Se只有在用于阻止耗尽区到达漏极层130的反向模式是活化的，然而，在正向或导通模式，杂质与磷或砷相比只是低程度地不利地影响正向电阻的导通状态。在相对低的温度进行S和Se注入物的退火和活化。具有小于150微米的厚度的薄衬底部分100可以设置有场截止结构129，而不使用临界温度预算，这可以使之前形成的超级结区域121、122和沿着半导体部分100的第一表面101形成的进一步的掺杂区域退化。
图2A和图2G涉及通过提供非波状杂质分布提供的沟槽方法所得到的超级结结构，其中，沟槽被从半导体衬底得到的半导体部分的第一表面所给出的方向引入到该半导体衬底。
例如，可以通过将沟槽刻蚀到n型半导体衬底中得到图2A的超级结半导体器件500，用电介质衬垫125至少对被刻蚀的沟槽的侧壁进行加衬，然后通过在沟槽中通过外延单晶p型掺杂的半导体材料生长，以形成第一超级结区域121。第一超级结区域121可以是均匀掺杂的。每个第一超级结区域121可以与在其竖直投影区域中形成的分段的场截止结构129的一部分直接邻接。场截止结构129可以包括与第一超级结区域121的投影区域中的漏极层130直接邻接的多个部分。场截止结构129可以完全不在与第二超级结区域122的投影区域中。
图2B示出了超级结半导体器件500，其中，第一超级结区域121的取向为第一表面101的第一部分121a具有比取向为第二表面102的第二部分102b更高的杂质浓度。其他的实施例可以提供具有不只两个具有不同杂质浓度的部分或具有平滑变化的杂质分布的第一超级结区域121。
图2C示出了包括电介质衬垫125的超级结器件500，电介质衬垫对从第一表面101给出的方向上引入半导体部分100的多个沟槽进行加衬，并且包括覆盖沟槽的侧壁的侧壁部分125a和底部部分125b，该底部部分在实质上平行于第二表面102的沟槽的底面处延伸并在该底面将该沟槽封闭。因此，电介质衬垫125将漂移层120中的第一超级结区域121完全地包围。在第一超级结区域121与第一表面101之间，基区115或掺杂区域110可以形成为与第一超级结区域121直接邻接。
场截止结构129可以由位于第二超级结区域122中的的竖直投影区域中的每个区段进行分段。场截止结构129可以不在第一超级结区域121的投影区域中。
图2D的超级结半导体器件500提供了分段的场截止结构129，每个区段被布置在第一超级结区域121和第二超级结区域122的投影区域中。第一超级结区域121与邻近的第二超级结区域122直接邻接，并且包括取向为第一表面101的高掺杂的第一部分121a和取向为第二表面102的低掺杂的第二部分121b。可以通过在从第一表面101给出的方向引入的沟槽中生长p型掺杂的半导体材料来提供超级结结构。
图2E示出了连续的场截止结构129，场截止结构具有对漂移层120的实质上平行于第二表面102的界面。提供了一种半导体材料的重n型掺杂层122a，例如通过在沟槽侧壁上外延生长硅或通过将杂质注入沟槽侧壁。沟槽在基区115与场截止结构129之间延伸，并且可以延伸进入场截止结构129。重n型掺杂层122a形成了第二超级结区域122的一部分。通过在沟槽中外延生长单晶p型半导体材料可以形成第一超级结区域121。
图2F的超级结半导体器件500与图2E中的区别在于超级结区域121形成为对沟槽进行加衬并与重掺杂的n型掺杂的层122a直接邻接的重掺杂层。形成第一超级结区域121的重掺杂层可以通过在提供这些第二超级结区域122的重掺杂部分122a（例如通过注入或外延生长）之后有角度地注入侧壁或沟槽的底部来形成。然后可以生长进一步的外延层将沟槽封闭以形成空隙123。在空隙123之上生长的外延层中，可以形成掺杂区域110和基区115。
图2G中所示的超级结器件500包括图2E的超级结结构。场截止结构129包括与漂移层120直接邻接的低掺杂的第一部分129a以及与漏极层130直接邻接的更强掺杂的第二部分129b，其中，第一和第二部分129a、129b之间的界面实质上与第二表面102平行。
其他实施例提供了激光熔化工艺以对注入的场截止结构129进行退火。例如，注入的杂质包含硒Se、磷P原子/离子或两者的组合。激光退火降低了热应力并且对于包括衬底部分的薄硅晶片是可适用的。
场截止结构129可以延伸到第一超级结区域121中，其中，超级结区域121的下部部分从第二导电类型改变为第一导电类型。这允许即使当在第一超级结区域121和第二超级结区域122之间形成的耗尽区的边缘变薄停止自对准时，仍然提供场截止结构129。
图3A到图3E涉及超级结器件500的实施例，其中，注入区形成第二导电类型的相反掺杂的岛132。这些相反掺杂的岛132与第二表面102直接邻接，被漏极层130的多个部分分离开，并直接电连接到第二电极结构320。
在超过阈值的电流密度处，相反掺杂的岛132将电荷载流子注入漂移层120。因为这些被注入的电荷载流子增大漂移区120中的自由电荷载流子的密度，所以相反掺杂的岛132会在电流密度超过阈值处减小导通/正向电阻。根据提供n-FET（场效应晶体管）的实施例，这些相反掺杂的岛是p型掺杂的。
具有厚度大于175μm的衬底部分的常规超级结器件通常提供在漂移层120和漏极层130之间嵌入的浮置的多个相反掺杂的岛。在浮置的相反掺杂的岛的情况下，只有齐纳击穿将浮置的相反掺杂的岛与漏极层130电连接，从而相反掺杂的岛可以将电荷载流子注入漂移层120。因此，常规的浮置的相反掺杂的岛只有在产生足够触发齐纳击穿的电压降的相对高电流密度是有效的。因为通常浮置的相反掺杂的岛132在处理的早期阶段提供，并且受到高温预算影响，所以浮置的相反掺杂的岛与漏极层之间的pn结是浅的，导致相对较高的齐纳击穿电压。从而，电荷载流子注入只在衬底部分之上的高电压降时发生。
根据一些实施例，衬底部分100变薄到小于175μm的厚度，并且在第二表面102的处理允许在衬底部分100变薄之后直接穿过第二表面102注入相反掺杂的岛135。
相反掺杂的岛132可以直接电连接到第二电极结构320。结果是，相反掺杂的岛132在大约0.6V的电压降开始注入电荷载流子，该电压降明显小于常规设计中的齐纳击穿电压。相反掺杂的岛132在较低电流密度将电荷载流子注入，结果是，减小了在仍然比常规方法更低的电流密度的导通/正向电阻。
相反掺杂的岛132可以位于如图3A、图3B、图3C、图3E所展示的第二超级结区域122的竖直投影区域中，或者位于如图3D所展示的第一超级结区域121的竖直投影区域中。漏极层130的多个部分将相反掺杂的岛132分离开。漏极层130可以形成将相反掺杂的岛132嵌入的网格。相反掺杂的岛中的最大杂质浓度可以最少为5×1017cm-3。漏极层130的将相反掺杂的岛分离开的部分保证了在低电流密度下去往第二电极结构320的电流通路。相反掺杂的岛132可以与如图3D和图3E通过示例所示的阻止电场到相反掺杂的岛132的穿通的场截止结构129结合。
相反掺杂的岛132可以与多个超级结沟道结合，例如，如图3A所示与通过重复序列提供第一超级结结构121和第二超级结结构122中的至少一个的超级结结构结合（该序列包括子层的外延生长和杂质掩模注入这些子层），如图3B和图3C所示与在延伸到半导体部分100中的沟槽的竖直侧壁处提供电介质衬垫125的沟槽方法结合，如图3D和图3E所示的与没有电介质衬垫125的沟槽方法结合，或与如上所述的其他方法中的任一种结合。
相反掺杂的岛132可以形成在单元区域610和边缘区域690两者中。根据其他实施例，相反掺杂的岛132专门地形成在单元区域610中并且不在边缘区域690中，如图3F所示，以便避免将电荷载流子注入边缘区域690，当切换到反向状态中时，这些电荷载流子必须被排出。
图4示出了超级结半导体器件500，其中，注入区形成了几乎完全渗透衬底部分100的复合中心累积区193。可以通过将第一辅助杂质注入能够形成复合中心来形成复合中心累积区193，该复合中心局部地促进了电荷载流子的复合，并且因此局部地减少了漂移层120中的电荷载流子寿命。复合中心累积区193可以形成在单元区域610、边缘区域690或两者中。
第一辅助杂质可以是重金属原子/离子（例如铂Pt或金Au）。根据实施例，第一辅助杂质是质子或氦原子/离子。复合中心累积区193可以直接从第二表面102至少延伸到第一表面101和第二表面102之间的距离的一半。因为衬底部分100比175微米薄，1和4MeV之间的加速电压足以通过穿过第二表面102的离子束注入物在半导体部分100内得到几乎完整和均匀的复合中心累积区193。
在基区115与漂移层120之间的pn结正向偏置的导通或正向模式中，当pn结从正向偏置状态改变到反向偏置状态时，电荷载流子扩散到漂移层120中，电荷载流子必须从漂移层120排出。缩短电荷载流子寿命会导致不得不被排出并更快抽空的载流子更少。换言之，额外的复合中心增加了反向模式中在主体区域115和漂移层120之间的pn结形成的反向二极管的鲁棒性。
图5A和图5B的超级结半导体器件500的注入区形成了换向增强区域195，该换向增强区域包括能够局部地减小半导体部分100的边缘区域690中的发射极效率的第二辅助杂质。
根据图5A，第二辅助杂质是干扰半导体材料的晶格的杂质。第二杂质可以是被适配成用于增大漂移层120中的电荷载流子的散射的元素的原子。例如，第二辅助杂质是通过替换晶格中的半导体部分100的半导体材料的原子引起合金散射的原子/离子。例如，漂移层120是由硅制备而成的，并且第二辅助杂质原子是从包括铬Ge、碳C、氩Ar原子/离子的组中选择的，第二辅助杂质原子替代了漂移层120中的硅晶格中的硅原子中的一些。换向增强区域195减少了到边缘区域690中的电荷载流子的注入，并且减少了导电模式（导通状态或正向模式）中边缘区域690中的自由电荷载流子的数量。如果半导体器件500改变为阻塞模式，则不得不从边缘区域中排出的电荷载流子更少。换言之，换向增强区域195增强了半导体器件500的切换特性，而没有不利地影响其导通状态特征。
换向增强区域195可以形成在完整边缘区域690中或专门形成在边缘区域690的外边缘部分699中。在距第二表面102如下距离处设置最大杂质浓度，该距离处的最大杂质浓度使得避免提供第二电极结构320的金属化所诱导的再结晶过程。
图5B示出了半导体器件500，其中，第二辅助杂质是第二导电类型的杂质。例如，如果第一超级结区域121的导电类型是p型，则第二辅助杂质是p型施主（例如硼B）的原子。所产生的换向增强区域195可以形成分段区域，其中，漏极层130的多个部分将区段分离开。与至少在边缘区域690中的一部分中的第二表面102邻接的金属结构322可以将换向增强区域195与第一导电类型的掺杂的结构（漏极层130的单独区段）电连接。金属结构322可以被空间上分离开，并且与第二电极结构320电绝缘。根据其他实施例，金属结构322被电连接到第二电极结构320或与之电耦合。
与图3A到图3F的相反掺杂的岛132不同，换向增强区域195没有连接到第二电极结构320并且因此在高电压或高电流环境下并不发射空穴。相反，连同重掺杂的n型区域，它们充当用于这个区域中的任何载流子的复合结构，只要两种类型的重掺杂区域处于欧姆连接（例如，通过金属结构322）。
图6A和图6B涉及超级结半导体器件500，超级结半导体器件具有半导体部分100，半导体部分100具有第一表面101和与第一表面101平行的第二表面102。半导体部分100包括第一导电类型的漏极层130并且可以与第二表面102直接邻接。相反的第二导电类型的圆柱状第一超级结区域121在垂直于第一表面101的方向上延伸。第一导电类型的圆柱状第二超级结区域122将第一超级结区域121彼此分离开。第一超级结区域121和第二超级结区域122形成了超级结结构。第一超级结121、122与第二表面102之间的距离不超过30μm。例如，这个距离最多为20μm。第一表面101和第二表面102之间的距离小于175μm，例如最多100μm。
漏极层130被专门设置在单元区域610中，并且不在围绕单元区域610的整个边缘区域690中或至少在边缘区域690的外边缘部分699中。漏极层130具有注入物杂质分布，从而其高峰浓度可以在距第二表面102的某个距离处或在第二表面102处。第一超级结区域121和第二超级结区域122被设置在单元区域610中，可以完全不在边缘区域690中，或者可以形成在于单元区域610直接邻接的内边缘部分691中。圆柱状的第一超级结区域121可以形成多个带，这些带在第一横向方向具有长度，该长度是在垂直于第二横向方向的第二方向的横向延伸的至少两倍或十倍。根据其他实施例，第一超级结区域121可以具有近似圆、椭圆、椭圆体或矩形的横截面，其中，第二超级结区域122形成将第一超级结区域121嵌入的网格。
至少允许导通状态电流或正向电流在单元区域610的第二超级结区域122中流过的结构或组件（例如栅极电极、源极区域、源极接触、基区或栅极接触）或者没有被设置在边缘区域690中，或者出于其他原因没有连接或不可操作。
具有大于150μm的厚度的依赖于衬底部分100的典型超级结器件基于在半导体部分100的整个横截面上延伸的重掺杂的衬底层。当该实施例的基区115与漂移层120之间的主体pn结正向偏置时，电荷载流子可以扩散到边缘区域690中。当主体pn结从正向偏置状态变成反向偏置状态，存储在边缘690中的电荷载流子不得不被布置得与边缘表面690直接邻接的超级结结构排出。从边缘区域690排出的电荷载流子增加了必须从单元区域610排出的电荷载流子，并且可以明显地增大与边缘区域690邻接的单元区域610的边界部分中的电流密度。例如，边缘区域690中的电荷载流子在竖直方向上不能够被完全排出，但是同样在水平方向上流过。所得电压降生成可以局部地摧毁半导体器件500的电场极大值。因为这些实施例依赖于来自第二表面102的遮蔽的注入物所产生的注入的漏极层130，所以可以形成漏极层130，从而漏极层130不在边缘区域690中。因此，没有电荷载流子被注入该边缘区域690，并且在动态换向横向电流密度被至少减少或完全避免。该实施例可以与上述的超级结结构、场截止结构、相反掺杂的岛、换向增强区域和/或复合中心累积区结合。
根据实施例，漏极层130可以通过局部有效的激光熔化过程进行退火，这样使得超级结结构不受制于由于形成漏极层所产生的热预算。第二电极结构320可以在单元区域610和边缘区域690两者之上延伸。
根据图6B的实施例，第二电极结构320至少不在边缘区域690的一部分（例如，至少外边缘部分699）中。
图7涉及一种制造超级结半导体器件的方法。在具有第一表面和平行于第一表面的工作表面的半导体部分中，形成第一导电类型和第二导电类型的圆柱状第一超级结区域和第二超级结区域（702）。第一超级结区域和第二超级结区域在垂直于第一表面的方向上延伸并形成超级结结构。将半导体部分变薄，从而在变薄之后具有第二导电类型的第一超级结区域与由工作表面产生的第二表面之间的距离不超过30μm（704）。第一导电类型的杂质被注入到第二表面中，以在超级结结构与第二表面之间形成一个或多个注入物区域（706）。
虽然在此已展示并描述了多个具体的实施方案，但本领域的普通技术人员将认识到可以用多种替代方案和/或等效实现方式替代所展示并描述的具体实施方案，而不背离本发明的保护范围。本申请旨在覆盖在此所讨论的具体实施例的任何改变或变体。因此，本发明旨在仅由权利要求以及其等效物所限定。

Claims (25)

1.一种超级结半导体器件，包括：
半导体部分，具有第一表面和平行于所述第一表面的第二表面，所述半导体部分包括：
至少在单元区域中形成的第一导电类型的漏极层；
相反的第二导电类型的圆柱状第一超级结区域，在垂直于所述第一表面的方向上延伸，并被所述第一导电类型的圆柱状第二超级结区域分开，所述第一超级结区域和所述第二超级结区域在所述第一表面和所述漏极层之间形成超级结结构，其中，所述第一超级结区域与所述第二表面之间的距离不超过30μm；以及
一个或多个注入区，与所述漏极层直接邻接或叠置。
2.根据权利要求1所述的超级结半导体器件，其中
所述一个或多个注入区形成所述第一导电类型的场截止结构，与所述漏极层直接邻接，并具有最多为所述漏极层中的最大杂质浓度的10%的平均杂质浓度。
3.根据权利要求2所述的超级结半导体器件，其中
所述一个或多个注入区包含从包含氢、氦、硒和硫的组中选择的原子/离子。
4.根据权利要求2所述的超级结半导体器件，其中
所述场截止结构延伸进入所述第一超级结区域。
5.根据权利要求1所述的超级结半导体器件，其中
所述一个或多个注入区形成所述第二导电类型的相反掺杂的岛，所述相反掺杂的岛与所述第二表面直接邻接，并被所述漏极层的多个部分分开。
6.根据权利要求5所述的超级结半导体器件，其中
所述相反掺杂的岛不在围绕所述单元区域的边缘区域中。
7.根据权利要求1所述的超级结半导体器件，其中
所述一个或多个注入区在所述单元区域中形成复合中心累积区，并包含能够局部减少电荷载流子寿命的第一辅助杂质，所述复合中心累积区从所述第二表面延伸到所述第一表面和所述第二表面之间的距离的至少一半。
8.根据权利要求1所述的超级结半导体器件，其中
所述一个或多个注入区在围绕所述单元区域的边缘区域中形成换向增强区域，并且包含能够通过替换所述半导体部分的晶格的原子来生成合金散射的第二辅助杂质。
9.根据权利要求8所述的超级结半导体器件，其中
所述第二辅助杂质是从由氩Ar、碳C、和铬Ge原子/离子组成的组中选择的。
10.根据权利要求8所述的超级结半导体器件，其中
所述第二辅助杂质是所述第二导电类型的掺杂剂。
11.根据权利要求10所述的超级结半导体器件，包括：
金属结构，所述金属结构将所述换向增强区域与所述第一导电类型的掺杂的结构电连接。
12.根据权利要求1所述的超级结半导体器件，其中
所述超级结半导体器件是绝缘栅场效应晶体管，并且所述漏极层与所述第二表面直接邻接。
13.一种超级结半导体器件，包括：
半导体部分，具有第一表面和平行于所述第一表面的第二表面，所述半导体部分包括：
第一导电类型的漏极层，所述漏极层位于单元区域中并且不在围绕所述单元区域的边缘区域中；以及
相反的第二导电类型的圆柱状第一超级结区域，在垂直于所述第一表面的方向上延伸，并被所述第一导电类型的圆柱状第二超级结区域分开，所述第一超级结区域和所述第二超级结区域在所述第一表面和所述漏极层之间形成超级结结构，其中，所述第一超级结区域与所述第二表面之间的距离不超过30μm。
14.根据权利要求13所述的超级结半导体器件，包括：
后侧金属结构，所述后侧金属结构在所述单元区域中与所述第二表面直接邻接，并且至少不在所述边缘区域的外部部分中，所述外部部分与所述半导体部分的外表面直接邻接，所述外表面与所述第一表面和所述第二表面连接。
15.根据权利要求13所述的超级结半导体器件，包括：
与所述漏极层直接邻接的场截止区。
16.根据权利要求13所述的超级结半导体器件，其中
所述超级结半导体器件是绝缘栅场效应晶体管，并且所述漏极层与所述第二表面直接邻接。
17.一种制造超级结半导体器件的方法，所述方法包括：
在具有第一表面和平行于所述第一表面的工作表面的半导体部分中形成相反的第一导电类型和第二导电类型的圆柱状第一超级结区域和第二超级结区域，所述第一超级结区域和所述第二超级结区域在垂直于所述表面的方向上延伸并形成超级结结构；
从所述工作表面减薄所述半导体部分以获得第二表面，使得在具有所述第二导电类型的所述第一超级结区域与所述第二表面之间的距离不超过30μm；以及
将第一导电类型的杂质注入到所述第二表面中，以至少在单元区域中形成至少在所述超级结结构与所述第二表面之间延伸的一个或多个注入区。
18.根据权利要求17所述的方法，其中
所述注入区形成所述第一导电类型的漏极层，所述漏极层与所述第二表面直接邻接并且不在围绕所述单元区域的边缘区域中。
19.根据权利要求18所述的方法，包括：
使用激光熔化工艺对该漏极层进行退火。
20.根据权利要求17所述的方法，其中
所述一个或多个注入区形成场截止结构，所述场截止结构是第一导电类型的并且与所述第一导电类型的漏极层直接邻接，所述漏极层形成在所述场截止结构与所述第二表面之间，其中，所述场截止结构具有最多为所述漏极层中的最大杂质浓度的10%的平均杂质浓度。
21.根据权利要求20所述的方法，包括：
用激光熔化工艺对所述场截止结构进行退火。
22.根据权利要求17所述的方法，其中
减薄在由所述超级结结构形成的耗尽区的下边缘处停止。
23.根据权利要求22所述的方法，其中
所述场截止结构延伸进入所述第一超级结区域。
24.根据权利要求17所述的方法，其中
所述一个或多个注入区形成所述第二导电类型的相反掺杂的岛，所述相反掺杂的岛与所述第二表面直接邻接，并被所述第一导电类型的漏极层的多个部分分开。
25.根据权利要求18所述的方法，其中
至少在所述单元区域中与所述第二表面直接邻接地形成所述漏极区，以形成绝缘栅场效应晶体管。
CN201410052735.9A 2013-02-18 2014-02-17 包括注入区的超级结半导体器件 Active CN103996700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/769,601 2013-02-18
US13/769,601 US9029944B2 (en) 2013-02-18 2013-02-18 Super junction semiconductor device comprising implanted zones

Publications (2)

Publication Number Publication Date
CN103996700A true CN103996700A (zh) 2014-08-20
CN103996700B CN103996700B (zh) 2018-03-09

Family

ID=51264064

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410052735.9A Active CN103996700B (zh) 2013-02-18 2014-02-17 包括注入区的超级结半导体器件

Country Status (3)

Country Link
US (1) US9029944B2 (zh)
CN (1) CN103996700B (zh)
DE (1) DE102014101951B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563142A (zh) * 2021-02-20 2021-03-26 中芯集成电路制造(绍兴)有限公司 一种提高uis能力的超结mosfet制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975136B2 (en) 2013-02-18 2015-03-10 Infineon Technologies Austria Ag Manufacturing a super junction semiconductor device
WO2016063683A1 (ja) * 2014-10-24 2016-04-28 富士電機株式会社 半導体装置および半導体装置の製造方法
CN106463528B (zh) * 2014-11-17 2019-10-11 富士电机株式会社 碳化硅半导体装置的制造方法
US10468510B2 (en) * 2015-07-16 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
DE102015118322B4 (de) 2015-10-27 2024-04-04 Infineon Technologies Ag Bipolartransistor mit Superjunction-Struktur
DE102016114389B3 (de) 2016-08-03 2017-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
DE102016115801B4 (de) 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
JP7378947B2 (ja) * 2019-03-28 2023-11-14 ローム株式会社 半導体装置
CN110391290B (zh) * 2019-08-12 2020-07-31 电子科技大学 一种具有变掺杂场截止层的超结逆阻型igbt
DE102020133685A1 (de) 2020-01-02 2021-07-08 Elmos Semiconductor Se Charge Carrier Lifetime Control zur Verwendung in Smart Power ICs
CN114863982A (zh) * 2021-01-06 2022-08-05 长江存储科技有限责任公司 一种半导体器件及用于半导体器件的控制方法
CN113299739A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种功率器件外延结构及其制造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19804580C2 (de) 1998-02-05 2002-03-14 Infineon Technologies Ag Leistungsdiode in Halbleitermaterial
ATE263433T1 (de) 1998-07-17 2004-04-15 Infineon Technologies Ag Leistungshalbleiterbauelement für hohe sperrspannungen
JP3638873B2 (ja) 1998-07-17 2005-04-13 インフィネオン テクノロジース アクチエンゲゼルシャフト ストップゾーンを有するエミッタ領域を備えたパワー半導体素子
DE19950579B4 (de) 1999-10-20 2007-11-15 Infineon Technologies Ag Kompensations-MOS-Bauelement mit hohem Kurzschlußstrom
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
DE102004012818B3 (de) 2004-03-16 2005-10-27 Infineon Technologies Ag Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102004047749B4 (de) 2004-09-30 2008-12-04 Infineon Technologies Austria Ag Halbleiterbauteil Diode und IGBT sowie dafür geeignetes Herstellungsverfahren
DE102004052153B4 (de) 2004-10-26 2016-02-04 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite und Verfahren zu dessen Herstellung
DE102005009000B4 (de) 2005-02-28 2009-04-02 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE102005038260B3 (de) 2005-08-12 2007-03-22 Infineon Technologies Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung
US20070181927A1 (en) 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
JP4788734B2 (ja) 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
JP5439763B2 (ja) 2008-08-14 2014-03-12 富士電機株式会社 半導体装置および半導体装置の製造方法
US7893488B2 (en) * 2008-08-20 2011-02-22 Alpha & Omega Semiconductor, Inc. Charged balanced devices with shielded gate trench
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
DE102011079747A1 (de) 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
CN202042487U (zh) * 2011-05-20 2011-11-16 无锡新洁能功率半导体有限公司 一种具有超结结构的半导体器件
CN102867842B (zh) * 2011-07-05 2015-04-08 上海华虹宏力半导体制造有限公司 超级结器件及制造方法
US9985094B2 (en) 2013-12-27 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Super junction with an angled trench, transistor having the super junction and method of making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563142A (zh) * 2021-02-20 2021-03-26 中芯集成电路制造(绍兴)有限公司 一种提高uis能力的超结mosfet制造方法
CN112563142B (zh) * 2021-02-20 2021-06-04 中芯集成电路制造(绍兴)有限公司 一种提高uis能力的超结mosfet制造方法

Also Published As

Publication number Publication date
US20140231909A1 (en) 2014-08-21
CN103996700B (zh) 2018-03-09
US9029944B2 (en) 2015-05-12
DE102014101951B4 (de) 2021-08-05
DE102014101951A1 (de) 2014-08-21

Similar Documents

Publication Publication Date Title
CN103996700A (zh) 包括注入区的超级结半导体器件
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
CN103137494B (zh) 半导体器件和场电极
JP5559530B2 (ja) 接合障壁ショットキー整流器およびその製造方法
US7723783B2 (en) Semiconductor device
CN104299997B (zh) 电荷补偿半导体器件
US9337268B2 (en) SiC devices with high blocking voltage terminated by a negative bevel
US9583578B2 (en) Semiconductor device including an edge area and method of manufacturing a semiconductor device
CN103972282B (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
CN111149213B (zh) 碳化硅半导体装置及其制造方法
US9419080B2 (en) Semiconductor device with recombination region
CN103703566A (zh) 半导体装置及其制造方法
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
JP2008258443A (ja) 電力用半導体素子及びその製造方法
US8741707B2 (en) Method and system for fabricating edge termination structures in GaN materials
CN105474402A (zh) 碳化硅半导体器件及其制造方法
CN103996705A (zh) 带有具有竖直杂质分布的超级结结构的半导体器件
CN104218087A (zh) 半导体器件及其制造方法
TWI543381B (zh) 半導體裝置
US20180358477A1 (en) Trench type junction barrier schottky diode and manufacturing method thereof
CN103311271B (zh) 电荷补偿半导体器件
CN103208529A (zh) 半导体二极管以及用于形成半导体二极管的方法
CN203553172U (zh) 半导体器件
CN114220870A (zh) 全方位肖特基接触的沟槽型半导体器件及其制造方法
JP2015037188A (ja) 電力半導体素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant