CN103972282B - 反向阻断半导体器件和制造反向阻断半导体器件的方法 - Google Patents

反向阻断半导体器件和制造反向阻断半导体器件的方法 Download PDF

Info

Publication number
CN103972282B
CN103972282B CN201410043930.5A CN201410043930A CN103972282B CN 103972282 B CN103972282 B CN 103972282B CN 201410043930 A CN201410043930 A CN 201410043930A CN 103972282 B CN103972282 B CN 103972282B
Authority
CN
China
Prior art keywords
raceway groove
semiconductor devices
reverse blocking
blocking semiconductor
devices according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410043930.5A
Other languages
English (en)
Other versions
CN103972282A (zh
Inventor
R.巴布斯克
C.耶格
J.拉文
H-J.舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN103972282A publication Critical patent/CN103972282A/zh
Application granted granted Critical
Publication of CN103972282B publication Critical patent/CN103972282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及反向阻断半导体器件和制造反向阻断半导体器件的方法。一种反向阻断半导体器件包括第一导电类型的基极区域和第二、互补导电类型的本体区域，其中基极区域和本体区域形成pn结。在基极区域和集电极之间布置包括第二导电类型的发射极区和至少一个第一导电类型的沟道的发射极层。沟道延伸通过在基极区域和集电极之间的发射极层并且在正向阻断状态中减小泄漏电流。

Description

反向阻断半导体器件和制造反向阻断半导体器件的方法
技术领域
本发明涉及半导体器件的领域，具体地涉及反向阻断半导体器件和制造反向阻断半导体器件的方法。
背景技术
虽然典型地在马达控制单元中使用了以单片方式集成续流二极管的RC-IGBT（反向传导绝缘栅双极晶体管），当RC-IGBT被反向偏压时，该续流二极管是传导性的，但是其它应用例如功率变换器要求沿着两个方向阻断电压的开关。这种单向（non reverse）传导或者反向阻断IGBT能够在几微秒中承受短路电流。提供带有增强的短路强度的IGBT和其它半导体器件是理想的。
发明内容
根据一个实施例，一种反向阻断半导体器件包括第一导电类型的基极区域和第二、互补导电类型的本体区域，其中该基极区域和本体区域形成pn结。在基极区域和集电极之间，发射极层包括第二导电类型的发射极区和至少一个第一导电类型的沟道。该沟道延伸通过在基极区域和集电极之间的发射极层。
根据另一个实施例，一种半导体器件包括第一导电类型的基极区域和第二、互补导电类型的本体区域，其中该基极区域和本体区域形成pn结。在基极区域和集电极之间，发射极层包括第二导电类型的发射极区并且至少一个第一导电类型的沟道。该沟道延伸通过在基极区域和集电极之间的发射极层并且与集电极形成肖特基触点。
根据另一个实施例，一种半导体器件包括第一导电类型的基极区域和第二、互补导电类型的本体区域，其中该基极区域和本体区域形成pn结。在基极区域和集电极之间，发射极层包括第二导电类型的发射极区和第一导电类型的沟道。该沟道延伸通过在基极区域和集电极之间的发射极层。在发射极层的第一片段中的沟道群体密度低于在第二片段中的沟道群体密度。
另一个实施例涉及一种制造反向阻断半导体器件的方法。第一导电类型的杂质通过过程表面被引入第一导电类型的半导体衬底中以获得延伸到半导体衬底中直至第一深度的过程层。通过提供在过程表面上的杂质掩模的开口，第二、互补导电类型的杂质被引入半导体衬底中以获得延伸到半导体衬底中直至大于第一深度的第二深度的发射极区和在发射极区之间的第一导电类型的沟道。在发射极区之上的过程层的暴露部分被移除。
在阅读以下详细说明时并且在查看附图时，本领域技术人员将会认识到另外的特征和优点。
附图说明
附图被包括用于提供对于本发明的进一步的理解并且在本说明书中结合并且构成它的一个部分。附图示意本发明的实施例并且与说明书一起地用于解释本发明的原理。将易于理解本发明的其它实施例和预期的优点，因为通过参考以下详细说明，它们得到更好的理解。
图1是根据一个实施例的、带有发射极区和沟道的半导体器件的一个部分的概略截面视图。
图2A是提供完全耗尽沟道的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图2B是在沟道和集电极之间提供欧姆触点的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图2C是在沟道和集电极之间提供肖特基触点的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图2D是提供肖特基触点和从肖特基触点隔开的另外的层的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图3A是提供带有横向收缩的沟道的、根据一个实施例的半导体器件的一个部分的概略截面视图。
图3B是示意图3A的半导体器件的正向阻断能力的概略图表。
图3C是示出图3A的半导体器件的反向阻断能力的概略图表。
图3D是示意图3A的半导体器件的正向传导能力的概略图表。
图4A是根据另一个实施例的沟槽型IGBT的一个部分的概略截面视图。
图4B是根据进一步的实施例的、带有平面栅电极的超级结IGBT的一个部分的概略截面视图。
图4C是参考发射极效率的局部变化的、根据一个实施例的、带有边缘区域的IGBT的一个部分的概略截面视图。
图5A是用于示意在利用n型杂质的无掩模注入之后制造反向阻断半导体器件的方法的半导体衬底的概略截面。
图5B示出在利用p型杂质的有掩模注入之后图5A的半导体衬底。
图5C示出在使用杂质掩模作为蚀刻掩模的蚀刻之后图5B的半导体衬底。
图5D示出在激光热退火之后图5C的半导体衬底。
图6是用于示意根据进一步的实施例的、一种制造半导体器件的方法的简化流程图。
具体实施方式
在以下详细说明中，对于附图进行参考，附图形成它的一个部分并且在附图中通过示意方式示出可以在其中实践本发明的具体实施例。应该理解，在不偏离本发明的范围的情况下，可以利用其它的实施例并且可以作出结构或者逻辑改变。例如，为一个实施例示意或者描述的特征能够用在其它实施例上或者与其它实施例相结合地使用以给出更进一步的实施例。本发明旨在包括这种修改和变化。使用不应该被理解为限制所附权利要求的范围的具体语言描述了实例。附图未按比例并且仅仅是为了示意性的意图。为了清楚起见，如果未另有述及的话，已经在不同的图中利用相应的附图标记标注了相同的元件。
术语“具有”、“包含”、“包括”、“构成”等是开放式的并且该术语指示所陈述的结构、元件或者特征的存在，但是并不排除另外的元件或者特征。除了单数之外，冠词（“一”、“一个”和“该”）旨在包括复数，除非上下文清楚地另有指示。
术语“电连接”描述在被电连接的元件之间的永久低欧姆连接，例如在所涉及的元件之间的直接接触或者经由金属和/或高掺杂半导体的低欧姆连接。
附图通过接着掺杂类型“n”或者“p”地指示“-”或者“+”而示意相对掺杂浓度。例如，“n-”意味着低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域并不是必要地具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或者不同的绝对掺杂浓度。图1所示半导体器件900可以是BJT（双极结型晶体管）、晶闸管或者任何类型的单向传导IGBT，包括但是不限于被某些作者命名为“RB-IGBT”（反向-阻断IGBT）的、带有增强的反向阻断能力的IGBT。以下，术语“反向阻断”将被理解为“单向传导”的同义词。
半导体器件900基于从单晶半导体材料例如硅Si、碳化硅SiC、锗Ge、硅-锗晶体SiGe、氮化镓GaN或者砷化镓GaAs提供的半导体部分100。在半导体部分100中，第一导电类型的基极区域120和互补第二导电类型的一个或者多个本体区域115形成第一pn结pn1。
沿着半导体部分100的第一表面101定向的控制结构111电耦接到发射极端子E并且控制移动的电荷载流子通过本体区域115进出基极区域120的流动。控制结构111可以是或者可以包括平面或者沟槽型IGFET（绝缘栅场效应晶体管）单元，其中基极区域120用作IGFET单元的漏极并且IGFET的栅电极电连接到栅极端子G。根据涉及BJT的实施例，控制结构111可以包括在基极端子B和基极区域120之间的电连接和在发射极端子E和作为BJT的发射极有效的本体区域115之间的电连接。
集电极320直接地邻接与第一表面101相对的第二表面102。作为主要成分，集电极320由铝Al或者铜Cu组成或者包含它们或者包含铝和/或铜的合金，例如AlSi、AlCu或者AlSiCu。集电极320可以包含一个、两个、三个或者更多子层。作为主要成分，一个或者多个子层可以包含镍Ni、钛Ti、银Ag、金Au、铂Pt和钯Pd中的至少一种。例如，子层可以包含金属硅化物、金属氮化物，或者包含Ni、Ti、Ag、Au、Pt和/或Pd的金属合金。
发射极层130被夹在基极区域120和集电极320之间并且直接地邻接这两者。发射极层130包括第二导电类型的发射极区131和第一导电类型的沟道132。沟道132中的掺杂水平可以与基极区域120中的掺杂水平相同，但是还可以是不同的。
发射极区131和基极区域120形成第二pn结pn2。发射极区131中的平均净杂质浓度（掺杂水平）例如可以在1e16cm-3和1e19cm-3之间。
沟道132在基极区域120和集电极320之间延伸。平行于第二表面102的沟道132的截面可以是圆形、椭圆形、卵形、不带圆角的矩形例如正方形，或者带圆角的矩形例如正方形。根据另一个实施例，与宽度相比，沟道132可以显著地即至少10倍地更长。除了在RC-IGBT中的发射极区之间的互补掺杂发射极短路之外，沟道132被如此设计，使得它们在反向阻断状态中不使发射极区131短路。
根据一个实施例，在直接地邻接集电极320的沟道132的一个部分中的净杂质浓度是足够低的从而沟道132和集电极320形成在反向阻断状态中被反向偏压的肖特基触点。在此情形中，由于由肖特基触点诱导的空间电荷区域，完全的局部耗尽不是绝对地必要的。根据另一个实施例，沟道132的尺寸和在沟道132中的杂质浓度被如此规定，使得在反向阻断状态中，至少沟道132的竖直截面被完全地耗尽。
沟道132可以被设计成是足够地窄的并且带有足够低的平均净杂质浓度从而在标准应用中在正向传导状态中典型的基极电流下它们不会不利地影响正向传导能力。
在反向阻断状态中对应于第一导电类型的、热产生的电荷载流子在正向偏压的第一pn结pn1处产生或者可以穿过正向偏压的第一pn结pn1并且作为由该两个pn结pn1、pn2形成的本征双极结型晶体管T1的基极电流是有效的。沟道132对于基极电流的一个部分将发射极区131短路。基极电流的短路部分并不对于双极结型晶体管T1的控制作出贡献。双极结型晶体管T1的增益和由本征双极结型晶体管T1支配的泄漏电流被显著地减小。结果，总体反向阻断损耗减小而不会不利地显著地影响正向传导和正向阻断能力。对于正常操作模式和在高温下的操作而言同样如此
例如，在已经从在此期间半导体器件900被加热的短路状态改变到正向阻断状态之后，如在下面更加详细地概述地，正向泄漏电流引起的另外的热应力和热散逸的风险显著地减小。
以下，假设第一导电类型为n型并且假设第二导电类型为p型。同样的考虑适用于其中第一导电类型为p型并且第二导电类型为n型的实施例。
图2A涉及其中利用在集电极和发射极端子之间施加的负电压在反向阻断状态中n沟道IGBT 902的整个沟道132被耗尽的实施例。负电压沿着在p掺杂发射极区131和n掺杂基极区域120之间以及在p掺杂发射极区131和沟道132之间的第二pn结pn2产生耗尽区RLZ。与延伸到重掺杂发射极区131中相比，耗尽区RLZ更深地延伸到低掺杂沟道132中。分配给发射极区131的相对的侧壁131a、131b的耗尽区RLZ相互融合从而在反向阻断状态中和在其中在集电极和发射极端子之间不施加任何电压的空闲状态中沟道132完全地耗尽。无任何或者仅仅很少的电子穿过沟道132。
为了在反向阻断状态中完全地耗尽沟道132，沟道132中的n型杂质（施主）的净数量比邻接沟道132的发射极区131的第一部分中的p型杂质（受主）的净数量少得多。根据一个实施例，沟道132中的净杂质浓度被如此选择，使得至少在沟道132的竖直截面中，沿着平行于在沟道123的相对的侧壁之间的第二表面102的线关于净杂质浓度的积分产生在1×1010cm-2和1×1011cm-2之间的面电荷AC。根据一个实施例，面电荷最大为2×1010cm-2。方程（1）作为在x=x1处的第一侧壁和x=x2处的第二侧壁之间的杂质分布N（x）的函数给出面电荷AC。
（1） 。
沟道132可以显著地比发射极区131更窄。根据一个实施例，在沟道132的最窄部分中的宽度最大为1μm。
在正向阻断状态中，通过在基极区域120中或者沿着反向偏压的第一pn结pn1的电子激发而产生的电子代表用于图1的本征双极结型晶体管T1的基极电流。被双极结型晶体管T1的增益放大的基极电流在正向阻断状态中产生n沟道IGBT 902的泄漏电流。因为在低于150摄氏度的正常操作条件下的电荷载流子产生是低的，所以泄漏电流和泄漏损耗是足够低的从而IGBT的温度并不升高。
在另一方面，用于反向阻断半导体器件的很多应用要求半导体器件900在几个微秒中承受短路状况。在短路状况期间，欧姆传导损耗可以将半导体器件加热到200摄氏度和更高的温度。因为电荷载流子产生速率强烈地依赖于温度，所以基极电流相应地增加并且由泄漏电流的增加引起的损耗可以进一步升高器件温度，进而导致电荷载流子产生速率进一步增加。器件被暴露于增加的热应力，这能够甚至在器件已经从短路状况（热散逸）恢复之后的几个毫秒中破坏该器件。由电荷载流子产生速率的增加产生的损耗高于该器件能够向周边耗散的热能时的最小温度给出在短路状况期间该器件不应该达到的临界温度。
在于第二pn结pn2处诱导的电压降不会变得足够高以触发空穴到基极区域120中的注入时，沟道132清除电荷载流子。换言之，沟道132减小本征双极结型晶体管T1的增益，从而在相同的电荷载流子产生速率下，泄漏电流减小。因为泄漏电流减小，所以泄漏电流仅仅在更高的温度下才能够触发热散逸。因此，临界温度转变成更高的值。因为允许该器件达到更高的温度，所以该器件能够在短路状况期间吸收更多的热能。结果，能够对于在相同的最大短路电流下更长的短路周期或者对于相同的短路周期关于更高的短路电流规定该器件的规格。
在传统的n沟道IGBT器件中，控制结构111的电子沟道被如此设计，使得最大短路电流不能将器件加热到临界温度，而本发明的实施例对于使得电子沟道适合于其它应用要求而言给出更大的余地。
在图2B中，n沟道半导体器件900的沟道132包括低掺杂部分132a和被夹在低掺杂部分132a和集电极320之间的重掺杂部分132b。在重掺杂部分132b中的平均净杂质浓度可以在1×1019cm-3和5×1020cm-3之间，例如大约5×1019cm-3从而沟道132和集电极320提供欧姆触点。沟道132的宽度w1被如此选择，使得在反向阻断状态中，沿着第二pn结pn2的竖直部分形成的耗尽区在沟道132中融合并且沟道132并不降低反向阻断能力。
在图2C中，n沟道半导体器件900的低掺杂沟道132直接地邻接集电极320。在直接地邻接集电极320的区域中在沟道132中的平均净杂质浓度可以在1×1012cm-3和1×1017cm-3之间，例如大约1×1014cm-3从而作为肖特基触点SD在沟道132和集电极320之间的界面是有效的。在沟道132中的平均净杂质浓度显著地低于在RC-IGBT中在发射极短路中的净杂质浓度。
在反向阻断状态中，在集电极和发射极端子之间施加的负电压反向偏压肖特基触点SD。肖特基触点作为反向偏压二极管是有效的从而沟道132阻断而不降低反向阻断能力。图2C的实施例可以提供比图2B的实施例更低的反向泄漏电流和反向导电率。肖特基触点SD的反向阻断能力并不依赖于沟道宽度w1。因此可以增加沟道宽度w1从而可以进一步减小正向泄漏电流。允许肖特基触点的、在沟道132中的最大杂质浓度依赖于直接地邻接发射极层130的集电极320的子层的材料。
根据一个实施例，由铝组成或者包含铝的子层直接地邻接发射极层130并且在沟道132中的平均净杂质浓度在1012cm-3和1019cm-3之间，例如1014cm-3。
图2D的实施例在低掺杂部分132a和肖特基触点SD之间提供具有沟道132的导电类型的另外的层132c以避免在空间电荷层和肖特基触点SD之间的直接接触。该另外的层132c可以在肖特基触点SD和低掺杂部分132a之间注入。根据一个实施例，该另外的层132c可以直接地邻接肖特基触点SD，由此该另外的层132c的掺杂水平高于低掺杂部分132a的掺杂水平并且低于用于获得肖特基触点SD的最大掺杂水平。该另外的层132c的掺杂浓度可以例如在1015和1019施主每cm3之间。该另外的层132c的掺杂水平沿着竖直方向可以是恒定的或者它可以改变。
根据所示意的实施例，沟道132的导电类型的低掺杂间隔区132d在沟道132内将该另外的层132c从肖特基触点SD分离。间隔区132d的掺杂水平可以大致地与在低掺杂部分132a中的掺杂水平相同。与被允许以获得肖特基触点的掺杂水平相比，在该另外的层132c中的掺杂水平能够是更高的。
图3A到3D涉及在如在图3A中所示低掺杂部分132a中提供带有圆形截面并且在竖直截面V1中带有横向收缩的沟道132的n沟道IGBT 902。重掺杂部分132b具有大于低掺杂部分132a的第一直径d1，例如至少第一直径d1的两倍的第二直径d2。根据所示意的实施例，第二直径d2是第一直径d1的大约五倍。在低掺杂部分132a的最窄部分的第一直径d1最大为1μm时并且在如在方程（1）中定义的面电荷AC为大约1.44×1010cm-2时，竖直部分V1被完全地耗尽从而反向阻断能力得以维持。
图3B示出在正向阻断状态中图3A的沟道132的效应。一组曲线401到406相对于在200摄氏度下在集电极端子和发射极端子之间施加的集电极到发射极电压VCE描绘正向泄漏电流ILF。曲线401对于等于0.01μm的重掺杂沟道部分132b的直径d2描绘ILF并且可以近似不带沟道的器件。曲线402对于等于1.22μm的直径d2、曲线403对于等于1.3μm的直径d2、曲线404对于等于1.4μm的直径d2、曲线405对于等于1.6μm的直径d2描绘ILF，并且曲线406对于等于2μm的直径d2给出泄漏电流。在对应于大约0.5μm的低掺杂沟道部分132a的第一直径d1的、等于1.3µm的直径d2下，泄漏电流被以至少50%减小。进一步加宽沟道开口对于泄漏电流仅仅示出很小的影响。
在图3C中，一组曲线411到416对于在200摄氏度下由图3B中的曲线401到406给出的直径相对于集电极到发射极电压VCE描绘反向泄漏电流ILR。沟道的截面面积越大，反向泄漏电流和反向导电率越大。通过保持沟道132足够窄，例如通过为沟道132提供最大1μm的最窄直径，反向泄漏电流的增加能够受到限制。
在图3D中，在200摄氏度下，曲线424对于等于1.4μm的直径d2相对于集电极到发射极电压VCE描绘正向电流IFwd并且曲线426对于等于2.0μm的d2相对于VCE描绘IFwd。在正向状态中，沟道132代表平行于发射极区131的高电阻路径。在低于1.6μm的第二直径d2的值（见曲线425）和低于大约1.44×1010cm-2的、如在方程（1）中定义的、在沟道132中的面电荷AC下，几个mA的正向电流仍然在沟道132之上产生对应于第二pn结pn2的二极管电压的电压降并且IGBT回跳效应是不可察觉的。在等于2.0μm的直径d2下，发生显著的回跳效应。
图4A示出带有具有第一表面101和平行于第一表面101的第二表面102的半导体部分100的反向阻断IGBT 902。从单晶半导体材料例如硅Si、碳化硅SiC、锗Ge、硅锗晶体SiGe、氮化镓GaN或者砷化镓GaAs提供半导体部分100。在第一和第二表面101、102之间的距离被选择用于实现规定的电压阻断能力并且可以是至少40µm，例如至少175µm。其它实施例可以提供带有几百µm的厚度的半导体部分100。
半导体部分100可以具有边缘长度在几个毫米的范围中的矩形形状。第一和第二表面101、102的法线限定竖直方向并且垂直于法线方向的方向是横向方向。
在半导体部分100中，发射极层130直接地邻接第二表面102。发射极层130包括p掺杂发射极区131和n掺杂沟道132。在发射极区中的平均净杂质浓度超过在沟道132中的平均净杂质浓度的至少10倍。例如，在发射极区131中的平均净杂质浓度可以是至少1×1017cm-3，例如至少5×1017cm-3，而在沟道132中的平均净杂质浓度最大为1×1016cm-3，例如最大5×1015cm-3。
集电极320直接地邻接第二表面102并且被电连接到发射极区131。集电极320可以包括铝Al、铜Cu中的至少一种作为主要成分。例如，集电极320包括铝Al和铜Cu的合金。集电极320可以包含或者可以不包含硅Si作为进一步的主要成分。此外，可以直接地在第二表面102上预见类似例如Ti、TiW、TiN、Ta、TaN、W的薄扩散阻挡层。
根据其它实施例，集电极320可以包含一个、两个、三个或者更多传导子层，其中，每一个子层可以包含镍Ni、钛Ti、银Ag、金Au、铂Pt和钯Pd中的至少一种作为主要成分。例如，子层可以包含金属硅化物、金属氮化物，或者包含Ni、Ti、Ag、Au、Pt，和/或Pd的金属合金。
在半导体部分100中，发射极区131和n掺杂基极区域120形成pn结。基极区域120可以包括n掺杂场停止层129和n掺杂漂移区121。场停止层129直接地邻接发射极层130。在场停止层129中的平均净杂质浓度低于在发射极区131中的平均净杂质浓度。例如，在发射极区131中的平均净杂质浓度超过在场停止层129中的平均净杂质浓度的至少五倍。根据一个实施例，在场停止层129中的平均净杂质浓度在5×1014cm-3和1×1017cm-3之间。
低n掺杂漂移区121与场停止层129形成界面，该界面实际上平行于第一和第二表面101、102。在漂移区121中的平均净杂质浓度低于在场停止层129中的平均净杂质浓度。根据一个实施例，在场停止层129中的平均净杂质浓度超过在漂移区121中的平均净杂质浓度的至少五倍。在漂移区121中的平均净杂质浓度例如可以在1×1012cm-3和1×1014cm-3之间。
掩埋栅结构210从第一表面101延伸到半导体部分100中，其中电介质衬里205将掩埋栅结构210从半导体部分100的半导体材料分离。掩埋栅结构210可以是以规则样式布置的平行条纹。根据其它实施例，掩埋栅结构210的横向截面区域可以是圆、椭圆、卵形或者矩形，即带有或者不带圆角的正方形，或者环。例如两个掩埋栅结构210可以形成具有两个同心环的布置，其中环可以是圆、椭圆、卵形，或者矩形，例如带有圆角的正方形。
在掩埋栅结构210之间，IGFET（绝缘栅场效应晶体管）单元可以是控制到基极区域120中的电荷载流子注入的控制结构111。在每一个IGFET单元中，p型本体区域115在该两个相邻的掩埋栅结构210之间或者在环形掩埋栅结构210内延伸。本体区域115与漂移区121形成pn结。在每一个IGFET单元中，至少一个例如两个n型源极区110可以从第一表面101延伸到半导体部分100中。一个或者两个p型接触区117在源极区110和本体区域115之间形成并且直接地邻接它们这两者。在接触区117中的最大净杂质浓度显著地高于在本体区域115中的最大净杂质浓度。例如，在接触区117中的最大净杂质浓度超过在本体区域115中的最大净杂质浓度的至少十倍。
每一个源极区110与接触区115和本体区域117形成pn结。源极区110直接地邻接电介质衬里205。施加到掩埋栅结构210的电势控制在靠近电介质衬里205的本体区域115的沟道部分中的少数电荷载流子分布。如果在正向偏压模式中，施加到掩埋栅结构210的栅电势超过预定阈值电压，则n型反型沟道沿着绝缘栅电极在本体区域115中形成并且正向电流在源极区110和集电极320之间流动。
发射电极310延伸通过电介质结构200的开口并且直接地邻接第一表面101。电介质结构200将发射电极310从掩埋栅结构210介电绝缘。可以分别带有或者不带硅地从铝Al、铜Cu、铝铜合金提供发射电极310。
根据上述实施例之一提供了沟道132。沟道132改进反向阻断n沟道IGBT 902的短路能力。
图4B的实施例广泛地对应于图4A的实施例。替代掩埋栅结构210，该实施例提供在半导体部分100外侧提供的并且被电介质衬里205从半导体部分100介电绝缘的平面栅电极结构220。另外，漂移区121为超级结结构提供在结构上连接到本体区域115的竖直p掺杂柱125。p掺杂柱125与n掺杂柱126交替。
柱125、126可以是以规则样式布置的平行条纹。根据其它实施例，或者p掺杂或者n掺杂柱125、126或者这两者的横向截面是圆、椭圆、卵形或者矩形，即带有或者不带圆角的正方形，或者环。例如环形p掺杂柱可以被同心的环形n掺杂柱包围并且反之亦然，其中环可以是圆、椭圆、卵形或者矩形，例如带有圆角的正方形。
由于在n型和p型柱125、126之间的补偿效应，即使对于在漂移区121中比较高的杂质浓度也实现了高的反向闭锁电压。反向阻断半导体器件的进一步的实施例可以参考MCT（金属氧化物半导体控制晶闸管）、MOS栅控晶闸管或者双极结型晶体管。
沟道132可以在发射极层130中均匀地分布从而在整个发射极层130中发射极效率是均匀的。根据其它实施例，通过改变沟道123在发射极层130中的分布而对发射极效率的局部调制调整了器件特性。由此用于沟道132的杂质掩模的适当的更改可以替代如在传统的方案中为局部发射极效率更改而提供的、另外的杂质注入。
图4C涉及带有单元区域510和包围单元区域510的边缘区域590的反向阻断n沟道IGBT 902。单元区域510包括如上所述的带有源极区110、本体区域115、接触区117和基极区域121的IGFET单元501、502。当n沟道IGBT 902被正向偏压并且在掩埋栅结构210处的电势超过预定阈值时，正向电流在发射电极310和集电极320之间大致地专门在单元区域510中沿着竖直方向流动。
边缘区域590将单元区域510从相对于第一和第二表面101、102倾斜的半导体部分100的外表面103分离。边缘区域590可以包括终止结构，例如p掺杂结终止扩展区119和场板结构，其中发射电极310的一个部分与结终止扩展区119交迭并且电介质结构200的一个部分将结终止扩展区119和发射电极310分离。边缘区域590不包含完整的并且功能性的IGFET单元501、502并且在正向传导状态中大致地无任何正向电流在边缘区域590中流动。
发射极层130可以在单元区域510和边缘区域590这两者之中包括沟道132。根据一个实施例，在第一片段410中沟道132的群体密度不同于在第二片段420中沟道132的群体密度。例如，在第一片段410中的沟道群体密度低于在第二片段420中的沟道群体密度。第一片段410可以是单元区域510的一个部分、可以包括单元区域510或者可以与单元区域510一致。第二片段420可以是边缘区域590的一个部分，例如邻接外表面103的外部分，可以包括边缘区域590并且以例如高达两个扩散长度与单元区域510交迭，或者可以与边缘区域590一致。
根据所示意的实施例，在第一片段410和第二片段420之间的中间片段415中，沟道群体密度可以单调地降低。中间片段415可以是单元区域510的一个部分，边缘区域590的一个部分或者可以包括单元区域和边缘区域510、590这两者的一些部分。例如，中间片段415可以以高达两个扩散长度与单元区域510交迭。
在第二片段420中的高数目的沟道132降低了在边缘区域590中的发射极效率并且替代旨在减小在边缘区域590中的移动电荷载流子数目的传统HDR（高动态鲁棒性）结构。在传统的方案为了提供HDR结构而提供至少一个另外的注入步骤下，本实施例通过修改用于沟道132的杂质掩模而获得认可。另外，该实施例对提供发射极效率的逐渐修改加以简化，由此进一步降低发生可能损坏器件的局部电流细丝的风险。
根据另一个实施例，根据LEBE方案在单元区域410内提供不同沟道群体密度和发射极效率的第一和第二片段410、420。在传统的LEBE（局部增强背侧发射极）方案在低发射极效率区域和高发射极效率区域之间提供陡峭的过渡，从而在陡峭过渡处产生能够在短路模式中改变它的方向的电场——这进而可以产生可能破坏器件的、局部地增加的电流下，该实施例可以提供发射极效率的逐渐改良，意味着更加平滑的电场梯度，从而降低在短路情形中破坏器件的局部电流的风险。改进的器件性能能够通过杂质掩模的简单修改得以实现而不要求另外的过程步骤。另外，在无另外的过程步骤的情况下，沟道的概念能够组合HDR和LEBE的概念。
通过实现沟道132而局部地改良发射极效率可以应用于反向阻断和反向传导半导体器件例如RC-IGBT这两者。
图5A到5D涉及带有沟道132的反向阻断半导体器件的制造。n型杂质被以比较高的注入剂量引入（例如注入）弱n掺杂半导体衬底100a的过程表面102a中。注入剂量可以例如高于1×1016cm-2。注入能量被如此选择，使得直至第一深度地靠近过程表面102a形成重度n掺杂过程层438。过程层438到半导体部分100中至多延伸1µm，例如小于200nm。
图5A示出高掺杂过程层438。掩模层被沉积在过程表面102a上并且被光刻装置图案化以利用掩模片段532形成杂质掩模。掩模片段532例如可以是平行的凸脊（rip）或者均匀地隔开的柱。P型杂质被引入（例如注入）过程表面102a的暴露部分中直至大于第一深度的第二深度。
图5B示出形成沟道132的高掺杂部分132a的、在掩模片段532之下的图5A的过程层438的部分。在掩模片段532之间，p型发射极区131在过程层438之下地延伸到半导体部分100中。过程层438的暴露部分是重度n和p掺杂的。例如通过使用杂质掩模片段532作为蚀刻掩模的蚀刻过程，移除在发射极区131之上的过程层438的重度n和p掺杂部分。
图5C示出由前面的蚀刻过程揭露的剩余的高掺杂发射极区131。执行LTA（激光热退火），其中衬底100被加热并且可以关于第二表面102在目标深度m1中熔化。目标深度m1在第二表面102和由第二深度m2给出的发射极区131的掩埋边缘之间。例如，目标深度m1可以大约是第二深度m2的一半。退火将第二导电类型的杂质从发射极区131向外局部地扩散到低掺杂沟道部分132a的邻接部分中。
图5D示出带有横向收缩的最终沟道132，横向收缩到第二表面102的距离由LTA的目标深度m1限定。
图6涉及一种制造反向阻断半导体器件的方法。第一导电类型的杂质通过过程表面被引入第一导电类型的半导体衬底中以获得延伸到半导体衬底中直至第一深度的过程层（602）。通过提供在过程表面上的杂质掩模的开口，第二、互补导电类型的杂质被引入半导体衬底中以获得延伸到半导体衬底中直至第二深度的发射极区，该第二深度大于第一深度（604）。在发射极区之间形成第一导电类型的沟道。在发射极区之上的过程层的暴露部分被移除（606）。可以在将半导体衬底薄化至目标厚度随后进行该过程。
虽然已经在这里示意并且描述了具体的实施例，但是本领域普通技术人员将会理解，在不偏离本发明的范围的情况下，各种替代的和/或等价的实现可以替代所示出和描述的具体实施例。该申请旨在涵盖在这里讨论的具体实施例的任何调整或者改变。因此，本发明旨在仅仅受到权利要求及其等价形式限制。

Claims (21)

1.一种反向阻断半导体器件，包括：
集电极；
第一导电类型的基极区域和第二互补导电类型的本体区域，所述基极区域和本体区域形成pn结；和
发射极层，所述发射极层被布置在所述基极区域和所述集电极之间并且包括第二导电类型的发射极区和第一导电类型的沟道，
其中，所述沟道延伸通过在所述基极区域和所述集电极之间的所述发射极层并且在反向阻断半导体器件的反向阻断状态中至少所述沟道的竖直截面被完全地耗尽。
2.根据权利要求1所述的反向阻断半导体器件，其中
所述第一导电类型是n型并且当在所述集电极和所述基极区域之间施加负电压时至少所述沟道的竖直截面被完全地耗尽。
3.根据权利要求1所述的反向阻断半导体器件，包括：
被配置为控制通过所述本体区域的电流的控制部分。
4.根据权利要求1所述的反向阻断半导体器件，其中
在于所述集电极和所述本体区域之间施加0伏特的空闲状态中，所述沟道被完全地耗尽。
5.根据权利要求1所述的反向阻断半导体器件，其中
在所述沟道的竖直截面中，沿着平行于第二表面的线关于在所述沟道中的净杂质浓度的积分产生最大5×1010cm-2的面电荷。
6.根据权利要求1所述的反向阻断半导体器件，其中
在所述沟道中的平均净杂质浓度在5×1013cm-3和1×1015cm-3之间。
7.根据权利要求1所述的反向阻断半导体器件，其中
所述沟道的最窄竖直截面的宽度最大为1μm。
8.根据权利要求1所述的反向阻断半导体器件，其中
所述沟道包括低掺杂部分和被夹在所述低掺杂部分和所述集电极之间的重掺杂部分。
9.根据权利要求1所述的反向阻断半导体器件，其中
所述沟道包括直接地邻接所述集电极的掺杂部分。
10.根据权利要求9所述的反向阻断半导体器件，其中
所述掺杂部分和所述集电极形成肖特基触点。
11.根据权利要求1所述的反向阻断半导体器件，其中
所述沟道包括掺杂部分、肖特基触点以及在所述掺杂部分和所述肖特基触点之间形成的另外的层，并且在所述另外的层中的平均净杂质浓度超过在所述掺杂部分中的平均净杂质浓度，所述肖特基触点由所述集电极和所述另外的层形成或者由所述集电极和在所述另外的层和所述肖特基触点之间的间隔区形成。
12.根据权利要求11所述的反向阻断半导体器件，其中
在所述另外的层中的平均净杂质浓度超过在所述间隔区中的平均净杂质浓度。
13.根据权利要求1所述的反向阻断半导体器件，其中
与在所述发射极层的第二片段中相比，在所述发射极层的第一片段中，沟道群体密度更低。
14.根据权利要求13所述的反向阻断半导体器件，其中
第一和第二片段被提供在单元区域中。
15.根据权利要求13所述的反向阻断半导体器件，其中
所述第一片段被提供在单元区域中并且所述第二片段被提供在包围所述单元区域的边缘区域中。
16.根据权利要求13所述的反向阻断半导体器件，其中
在第一和第二片段之间的过渡片段中，朝向所述第二片段，所述沟道群体密度逐渐地降低。
17.一种反向阻断半导体器件，包括：
集电极；
第一导电类型的基极区域和第二互补导电类型的本体区域，所述基极区域和本体区域形成pn结；和
发射极层，所述发射极层被布置在所述基极区域和所述集电极之间并且包括第二导电类型的发射极区和第一导电类型的沟道，所述沟道延伸通过在所述基极区域和所述集电极之间的所述发射极层，其中
在所述发射极层的第一片段中的沟道群体密度低于在第二片段中的沟道群体密度。
18.根据权利要求17所述的反向阻断半导体器件，其中
所述沟道与所述集电极形成肖特基触点。
19.根据权利要求17所述的反向阻断半导体器件，其中
第一和第二片段被提供在单元区域中。
20.根据权利要求17所述的反向阻断半导体器件，其中
所述第一片段被提供在单元区域中并且所述第二片段被提供在包围所述单元区域的边缘区域中。
21.根据权利要求17所述的反向阻断半导体器件，其中
在第一和第二片段之间的过渡片段中，朝向所述第二片段，所述沟道群体密度逐渐地降低。
CN201410043930.5A 2013-01-31 2014-01-30 反向阻断半导体器件和制造反向阻断半导体器件的方法 Active CN103972282B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/754,943 US9245984B2 (en) 2013-01-31 2013-01-31 Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device
US13/754943 2013-01-31

Publications (2)

Publication Number Publication Date
CN103972282A CN103972282A (zh) 2014-08-06
CN103972282B true CN103972282B (zh) 2017-08-01

Family

ID=51163693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410043930.5A Active CN103972282B (zh) 2013-01-31 2014-01-30 反向阻断半导体器件和制造反向阻断半导体器件的方法

Country Status (3)

Country Link
US (2) US9245984B2 (zh)
CN (1) CN103972282B (zh)
DE (1) DE102014101130B4 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419080B2 (en) 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
US20150187919A1 (en) * 2014-01-02 2015-07-02 Samsung Electro-Mechanics Co., Ltd. Power semiconductor device
DE102014226161B4 (de) 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
US9704712B1 (en) 2015-12-30 2017-07-11 Infineon Technologies Ag Method of making a semiconductor device formed by thermal annealing
CN107710408B (zh) * 2016-05-26 2021-06-18 新电元工业株式会社 半导体装置
CN108630749A (zh) * 2018-05-09 2018-10-09 西安理工大学 一种超高压碳化硅晶闸管及其制备方法
DE102018112109A1 (de) * 2018-05-18 2019-11-21 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
CN108649068B (zh) * 2018-06-29 2021-07-09 中国科学院微电子研究所 Rc-igbt器件及其制备方法
CN110137251B (zh) * 2019-06-14 2024-03-22 瑞能半导体科技股份有限公司 半导体器件及其制造方法
DE102021002618A1 (de) 2021-05-19 2022-11-24 Infineon Technologies Ag Leistungshalbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171696A (en) * 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6768168B1 (en) * 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3750743T2 (de) * 1986-12-01 1995-03-16 Toshiba Kawasaki Kk Halbleiter-Schaltanordnung mit einer Anodenkurzschlussstruktur.
JPH0828506B2 (ja) * 1988-11-07 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH07263669A (ja) * 1994-03-25 1995-10-13 Toshiba Corp 半導体装置及びその製造方法
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP2008034572A (ja) * 2006-07-28 2008-02-14 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
DE102006050338B4 (de) * 2006-10-25 2011-12-29 Infineon Technologies Austria Ag Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
US7651920B2 (en) * 2007-06-29 2010-01-26 Infineon Technologies Ag Noise reduction in semiconductor device using counter-doping
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
DE102009047808B4 (de) * 2009-09-30 2018-01-25 Infineon Technologies Austria Ag Bipolares Halbleiterbauelement und Verfahren zur Herstellung einer Halbleiterdiode
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP2012146716A (ja) * 2011-01-07 2012-08-02 Toshiba Corp 半導体装置の製造方法
KR20120127055A (ko) * 2011-05-13 2012-11-21 삼성전자주식회사 절연 게이트 바이폴라 트랜지스터의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5171696A (en) * 1988-11-07 1992-12-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US6768168B1 (en) * 1995-03-14 2004-07-27 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device with low on voltage and manufacturing method thereof

Also Published As

Publication number Publication date
US9679892B2 (en) 2017-06-13
US20160118382A1 (en) 2016-04-28
US9245984B2 (en) 2016-01-26
US20140209973A1 (en) 2014-07-31
DE102014101130B4 (de) 2020-03-12
CN103972282A (zh) 2014-08-06
DE102014101130A1 (de) 2014-07-31

Similar Documents

Publication Publication Date Title
CN103972282B (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
JP5732253B2 (ja) 絶縁ゲートバイポーラ導電トランジスタ（ｉｂｃｔ）および関連する製作方法
CN104716168B (zh) 带有复合区的半导体器件
US7723783B2 (en) Semiconductor device
US9583578B2 (en) Semiconductor device including an edge area and method of manufacturing a semiconductor device
CN107112353B (zh) 反向传导半导体装置
CN103996700B (zh) 包括注入区的超级结半导体器件
JP6066219B2 (ja) 低いソース抵抗を有する電界効果トランジスタデバイス
CN105122458B (zh) 半导体装置及其制造方法
JP3502371B2 (ja) 半導体素子
JP2004363328A (ja) 半導体装置およびその製造方法
CN104867925A (zh) 半导体器件及有与背面电极直接邻接区的rc-igbt
JP2000040822A (ja) 超接合半導体素子およびその製造方法
JPWO2007013367A1 (ja) 半導体素子及び電気機器
JP2003101022A (ja) 電力用半導体素子
JP6641488B2 (ja) 半導体装置
CN108292676A (zh) 碳化硅半导体装置
CN111201611B (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
CN109755293A (zh) 半导体装置
JP2004193212A (ja) 半導体装置
US20210159315A1 (en) Semiconductor device and method of manufacturing the same
JPH10321879A (ja) 炭化けい素ダイオード
CN106129110A (zh) 一种双通道rc‑igbt器件及其制备方法
US11699744B2 (en) Semiconductor device and semiconductor apparatus
JP2007227982A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant