CN108630749A - 一种超高压碳化硅晶闸管及其制备方法 - Google Patents
一种超高压碳化硅晶闸管及其制备方法 Download PDFInfo
- Publication number
- CN108630749A CN108630749A CN201810439343.6A CN201810439343A CN108630749A CN 108630749 A CN108630749 A CN 108630749A CN 201810439343 A CN201810439343 A CN 201810439343A CN 108630749 A CN108630749 A CN 108630749A
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- emitter region
- type
- substrates
- base area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 395
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 385
- 238000002360 preparation method Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 103
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims description 56
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 150000002500 ions Chemical class 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 32
- 150000002739 metals Chemical class 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 238000004140 cleaning Methods 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910003978 SiClx Inorganic materials 0.000 claims description 7
- 238000003763 carbonization Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 3
- 238000003672 processing method Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 37
- 238000001259 photo etching Methods 0.000 description 35
- 229910052681 coesite Inorganic materials 0.000 description 31
- 229910052906 cristobalite Inorganic materials 0.000 description 31
- 239000000377 silicon dioxide Substances 0.000 description 31
- 229910052682 stishovite Inorganic materials 0.000 description 31
- 229910052905 tridymite Inorganic materials 0.000 description 31
- 238000001020 plasma etching Methods 0.000 description 22
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 14
- 238000009616 inductively coupled plasma Methods 0.000 description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 13
- 239000002253 acid Substances 0.000 description 12
- 238000005260 corrosion Methods 0.000 description 12
- 230000007797 corrosion Effects 0.000 description 12
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 229910000990 Ni alloy Inorganic materials 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000003292 glue Substances 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 241001354791 Baliga Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开的一种超高压碳化硅晶闸管，包括位于同一平面内的碳化硅P+发射区和两个N型碳化硅衬底，碳化硅P+发射区位于两个N型碳化硅衬底之间，N型碳化硅衬底和碳化硅P+发射区上表面依次外延生长有碳化硅P发射区、碳化硅N+缓冲层、碳化硅N‑型长基区、碳化硅P‑短基区及碳化硅N+发射区，N型碳化硅衬底和碳化硅P+发射区背面覆盖有阳极欧姆电极；碳化硅N+发射区与碳化硅P‑短基区形成台阶，碳化硅N+发射区上覆盖有阴极欧姆电极；碳化硅P‑短基区两端上部镶嵌有两个碳化硅P+区，每个碳化硅P+区上覆盖有门极欧姆电极，碳化硅N+发射区和门极欧姆电极之间设置有门‑阴极隔离区。能进一步加快关断速度，减少关断损耗。
Description
技术领域
本发明属于半导体技术领域，涉及一种超高压碳化硅晶闸管，本发明还涉及该超高压碳化硅晶闸管的制备方法。
背景技术
长期以来，在特高压直流输电(UHVDC)系统中，硅晶闸管一直处于垄断地位，但其电压阻断能力和耐dv/dt、di/dt能力已逐渐逼近硅材料所能达到的物理极限，且不可工作在高温(大于125℃)环境下，因此，我们需要寻求新的半导体材料来研发功率半导体器件。
碳化硅(4H-SiC)，作为发展较为成熟的第三代宽禁带半导体材料，具有比硅材料更宽的禁带宽度，约是硅的3倍；更高的击穿场强，约为硅的十倍；更高的载流子饱和速度，约是硅的2倍；更高的热导率，约是硅的3倍；优良的Baliga材料优选因子等；因此，采用碳化硅制作的电力电子器件比硅的同类器件具有导通电阻小、开关频率高、效率高和高温性能好等优点。
在10-30kV阻断电压范围的应用市场上，碳化硅晶闸管最具有吸引力。目前研究较多的碳化硅晶闸管是采用P长基区结构，原因是若采用N长基区，就需要在P型碳化硅衬底上制作，而在相同的掺杂浓度下，P型碳化硅衬底的电阻率比N型碳化硅衬底高约两个数量级，不利于降低正向压降和通态损耗。
晶闸管，作为流控型的功率开关器件，损耗包括通态损耗、断态损耗和开关损耗。对于门极可关断(GTO)晶闸管来说，开通损耗远小于关断损耗，而关断损耗主要来自于关断过程中的拖尾电流，这是由GTO晶闸管本身结构决定的，通常可以减少额外载流子的寿命来减少关断损耗，但减小少子寿命又会使得通态特性变差；另外，N型外延层的少子寿命高于P型外延层的少子寿命，使用低质量P型碳化硅衬底制作N长基区碳化硅晶闸管器件会引入的大串联电阻问题。
发明内容
本发明的目的是提供一种超高压碳化硅晶闸管，能在满足高功率应用需求的同时，减少关断损耗。
本发明的另一目的是提供上述超高压碳化硅晶闸管的制备方法，能够提高关断速度。
本发明所采用的技术方案是，一种超高压碳化硅晶闸管，包括位于同一平面内的碳化硅P+发射区和两个N型碳化硅衬底，碳化硅P+发射区位于两个N型碳化硅衬底之间，N型碳化硅衬底和碳化硅P+发射区上表面依次外延生长有碳化硅P发射区、碳化硅N+缓冲层、碳化硅N-型长基区、碳化硅P-短基区及碳化硅N+发射区，N型碳化硅衬底和碳化硅P+发射区背面覆盖有阳极欧姆电极；碳化硅N+发射区与碳化硅P-短基区形成台阶，碳化硅N+发射区上覆盖有阴极欧姆电极；碳化硅P-短基区两端上部镶嵌有两个碳化硅P+区，每个碳化硅P+区上覆盖有门极欧姆电极，碳化硅N+发射区和门极欧姆电极之间设置有门-阴极隔离区。
本发明的特点还在于，
碳化硅P发射区的掺杂浓度为1x1017cm-3，碳化硅P发射区的厚度为2.0μm；碳化硅N+缓冲层的掺杂浓度为5x1016cm-3～1x1017cm-3，碳化硅N+缓冲层的厚度为2.0μm～3.0μm；碳化硅N-型长基区的掺杂浓度为2x1014cm-3，碳化硅N-型长基区的厚度为160μm；碳化硅P-短基区的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅P-短基区的厚度为1.5μm～3.0μm；碳化硅N+发射区的掺杂浓度为2x1019cm-3，碳化硅N+发射区的厚度为2.5μm～3.5μm；N型碳化硅衬底的厚度为1μm～3μm。
本发明所采用的另一种技术方案是，一种超高压碳化硅晶闸管的制备方法，其特征在于，具体步骤如下：
步骤1、先选取N型碳化硅衬底，进行清洗处理，再在N型碳化硅衬底上依次进行外延生长碳化硅P发射区、碳化硅N+缓冲层、碳化硅N-型长基区、碳化硅P-短基区及碳化硅N+发射区；
步骤2、对经步骤1处理后的N型碳化硅衬底进行减薄处理；
步骤3、对步骤1中的碳化硅N+发射区进行干法刻蚀形成台阶结构，暴露出碳化硅P-短基区；
步骤4、在步骤1中的碳化硅P-短基区上表面进行P型离子注入形成碳化硅P+区；
步骤5、在经步骤2得到的N型碳化硅衬底背面进行P型离子注入形成碳化硅P+发射区，且碳化硅P+发射区和N型碳化硅衬底厚度相等；
步骤6、采用光刻剥离法在步骤4得到的碳化硅P+区上表面淀积Ni/Al合金层，形成门极欧姆电极；
步骤7、采用光刻剥离法在经步骤3处理后的碳化硅N+发射区上淀积Ni金属层，形成阴极欧姆电极；
步骤8、在经步骤5得到的N型碳化硅衬底和碳化硅P+发射区背面淀积Ni金属层，形成阳极欧姆电极；
步骤9、在经步骤6得到的碳化硅N+发射区和门极欧姆电极之间淀积SiO2钝化层，并光刻形成门-阴极隔离区；
步骤10、对经步骤9得到的门-阴极隔离区进行光刻形成接触孔，并淀积Al金属，经光刻形成阴极Pad和门极Pad，得到超高压碳化硅晶闸管。
步骤1的N型碳化硅衬底清洗处理方法为RCA标准清洗法。
N型碳化硅衬底为4H-SiC单晶衬底、6H-SiC单晶衬底或3C-SiC单晶衬底中的一种。
步骤1中的N型碳化硅衬底的厚度为350μm。
碳化硅P发射区的掺杂浓度和厚度分别为1x1017cm-3和2.0μm，碳化硅N+缓冲层的掺杂浓度和厚度分别为5x1016cm-3～1x1017cm-3和2.0～μm 3.0μm，碳化硅N-型长基区的掺杂浓度和厚度分别为2x1014cm-3和160μm，碳化硅P-短基区的掺杂浓度和厚度分别为2x1017cm-3～5x1017cm-3和1.5μm～3.0μm，碳化硅N+发射区的掺杂浓度和厚度分别为2x1019cm-3和2.5μm～3.5μm。
步骤2中的N型碳化硅衬底减薄处理方法为化学机械抛光法、研磨法、干式抛光法、湿法腐蚀法、等离子辅助化学腐蚀法或常压等离子腐蚀法中的一种。
经步骤2减薄后的N型碳化硅衬底的厚度为1μm～3μm。
本发明的有益效果在于：
(1)本发明的超高压碳化硅晶闸管，在相同的掺杂水平下，N型外延层的少子寿命高于P型外延层的少子寿命，因此N长基区的碳化硅晶闸管的性能优于P长基区的碳化硅晶闸管，能避免使用低质量P型碳化硅衬底制作N长基区碳化硅晶闸管器件所引入的大串联电阻问题；
(2)本发明的超高压碳化硅晶闸管的制备方法，在N型碳化硅衬底背面通过离子注入形成n-p-n-GTO晶闸管，在关断过程中为电子的抽取提供另一条路径，进一步加快关断速度，减少关断损耗；
(3)本发明的超高压碳化硅晶闸管的制备方法，方法工艺简单，易于实现。
附图说明
图1是本发明一种超高压碳化硅晶闸管的结构示意图；
图2是本发明的制作方法步骤1完成后的结构示意图；
图3是本发明的制作方法步骤2完成后的结构示意图；
图4是本发明的制作方法步骤3完成后的结构示意图；
图5是本发明的制作方法步骤4完成后的结构示意图；
图6是本发明的制作方法步骤5完成后的结构示意图；
图7是本发明的制作方法步骤8完成后的结构示意图；
图8是本发明的制作方法步骤9完成后的结构示意图；
图9a是本发明的制作方法得到的超高压碳化硅晶闸管正向阻断特性曲线图；
图9b是本发明的制作方法得到的超高压碳化硅晶闸管导通特性曲线图；
图9c是本发明的制作方法得到的超高压碳化硅晶闸管关断特性曲线图；
图9d是本发明的制作方法得到的超高压碳化硅晶闸管的关断损耗曲线图。
图中，1.碳化硅P发射区，2.碳化硅N+缓冲层，3.碳化硅N-型长基区，4.碳化硅P-短基区，5.碳化硅N+发射区，6.碳化硅P+区，7.碳化硅P+发射区，8.门极欧姆电极，9.阴极欧姆电极，10.阳极欧姆电极，11.门-阴极隔离区，12.N型碳化硅衬底。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
一种超高压碳化硅晶闸管，如图1所示，包括位于同一平面内的碳化硅P+发射区7和两个N型碳化硅衬底12，碳化硅P+发射区7位于两个N型碳化硅衬底12之间，N型碳化硅衬底12和碳化硅P+发射区7上表面依次外延生长有碳化硅P发射区1、碳化硅N+缓冲层2、碳化硅N-型长基区3、碳化硅P-短基区4及碳化硅N+发射区5，N型碳化硅衬底12和碳化硅P+发射区7背面覆盖有阳极欧姆电极10；碳化硅N+发射区5与碳化硅P-短基区4形成台阶，碳化硅N+发射区5上覆盖有阴极欧姆电极9；碳化硅P-短基区4上部镶嵌有两个碳化硅P+区6，每个碳化硅P+区6上覆盖有门极欧姆电极8，碳化硅N+发射区5和门极欧姆电极8之间设置有门-阴极隔离区11。
碳化硅P发射区1的掺杂浓度为1x1017cm-3，碳化硅P发射区1的厚度为2.0μm；碳化硅N+缓冲层2的掺杂浓度为5x1016cm-3～1x1017cm-3，碳化硅N+缓冲层2的厚度为2.0μm～3.0μm；碳化硅N-型长基区3的掺杂浓度为2x1014cm-3，碳化硅N-型长基区3的厚度为160μm；碳化硅P-短基区4的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅P-短基区4的厚度为1.5μm～3.0μm；碳化硅N+发射区5的掺杂浓度为2x1019cm-3，碳化硅N+发射区5的厚度为2.5μm～3.5μm；N型碳化硅衬底12的厚度为1μm～3μm。
一种超高压碳化硅晶闸管的制备方法，具体按照以下步骤实施：
步骤1、先选取N型碳化硅衬底12，采用RCA标准清洗法对其进行清洗处理，再在N型碳化硅衬底12上依次进行外延生长碳化硅P发射区1、碳化硅N+缓冲层2、碳化硅N-型长基区3、碳化硅P-短基区4及碳化硅N+发射区5，见图2；
N型碳化硅衬底12为4H-SiC单晶衬底、6H-SiC单晶衬底或3C-SiC单晶衬底中的一种；N型碳化硅衬底12的厚度为350μm。
碳化硅P发射区1的掺杂浓度为1x1017cm-3，碳化硅P发射区1的厚度为2.0μm；碳化硅N+缓冲层2的掺杂浓度为5x1016cm-3～1x1017cm-3，碳化硅N+缓冲层2的厚度为2.0μm～3.0μm；碳化硅N-型长基区3的掺杂浓度为2x1014cm-3，碳化硅N-型长基区3的厚度为160μm；碳化硅P-短基区4的掺杂浓度为2x1017cm-3～5x1017cm-3，碳化硅P-短基区4的厚度为1.5μm～3.0μm；碳化硅N+发射区5的掺杂浓度为2x1019cm-3，碳化硅N+发射区5的厚度为2.5μm～3.5μm。
步骤2、对经步骤1处理后的N型碳化硅衬底12进行减薄处理，见图3；
N型碳化硅衬底12减薄处理方法为化学机械抛光法、研磨法、干式抛光法、湿法腐蚀法、等离子辅助化学腐蚀法或常压等离子腐蚀法中的一种。减薄后的N型碳化硅衬底12的厚度为1μm～3μm。
步骤3、先通过等离子体增强化学气相沉积法(PECVD)在碳化硅N+发射区5的表面上形成SiO2层，再对SiO2层进行光刻并显影，暴露出需要刻蚀的区域；之后对保留的光刻胶进行坚膜处理，以增强其抗蚀性；随后运用反应离子刻蚀RIE或者电感耦合等离子体刻蚀ICP方式移除进行刻蚀区域的SiO2层，然后采用丙酮湿法刻蚀或者氧等离子体刻蚀的方式去除光刻胶；最后利用所制备的SiO2层作为掩膜，同样RIE或者ICP方式移除需要刻蚀的部分碳化硅N+发射区5，暴露出碳化硅P-短基区4，形成台阶结构，见图4；
步骤4、先通过PECVD法在步骤3形成碳化硅P-短基区4台阶上形成SiO2层，并对SiO2层进行光刻并显影，暴露出需要进行P型离子注入的区域；再对保留的光刻胶进行坚膜，以增强其抗蚀性；之后采用RIE或者ICP方式移除进行离子注入区域的SiO2层，运用丙酮湿法刻蚀或者氧等离子体刻蚀的方式去除光刻胶；然后利用所制备的SiO2层作为掩膜，在碳化硅P-短基区4上进行P型离子注入，形成碳化硅P+区6，见图5，最后采用稀释的HF酸去掉SiO2层；
步骤5、在经步骤2减薄处理后的N型碳化硅衬底12背面进行淀积SiO2层→光刻→显影→坚膜→RIE或ICP刻蚀→去胶的工艺，暴露出需要进行P型离子注入的区域，并利用剩余的SiO2层作为掩膜，进行P型离子注入，形成碳化硅P+发射区7，最后采用稀释的HF酸去掉SiO2层；且碳化硅P+发射区7和N型碳化硅衬底12厚度相等，见图6；
步骤6、首先在步骤4得到的碳化硅P+发射区6上表面进行光刻和显影,暴露出需要制作门极欧姆接触的区域，并在其表面上淀积10nm～1000nm的Ni/Al合金，然后移除包括上层Ni/Al合金层在内的光刻胶，保留欧姆接触区域的金属，最后对保留区域的金属进行热处理，形成门极欧姆电极8；
步骤7、首先对经步骤3处理后的碳化硅N+发射区5进行光刻和显影，暴露出需要制作阴极发射极欧姆接触的区域，并在其表面上淀积10nm-1000nm的Ni金属，然后移除包括上层Ni金属在内的光刻胶，保留欧姆接触区域的金属，最后对金属进行热处理，形成阴极欧姆电极9；
步骤8、在经步骤5得到的N型碳化硅衬底12和碳化硅P+发射区7背面淀积Ni金属层，并对金属进行热处理，形成阳极欧姆电极10，见图7；
步骤9、在经步骤6得到的碳化硅N+发射区5和门极欧姆电极8之间淀积SiO2钝化层，并光刻形成门-阴极隔离区11，见图8；
步骤10、对经步骤9得到的门-阴极隔离区11进行光刻形成接触孔，并淀积Al金属，经光刻形成阴极Pad和门极Pad，得到超高压碳化硅晶闸管。
本发明的超高压碳化硅晶闸管，在相同的掺杂水平下，N型外延层的少子寿命高于P型外延层的少子寿命，因此N长基区的碳化硅晶闸管的性能优于P长基区的碳化硅晶闸管，能避免使用低质量P型碳化硅衬底制作N长基区碳化硅晶闸管器件所引入的大串联电阻问题；本发明的超高压碳化硅晶闸管的制备方法，在背面通过离子注入形成n-p-n-GTO晶闸管，在关断过程中为电子的抽取提供另一条路径，进一步加快关断速度，减少关断损耗；本发明的超高压碳化硅晶闸管的制备方法，方法工艺简单，易于实现。
本发明的超高压碳化硅晶闸管的制备方法，先在高质量的N型碳化硅衬底上外延生长得到的碳化硅晶闸管的各个外延层,再通过减薄工艺对N型衬底减薄到适当厚度，之后对背面的N型衬底进行P型离子注入，对整个N型衬底注入形成的是普通的N型GTO晶闸管，而对部分N型衬底注入形成的是n-p-n-GTO晶闸管。关断晶闸管是将N-长基区及其N+缓冲层中的额外载流子抽除；对于传统的晶闸管，关断过程中，额外空穴从门极P-短基区不断的抽取，而额外电子只能通过复合的方式消失；对于本发明的超高压碳化硅晶闸管晶闸管，额外电子的抽取路径有两条；一条是通过复合消失，另一条是通过N衬底和P发射区形成的反偏结来抽取。因此，与传统晶闸管相比，本发明的超高压碳化硅晶闸管为额外电子的抽取提供了一条额外的路径，从而使关断速度增加，进而降低关断损耗。
实施例1
步骤1、先选取N型碳化硅衬底12，进行清洗处理，再在N型碳化硅衬底12上依次进行外延生长碳化硅P发射区1，碳化硅N+缓冲层2、碳化硅N-型长基区3、碳化硅P-短基区4及碳化硅N+发射区5；
步骤2、对经步骤1处理后的N型碳化硅衬底12进行减薄处理；
步骤3、先通过PECVD法在碳化硅N+发射区5的表面上形成SiO2层，再对SiO2层进行光刻并显影，暴露出需要刻蚀的区域；之后对保留的光刻胶进行坚膜处理，以增强其抗蚀性；随后运用RIE方式移除进行刻蚀区域的SiO2层，然后采用丙酮湿法刻蚀的方式去除光刻胶；最后利用所制备的SiO2层作为掩膜，同样RIE或者ICP方式移除需要刻蚀的部分碳化硅N+发射区5，暴露出碳化硅P-短基区4，形成台阶结构；
步骤4、先通过PECVD法在步骤3形成碳化硅P-短基区4台阶上形成SiO2层，并对SiO2层进行光刻并显影，暴露出需要进行P型离子注入的区域；再对保留的光刻胶进行坚膜，以增强其抗蚀性；之后采用RIE方式移除进行离子注入区域的SiO2层，运用氧等离子体刻蚀的方式去除光刻胶；然后利用所制备的SiO2层作为掩膜，在碳化硅P-短基区4上进行P型离子注入，形成碳化硅P+区6，最后采用稀释的HF酸去掉SiO2层；
步骤5、在经步骤2减薄处理后的N型碳化硅衬底12背面进行淀积SiO2层→光刻→显影→坚膜→RIE或ICP刻蚀→去胶的工艺，暴露出需要进行P型离子注入的区域，并利用剩余的SiO2层作为掩膜，进行P型离子注入，形成碳化硅P+发射区7，最后采用稀释的HF酸去掉SiO2层；且碳化硅P+发射区7和N型碳化硅衬底12厚度相等；
步骤6、首先在步骤4得到的碳化硅P+发射区6上表面进行光刻和显影,暴露出需要制作门极欧姆接触的区域，并在其表面上淀积10nm的Ni/Al合金，然后移除包括上层Ni/Al合金层在内的光刻胶，保留欧姆接触区域的金属，最后对保留区域的金属进行热处理，形成门极欧姆电极8；
步骤7、首先对经步骤3处理后的碳化硅N+发射区5进行光刻和显影，暴露出需要制作阴极发射极欧姆接触的区域，并在其表面上淀积10nm的Ni金属，然后移除包括上层Ni金属在内的光刻胶，保留欧姆接触区域的金属，最后对金属进行热处理，形成阴极欧姆电极9；
步骤8、在经步骤5得到的N型碳化硅衬底12和碳化硅P+发射区7背面淀积Ni金属层，并对金属进行热处理，形成阳极欧姆电极10；
步骤9、在经步骤6得到的碳化硅N+发射区5和门极欧姆电极8之间淀积SiO2钝化层，并光刻形成门-阴极隔离区11；
步骤10、对经步骤9得到的门-阴极隔离区11进行光刻形成接触孔，并淀积Al金属，经光刻形成阴极Pad和门极Pad，得到超高压碳化硅晶闸管。
实施例2
步骤1、先选取N型碳化硅衬底12，进行清洗处理，再在N型碳化硅衬底12上依次进行外延生长碳化硅P发射区1，碳化硅N+缓冲层2、碳化硅N-型长基区3、碳化硅P-短基区4及碳化硅N+发射区5；
步骤2、对经步骤1处理后的N型碳化硅衬底12进行减薄处理；
步骤3、先通过PECVD法在碳化硅N+发射区5的表面上形成SiO2层，再对SiO2层进行光刻并显影，暴露出需要刻蚀的区域；之后对保留的光刻胶进行坚膜处理，以增强其抗蚀性；随后运用RIE方式移除进行刻蚀区域的SiO2层，然后采用丙酮湿法刻蚀的方式去除光刻胶；最后利用所制备的SiO2层作为掩膜，同样RIE方式移除需要刻蚀的部分碳化硅N+发射区5，暴露出碳化硅P-短基区4，形成台阶结构；
步骤4、先通过PECVD法在步骤3形成碳化硅P-短基区4台阶上形成SiO2层，并对SiO2层进行光刻并显影，暴露出需要进行P型离子注入的区域；再对保留的光刻胶进行坚膜，以增强其抗蚀性；之后采用RIE方式移除进行离子注入区域的SiO2层，运用氧等离子体刻蚀的方式去除光刻胶；然后利用所制备的SiO2层作为掩膜，在碳化硅P-短基区4上进行P型离子注入，形成碳化硅P+区6，最后采用稀释的HF酸去掉SiO2层；
步骤5、在经步骤2减薄处理后的N型碳化硅衬底12背面进行淀积SiO2层→光刻→显影→坚膜→RIE或ICP刻蚀→去胶的工艺，暴露出需要进行P型离子注入的区域，并利用剩余的SiO2层作为掩膜，进行P型离子注入，形成碳化硅P+发射区7，最后采用稀释的HF酸去掉SiO2层；且碳化硅P+发射区7和N型碳化硅衬底12厚度相等；
步骤6、首先在步骤4得到的碳化硅P+发射区6上表面进行光刻和显影,暴露出需要制作门极欧姆接触的区域，并在其表面上淀积50nm的Ni/Al合金，然后移除包括上层Ni/Al合金层在内的光刻胶，保留欧姆接触区域的金属，最后对保留区域的金属进行热处理，形成门极欧姆电极8；
步骤7、首先对经步骤3处理后的碳化硅N+发射区5进行光刻和显影，暴露出需要制作阴极发射极欧姆接触的区域，并在其表面上淀积50nm的Ni金属，然后移除包括上层Ni金属在内的光刻胶，保留欧姆接触区域的金属，最后对金属进行热处理，形成阴极欧姆电极9；
步骤8、在经步骤5得到的N型碳化硅衬底12和碳化硅P+发射区7背面淀积Ni金属层，并对金属进行热处理，形成阳极欧姆电极10；
步骤9、在经步骤6得到的碳化硅N+发射区5和门极欧姆电极8之间淀积SiO2钝化层，并光刻形成门-阴极隔离区11；
步骤10、对经步骤9得到的门-阴极隔离区11进行光刻形成接触孔，并淀积Al金属，经光刻形成阴极Pad和门极Pad，得到超高压碳化硅晶闸管。
实施例3
步骤1、先选取N型碳化硅衬底12，进行清洗处理，再在N型碳化硅衬底12上依次进行外延生长碳化硅P发射区1，碳化硅N+缓冲层2、碳化硅N-型长基区3、碳化硅P-短基区4及碳化硅N+发射区5；
步骤2、对经步骤1处理后的N型碳化硅衬底12进行减薄处理；
步骤3、先通过PECVD法在碳化硅N+发射区5的表面上形成SiO2层，再对SiO2层进行光刻并显影，暴露出需要刻蚀的区域；之后对保留的光刻胶进行坚膜处理，以增强其抗蚀性；随后运用RIE方式移除进行刻蚀区域的SiO2层，然后采用丙酮湿法刻蚀的方式去除光刻胶；最后利用所制备的SiO2层作为掩膜，同样ICP方式移除需要刻蚀的部分碳化硅N+发射区5，暴露出碳化硅P-短基区4，形成台阶结构；
步骤4、先通过PECVD法在步骤3形成碳化硅P-短基区4台阶上形成SiO2层，并对SiO2层进行光刻并显影，暴露出需要进行P型离子注入的区域；再对保留的光刻胶进行坚膜，以增强其抗蚀性；之后采用RIE方式移除进行离子注入区域的SiO2层，运用氧等离子体刻蚀的方式去除光刻胶；然后利用所制备的SiO2层作为掩膜，在碳化硅P-短基区4上进行P型离子注入，形成碳化硅P+区6，最后采用稀释的HF酸去掉SiO2层；
步骤5、在经步骤2减薄处理后的N型碳化硅衬底12背面进行淀积SiO2层→光刻→显影→坚膜→RIE或ICP刻蚀→去胶的工艺，暴露出需要进行P型离子注入的区域，并利用剩余的SiO2层作为掩膜，进行P型离子注入，形成碳化硅P+发射区7，最后采用稀释的HF酸去掉SiO2层；且碳化硅P+发射区7和N型碳化硅衬底12厚度相等；
步骤6、首先在步骤4得到的碳化硅P+发射区6上表面进行光刻和显影,暴露出需要制作门极欧姆接触的区域，并在其表面上淀积200nm的Ni/Al合金，然后移除包括上层Ni/Al合金层在内的光刻胶，保留欧姆接触区域的金属，最后对保留区域的金属进行热处理，形成门极欧姆电极8；
步骤7、首先对经步骤3处理后的碳化硅N+发射区5进行光刻和显影，暴露出需要制作阴极发射极欧姆接触的区域，并在其表面上淀积200nm的Ni金属，然后移除包括上层Ni金属在内的光刻胶，保留欧姆接触区域的金属，最后对金属进行热处理，形成阴极欧姆电极9；
步骤8、在经步骤5得到的N型碳化硅衬底12和碳化硅P+发射区7背面淀积Ni金属层，并对金属进行热处理，形成阳极欧姆电极10；
步骤9、在经步骤6得到的碳化硅N+发射区5和门极欧姆电极8之间淀积SiO2钝化层，并光刻形成门-阴极隔离区11；
步骤10、对经步骤9得到的门-阴极隔离区11进行光刻形成接触孔，并淀积Al金属，经光刻形成阴极Pad和门极Pad，得到超高压碳化硅晶闸管。
实施例4
步骤1、先选取N型碳化硅衬底12，进行清洗处理，再在N型碳化硅衬底12上依次进行外延生长碳化硅P发射区1，碳化硅N+缓冲层2、碳化硅N-型长基区3、碳化硅P-短基区4及碳化硅N+发射区5；
步骤2、对经步骤1处理后的N型碳化硅衬底12进行减薄处理；
步骤3、先通过PECVD法在碳化硅N+发射区5的表面上形成SiO2层，再对SiO2层进行光刻并显影，暴露出需要刻蚀的区域；之后对保留的光刻胶进行坚膜处理，以增强其抗蚀性；随后运用RIE方式移除进行刻蚀区域的SiO2层，然后采用丙酮湿法刻蚀的方式去除光刻胶；最后利用所制备的SiO2层作为掩膜，同样ICP方式移除需要刻蚀的部分碳化硅N+发射区5，暴露出碳化硅P-短基区4，形成台阶结构；
步骤4、先通过PECVD法在步骤3形成碳化硅P-短基区4台阶上形成SiO2层，并对SiO2层进行光刻并显影，暴露出需要进行P型离子注入的区域；再对保留的光刻胶进行坚膜，以增强其抗蚀性；之后采用RIE方式移除进行离子注入区域的SiO2层，运用氧等离子体刻蚀的方式去除光刻胶；然后利用所制备的SiO2层作为掩膜，在碳化硅P-短基区4上进行P型离子注入，形成碳化硅P+区6，最后采用稀释的HF酸去掉SiO2层；
步骤5、在经步骤2减薄处理后的N型碳化硅衬底12背面进行淀积SiO2层→光刻→显影→坚膜→RIE或ICP刻蚀→去胶的工艺，暴露出需要进行P型离子注入的区域，并利用剩余的SiO2层作为掩膜，进行P型离子注入，形成碳化硅P+发射区7，最后采用稀释的HF酸去掉SiO2层；且碳化硅P+发射区7和N型碳化硅衬底12厚度相等；
步骤6、首先在步骤4得到的碳化硅P+发射区6上表面进行光刻和显影,暴露出需要制作门极欧姆接触的区域，并在其表面上淀积650nm的Ni/Al合金，然后移除包括上层Ni/Al合金层在内的光刻胶，保留欧姆接触区域的金属，最后对保留区域的金属进行热处理，形成门极欧姆电极8；
步骤7、首先对经步骤3处理后的碳化硅N+发射区5进行光刻和显影，暴露出需要制作阴极发射极欧姆接触的区域，并在其表面上淀积650nm的Ni金属，然后移除包括上层Ni金属在内的光刻胶，保留欧姆接触区域的金属，最后对金属进行热处理，形成阴极欧姆电极9；
步骤8、在经步骤5得到的N型碳化硅衬底12和碳化硅P+发射区7背面淀积Ni金属层，并对金属进行热处理，形成阳极欧姆电极10；
步骤9、在经步骤6得到的碳化硅N+发射区5和门极欧姆电极8之间淀积SiO2钝化层，并光刻形成门-阴极隔离区11；
步骤10、对经步骤9得到的门-阴极隔离区11进行光刻形成接触孔，并淀积Al金属，经光刻形成阴极Pad和门极Pad，得到超高压碳化硅晶闸管。
实施例5
步骤1、先选取N型碳化硅衬底12，进行清洗处理，再在N型碳化硅衬底12上依次进行外延生长碳化硅P发射区1，碳化硅N+缓冲层2、碳化硅N-型长基区3、碳化硅P-短基区4及碳化硅N+发射区5；
步骤2、对经步骤1处理后的N型碳化硅衬底12进行减薄处理；
步骤3、先通过PECVD法在碳化硅N+发射区5的表面上形成SiO2层，再对SiO2层进行光刻并显影，暴露出需要刻蚀的区域；之后对保留的光刻胶进行坚膜处理，以增强其抗蚀性；随后运用RIE方式移除进行刻蚀区域的SiO2层，然后采用丙酮湿法刻蚀的方式去除光刻胶；最后利用所制备的SiO2层作为掩膜，同样ICP方式移除需要刻蚀的部分碳化硅N+发射区5，暴露出碳化硅P-短基区4，形成台阶结构；
步骤4、先通过PECVD法在步骤3形成碳化硅P-短基区4台阶上形成SiO2层，并对SiO2层进行光刻并显影，暴露出需要进行P型离子注入的区域；再对保留的光刻胶进行坚膜，以增强其抗蚀性；之后采用RIE方式移除进行离子注入区域的SiO2层，运用氧等离子体刻蚀的方式去除光刻胶；然后利用所制备的SiO2层作为掩膜，在碳化硅P-短基区4上进行P型离子注入，形成碳化硅P+区6，最后采用稀释的HF酸去掉SiO2层；
步骤5、在经步骤2减薄处理后的N型碳化硅衬底12背面进行淀积SiO2层→光刻→显影→坚膜→RIE或ICP刻蚀→去胶的工艺，暴露出需要进行P型离子注入的区域，并利用剩余的SiO2层作为掩膜，进行P型离子注入，形成碳化硅P+发射区7，最后采用稀释的HF酸去掉SiO2层；且碳化硅P+发射区7和N型碳化硅衬底12厚度相等；
步骤6、首先在步骤4得到的碳化硅P+发射区6上表面进行光刻和显影,暴露出需要制作门极欧姆接触的区域，并在其表面上淀积1000nm的Ni/Al合金，然后移除包括上层Ni/Al合金层在内的光刻胶，保留欧姆接触区域的金属，最后对保留区域的金属进行热处理，形成门极欧姆电极8；
步骤7、首先对经步骤3处理后的碳化硅N+发射区5进行光刻和显影，暴露出需要制作阴极发射极欧姆接触的区域，并在其表面上淀积1000nm的Ni金属，然后移除包括上层Ni金属在内的光刻胶，保留欧姆接触区域的金属，最后对金属进行热处理，形成阴极欧姆电极9；
步骤8、在经步骤5得到的N型碳化硅衬底12和碳化硅P+发射区7背面淀积Ni金属层，并对金属进行热处理，形成阳极欧姆电极10；
步骤9、在经步骤6得到的碳化硅N+发射区5和门极欧姆电极8之间淀积SiO2钝化层，并光刻形成门-阴极隔离区11；
步骤10、对经步骤9得到的门-阴极隔离区11进行光刻形成接触孔，并淀积Al金属，经光刻形成阴极Pad和门极Pad，得到超高压碳化硅晶闸管。
通过Sentaurus-TCAD模拟软件对本发明的超高压碳化硅晶闸管器件的静态特性和动态特性进行仿真模拟，如图9a-9d所示。图9a表示正向阻断特性，由图可知，本发明的超高压碳化硅晶闸管的正向阻断电压为21.5kV；图9b表示导通特性，由图可知，在100A/cm2的阳极电流密度下，本发明的超高压碳化硅晶闸管和传统晶闸管对应的正向压降分别为3.63V和3.51V，与传统的碳化硅晶闸管相比，本发明的超高压碳化硅晶闸管的正向压降增加了3.09％；图9c表示关断特性，由图可知，本发明的超高压碳化硅晶闸管和传统晶闸管的关断时间分别为64.4ns和210.9ns，与传统的碳化硅晶闸管相比，本发明的超高压碳化硅晶闸管和传统晶闸管的关断时间减小了69.46％；通过关断特性，得到其关断损耗曲线，如图9d所示，本发明的超高压碳化硅晶闸管和传统晶闸管的关断损耗分别为48.4mJ/cm2和178mJ/cm2，与传统晶闸管相比，本发明的超高压碳化硅晶闸管的关断损耗减小了72.8％。
Claims (9)
1.一种超高压碳化硅晶闸管，其特征在于，包括位于同一平面内的碳化硅P+发射区(7)和两个N型碳化硅衬底(12)，所述碳化硅P+发射区(7)位于两个N型碳化硅衬底(12)之间，所述N型碳化硅衬底(12)和碳化硅P+发射区(7)上表面依次外延生长有碳化硅P发射区(1)、碳化硅N+缓冲层(2)、碳化硅N-型长基区(3)、碳化硅P-短基区(4)及碳化硅N+发射区(5)，所述N型碳化硅衬底(12)和碳化硅P+发射区(7)背面覆盖有阳极欧姆电极(10)；所述碳化硅N+发射区(5)与碳化硅P-短基区(4)形成台阶，所述碳化硅N+发射区(5)上覆盖有阴极欧姆电极(9)；所述碳化硅P-短基区(4)两端上部镶嵌有两个碳化硅P+区(6)，每个所述碳化硅P+区(6)上覆盖有门极欧姆电极(8)，所述碳化硅N+发射区(5)和门极欧姆电极(8)之间设置有门-阴极隔离区(11)。
2.如权利要求1所述的一种超高压碳化硅晶闸管，其特征在于，所述碳化硅P发射区(1)的掺杂浓度为1x1017cm-3，所述碳化硅P发射区(1)的厚度为2.0μm；所述碳化硅N+缓冲层(2)的掺杂浓度为5x1016cm-3～1x1017cm-3，所述碳化硅N+缓冲层(2)的厚度为2.0μm～3.0μm；所述碳化硅N-型长基区(3)的掺杂浓度为2x1014cm-3，所述碳化硅N-型长基区(3)的厚度为160μm；所述碳化硅P-短基区(4)的掺杂浓度为2x1017cm-3～5x1017cm-3，所述碳化硅P-短基区(4)的厚度为1.5μm～3.0μm；所述碳化硅N+发射区(5)的掺杂浓度为2x1019cm-3，所述碳化硅N+发射区(5)的厚度为2.5μm～3.5μm；所述N型碳化硅衬底(12)的厚度为1μm～3μm。
3.一种超高压碳化硅晶闸管的制备方法，其特征在于，具体步骤如下：
步骤1、先选取N型碳化硅衬底(12)，进行清洗处理，再在N型碳化硅衬底(12)上依次进行外延生长碳化硅P发射区(1)、碳化硅N+缓冲层(2)、碳化硅N-型长基区(3)、碳化硅P-短基区(4)及碳化硅N+发射区(5)；
步骤2、对经步骤1处理后的N型碳化硅衬底(12)进行减薄处理；
步骤3、对步骤1中的碳化硅N+发射区(5)进行干法刻蚀形成台阶结构，暴露出所述碳化硅P-短基区(4)；
步骤4、在步骤1中的碳化硅P-短基区(4)上表面进行P型离子注入形成碳化硅P+区(6)；
步骤5、在经步骤2得到的N型碳化硅衬底(12)背面进行P型离子注入形成碳化硅P+发射区(7)，且碳化硅P+发射区(7)和N型碳化硅衬底(12)厚度相等；
步骤6、采用光刻剥离法在步骤4得到的碳化硅P+区(6)上表面淀积Ni/Al合金层，形成门极欧姆电极(8)；
步骤7、采用光刻剥离法在经步骤3处理后的碳化硅N+发射区(5)上淀积Ni金属层，形成阴极欧姆电极(9)；
步骤8、在经步骤5得到的N型碳化硅衬底(12)和碳化硅P+发射区(7)背面淀积Ni金属层，形成阳极欧姆电极(10)；
步骤9、在经步骤6得到的碳化硅N+发射区(5)和门极欧姆电极(8)之间淀积SiO2钝化层，并光刻形成门-阴极隔离区(11)；
步骤10、对经步骤9得到的门-阴极隔离区(11)进行光刻形成接触孔，并淀积Al金属，经光刻形成阴极Pad和门极Pad，得到超高压碳化硅晶闸管。
4.如权利要求3所述的一种超高压碳化硅晶闸管的制备方法，其特征在于，步骤1所述的N型碳化硅衬底(12)清洗处理方法为RCA标准清洗法。
5.如权利要求3所述的一种超高压碳化硅晶闸管的制备方法，其特征在于，所述N型碳化硅衬底(12)为4H-SiC单晶衬底、6H-SiC单晶衬底或3C-SiC单晶衬底中的一种。
6.如权利要求3所述的一种超高压碳化硅晶闸管的制备方法，其特征在于，步骤1中所述的N型碳化硅衬底(12)的厚度为350μm。
7.如权利要求3所述的一种超高压碳化硅晶闸管的制备方法，其特征在于，所述碳化硅P发射区(1)的掺杂浓度和厚度分别为1x1017cm-3和2.0μm，所述碳化硅N+缓冲层(2)的掺杂浓度和厚度分别为5x1016cm-3～1x1017cm-3和2.0～μm 3.0μm，所述碳化硅N-型长基区(3)的掺杂浓度和厚度分别为2x1014cm-3和160μm，所述碳化硅P-短基区(4)的掺杂浓度和厚度分别为2x1017cm-3～5x1017cm-3和1.5μm～3.0μm，所述碳化硅N+发射区(5)的掺杂浓度和厚度分别为2x1019cm-3和2.5μm～3.5μm。
8.如权利要求3所述的一种超高压碳化硅晶闸管的制备方法，其特征在于，步骤2中所述的N型碳化硅衬底(12)减薄处理方法为化学机械抛光法、研磨法、干式抛光法、湿法腐蚀法、等离子辅助化学腐蚀法或常压等离子腐蚀法中的一种。
9.如权利要求3所述的一种超高压碳化硅晶闸管的制备方法，其特征在于，经步骤2减薄后的所述N型碳化硅衬底(12)的厚度为1μm～3μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810439343.6A CN108630749A (zh) | 2018-05-09 | 2018-05-09 | 一种超高压碳化硅晶闸管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810439343.6A CN108630749A (zh) | 2018-05-09 | 2018-05-09 | 一种超高压碳化硅晶闸管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108630749A true CN108630749A (zh) | 2018-10-09 |
Family
ID=63692414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810439343.6A Pending CN108630749A (zh) | 2018-05-09 | 2018-05-09 | 一种超高压碳化硅晶闸管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108630749A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896098A (zh) * | 2019-11-15 | 2020-03-20 | 华中科技大学 | 一种基于碳化硅基的反向开关晶体管及其制备方法 |
| CN114188213A (zh) * | 2021-12-06 | 2022-03-15 | 上海稷以科技有限公司 | 一种解决碳化硅晶圆传送失效的方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070120145A1 (en) * | 2003-04-09 | 2007-05-31 | Katsunori Asano | Gate turn-off thyristor |
| US20120018737A1 (en) * | 2010-07-21 | 2012-01-26 | Cree, Inc. | Electronic device structure including a buffer layer on a base layer |
| CN103227112A (zh) * | 2013-04-10 | 2013-07-31 | 株洲南车时代电气股份有限公司 | 晶闸管门阴极结及具有该结构的门极换流晶闸管制备方法 |
| CN103972282A (zh) * | 2013-01-31 | 2014-08-06 | 英飞凌科技股份有限公司 | 反向阻断半导体器件和制造反向阻断半导体器件的方法 |
| CN104167356A (zh) * | 2014-07-25 | 2014-11-26 | 浙江大学 | 绝缘栅双极型晶体管及其制备方法 |
| CN105895678A (zh) * | 2015-01-14 | 2016-08-24 | 南京励盛半导体科技有限公司 | 一种制造在外延硅片上半导体功率器件的背面结构 |
-
2018
- 2018-05-09 CN CN201810439343.6A patent/CN108630749A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070120145A1 (en) * | 2003-04-09 | 2007-05-31 | Katsunori Asano | Gate turn-off thyristor |
| US20120018737A1 (en) * | 2010-07-21 | 2012-01-26 | Cree, Inc. | Electronic device structure including a buffer layer on a base layer |
| CN103972282A (zh) * | 2013-01-31 | 2014-08-06 | 英飞凌科技股份有限公司 | 反向阻断半导体器件和制造反向阻断半导体器件的方法 |
| CN103227112A (zh) * | 2013-04-10 | 2013-07-31 | 株洲南车时代电气股份有限公司 | 晶闸管门阴极结及具有该结构的门极换流晶闸管制备方法 |
| CN104167356A (zh) * | 2014-07-25 | 2014-11-26 | 浙江大学 | 绝缘栅双极型晶体管及其制备方法 |
| CN105895678A (zh) * | 2015-01-14 | 2016-08-24 | 南京励盛半导体科技有限公司 | 一种制造在外延硅片上半导体功率器件的背面结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110896098A (zh) * | 2019-11-15 | 2020-03-20 | 华中科技大学 | 一种基于碳化硅基的反向开关晶体管及其制备方法 |
| CN110896098B (zh) * | 2019-11-15 | 2021-07-27 | 华中科技大学 | 一种基于碳化硅基的反向开关晶体管及其制备方法 |
| CN114188213A (zh) * | 2021-12-06 | 2022-03-15 | 上海稷以科技有限公司 | 一种解决碳化硅晶圆传送失效的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760688B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP3773489B2 (ja) | 半導体装置およびその製造方法 | |
| CN102938413B (zh) | AlGaN/GaN异质结增强型器件及其制作方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN109830529A (zh) | 一种提升开通速度的超高压碳化硅晶闸管及其制作方法 | |
| JP4449814B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| CN104810282B (zh) | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 | |
| CN107369720B (zh) | 一种p型金刚石高低势垒肖特基二极管及其制备方法 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| WO2019119959A1 (zh) | SiC肖特基二极管的制备方法及其结构 | |
| CN210429824U (zh) | 一种增强型AlN/AlGaN/GaN HEMT器件 | |
| CN108630749A (zh) | 一种超高压碳化硅晶闸管及其制备方法 | |
| CN111129137B (zh) | 具有NiO/SiC pn异质结的SiC绝缘栅双极晶体管 | |
| CN116581159B (zh) | 垂直型功率器件及其制备方法 | |
| CN103928321A (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN116666428A (zh) | 一种氮化镓肖特基二极管及其制备方法 | |
| CN108039367B (zh) | 一种基于n长基区碳化硅晶闸管及其制作方法 | |
| CN107275382A (zh) | 一种基于台面多区复合jte终端结构的器件及其制作方法 | |
| CN106024627A (zh) | 具有低关态损耗的SiC基超结IGBT的制作方法 | |
| JP4247459B2 (ja) | 炭化けい素半導体基板の酸化膜形成方法 | |
| JP2000188406A (ja) | 炭化けい素ショットキーバリアダイオードおよびその製造方法 | |
| CN111785785A (zh) | Sbd器件结构及其制备方法 | |
| CN112531007A (zh) | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 | |
| CN205621743U (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181009 |