JP2012146716A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012146716A JP2012146716A JP2011001696A JP2011001696A JP2012146716A JP 2012146716 A JP2012146716 A JP 2012146716A JP 2011001696 A JP2011001696 A JP 2011001696A JP 2011001696 A JP2011001696 A JP 2011001696A JP 2012146716 A JP2012146716 A JP 2012146716A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous silicon
- silicon film
- high resistance
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 116
- 239000012535 impurity Substances 0.000 claims abstract description 63
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 15
- 238000005498 polishing Methods 0.000 claims abstract description 13
- 230000001678 irradiating effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 19
- 238000002425 crystallisation Methods 0.000 claims description 14
- 230000008025 crystallization Effects 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 9
- 229910052785 arsenic Inorganic materials 0.000 description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 230000008033 biological extinction Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000348 solid-phase epitaxy Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】欠陥が低減され、急峻な不純物プロファイルを有する半導体層を作成する。
【解決手段】一つの実施形態によれば、半導体装置の製造方法は、研磨工程、第１のアモルファスシリコン膜形成工程、単結晶化工程、及びバッファ層形成工程を有する。研磨工程では、高抵抗層の裏面を研磨する。第１のアモルファスシリコン膜形成工程では、研磨された高抵抗層の裏面に高抵抗層よりも不純物濃度の高い第１導電型の第１のアモルファスシリコン膜を形成する。単結晶化工程では、第１のアモルファスシリコン膜に第１のレーザを照射して第１のアモルファスシリコン膜を単結晶化する。
バッファ層形成工程では、第１のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、高抵抗層の裏面に高抵抗層よりも不純物濃度の高い第１導電型のバッファ層を形成する。
【選択図】 図２
【解決手段】一つの実施形態によれば、半導体装置の製造方法は、研磨工程、第１のアモルファスシリコン膜形成工程、単結晶化工程、及びバッファ層形成工程を有する。研磨工程では、高抵抗層の裏面を研磨する。第１のアモルファスシリコン膜形成工程では、研磨された高抵抗層の裏面に高抵抗層よりも不純物濃度の高い第１導電型の第１のアモルファスシリコン膜を形成する。単結晶化工程では、第１のアモルファスシリコン膜に第１のレーザを照射して第１のアモルファスシリコン膜を単結晶化する。
バッファ層形成工程では、第１のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、高抵抗層の裏面に高抵抗層よりも不純物濃度の高い第１導電型のバッファ層を形成する。
【選択図】 図２
Description
本発明の実施形態は、半導体装置の製造方法に関する。
パワーデバイスであるＩＧＢＴ（insulated gate bipolar transistor）は、高抵抗層の表面側にベース層、エミッタ層、及びゲートを形成後、裏面研磨して所定の耐圧に対応するようにウエハ厚を調整している。裏面研磨後、高抵抗層の裏面側に高濃度バッファ層や高濃度コレクタ層を形成している。高濃度バッファ層や高濃度コレクタ層は、例えば裏面イオン注入と、高温熱処理或いはレーザ照射とを用いて形成している。
裏面イオン注入と、高温熱処理或いはレーザ照射とを用いて高濃度バッファ層や高濃度コレクタ層を形成する場合、高加速イオン注入装置が必須であり、深さ方向に対してブロードな不純物プロファイルになるという問題点があり、欠陥が多数発生するという問題点がある。また、急峻な不純物プロファイルを有する高濃度バッファ層や高濃度コレクタ層を形成するために、比較的低温なエピタキシャル法を用いた場合、結晶欠陥やボイド欠陥に起因した表面粗さが発生するという問題点がある。
本発明は、欠陥が低減され、急峻な不純物プロファイルを有する半導体層を備えた半導体装置の製造方法を提供することにある。
一つの実施形態によれば、半導体装置の製造方法は、第１導電型の高抵抗層の表面領域に設けられた第２導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、研磨工程、第１のアモルファスシリコン膜形成工程、単結晶化工程、及びバッファ層形成工程を有する。研磨工程では、高抵抗層の裏面を研磨する。第１のアモルファスシリコン膜形成工程では、研磨された高抵抗層の裏面に高抵抗層よりも不純物濃度の高い第１導電型の第１のアモルファスシリコン膜を形成する。単結晶化工程では、第１のアモルファスシリコン膜に第１のレーザを照射して第１のアモルファスシリコン膜を単結晶化する。
バッファ層形成工程では、第１のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、高抵抗層の裏面に高抵抗層よりも不純物濃度の高い第１導電型のバッファ層を形成する。
以下本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
まず、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図１は半導体装置としてのＩＧＢＴを示す断面図である。図２はＩＧＢＴのＮ＋バッファ層及びＰ＋コレクタ層の不純物プロファイルを示す図、図２（ａ）は図１のＡ−Ａ線に沿う不純物プロファイルを示す図、図２（ｂ）は比較例の不純物プロファイルを示す図である。本実施形態では、高濃度にドープされたアモルファスシリコン膜にレーザを照射することにより結晶化してＮ＋バッファ層及びＰ＋コレクタ層を形成している。
まず、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図１は半導体装置としてのＩＧＢＴを示す断面図である。図２はＩＧＢＴのＮ＋バッファ層及びＰ＋コレクタ層の不純物プロファイルを示す図、図２（ａ）は図１のＡ−Ａ線に沿う不純物プロファイルを示す図、図２（ｂ）は比較例の不純物プロファイルを示す図である。本実施形態では、高濃度にドープされたアモルファスシリコン膜にレーザを照射することにより結晶化してＮ＋バッファ層及びＰ＋コレクタ層を形成している。
図１に示すように、半導体装置としてのＩＧＢＴ（insulated gate bipolar transistor）９０は、パンチスルー型トレンチＩＧＢＴである。ＩＧＢＴ９０は、民生用、産業用の電力素子として種々の分野に使用される。
ＩＧＢＴ９０は、高抵抗層であるＮ−ベース層１の第１主面（表面）領域にPベース層２が設けられる。Ｐベース層２の第１主面（表面）領域にＮ−ベース層１よりも不純物濃度の高いＮ＋エミッタ層３が設けられる。Ｎ＋エミッタ層３及びＰベース層２を貫通し、Ｎ−ベース層１表面に達するトレンチ（溝）４が設けられる。トレンチ４には、ゲート絶縁膜２１及びゲート電極膜２２がトレンチ４を覆うように埋設される。ゲート絶縁膜２１及びゲート電極膜２２はトレンチゲートとして機能する。
Ｐベース層２、Ｎ＋エミッタ層３、ゲート絶縁膜２１、及びゲート電極膜２２上には、絶縁膜５が設けられる。Ｐベース層２及びＮ＋エミッタ層３上の絶縁膜５はエッチングされ、Ｐベース層２及びＮ＋エミッタ層３が露呈される開口部が形成される。この開口部は、トレンチゲートと離間形成される。絶縁膜５、露呈されたＰベース層２及びＮ＋エミッタ層３上にはエミッタ電極６が設けられる。
高抵抗層であるＮ−ベース層１の第１主面と相対向する第２主面（裏面）には、Ｎ−ベース層１よりも不純物濃度が高く、層厚Ｔ１を有するＮ＋バッファ層７が設けられる。Ｎ＋バッファ層７のＮ−ベース層１と接する第１主面と相対向する第２主面（裏面）には、Ｐベース層２よりも不純物濃度が高く、層厚Ｔ２を有するＰ＋コレクタ層８が設けられる。Ｐ＋コレクタ層８のＮ＋バッファ層７と接する第１主面と相対向する第２主面（裏面）には、コレクタ電極９が設けられる。本実施形態では、ＩＧＢＴでコレクタ、エミッタという名称を採用しているが、コレクタはドレイン或いはアノードとも呼称される。エミッタはソース或いはカソードとも呼称される。
図２（ａ）に示すように、本実施形態のパンチスルー型トレンチＩＧＢＴ９０では、Ｐ＋コレクタ層８は、例えば不純物濃度が３×１０１８／ｃｍ３、層厚がＴ１と不純物濃度が一定に設定される。Ｎ＋バッファ層７は、例えば不純物濃度が５×１０１７／ｃｍ３、層厚がＴ２と不純物濃度が一定に設定される。つまり、Ｐ＋コレクタ層８とＮ＋バッファ層７の接合部は急峻な不純物プロファイルを有する。Ｎ−ベース層１は、例えば１×１０１４／ｃｍ３に設定され、５×１０１７／ｃｍ３のＮ＋バッファ層７と接する。
本実施形態では、Ｎ＋バッファ層７及びＰ＋コレクタ層８は、高不純物濃度を有するアモルファスシリコン膜にレーザを照射してアモルファスシリコン膜を単結晶化（固相エピタキシー或いは液層エピタキシー）している（詳細は後述する）。レーザ照射では、アモルファスシリコン膜が高温となり、Ｎ−ベース層１などの単結晶シリコン層は、レーザ照射による影響が少なく、レーザ照射により高温化されにくい。このため、欠陥が低減され、急峻な不純物プロファイルを有するＮ＋バッファ層７及びＰ＋コレクタ層８を提供することができる。
一方、図２（ｂ）に示すように、比較例のパンチスルー型トレンチＩＧＢＴでは、Ｐ＋コレクタ層８は、層厚がＴ１で、例えばコレクタ電極９側の不純物濃度が高く（３×１０１８／ｃｍ３）、Ｎ＋バッファ層７側になるほど不純物濃度が低く（５×１０１７／ｃｍ３）設定される。Ｎ＋バッファ層７は、層厚がＴ２で、例えばＰ＋コレクタ層８と接する部分の不純物濃度が低く（５×１０１７／ｃｍ３）、中央部の不純物濃度が高く（１×１０１８／ｃｍ３）、
Ｎ−ベース層１側になるほど不純物濃度が低く、ブロードな分布形状に設定される。Ｎ＋バッファ層７は、例えば高加速イオン注入装置とレーザ照射により形成される。このため、Ｐ＋コレクタ層８とＮ＋バッファ層７の接合部は急峻な不純物プロファイルにすることが困難である。また、高ドーズ量のイオン注入層を熱処理しているので欠陥を低減することが困難である。
Ｎ−ベース層１側になるほど不純物濃度が低く、ブロードな分布形状に設定される。Ｎ＋バッファ層７は、例えば高加速イオン注入装置とレーザ照射により形成される。このため、Ｐ＋コレクタ層８とＮ＋バッファ層７の接合部は急峻な不純物プロファイルにすることが困難である。また、高ドーズ量のイオン注入層を熱処理しているので欠陥を低減することが困難である。
ここで、Ｎ−ベース層１、Ｎ＋バッファ層７、Ｐ＋コレクタ層８の厚さは、ＩＧＢＴに要求される特性に応じて適宜設定される。Ｎ−ベース層１は、例えば１００Ｖ当たり１０μｍに設定される。Ｎ＋バッファ層７は、例えば３〜１５μｍの範囲に設定される。Ｐ＋コレクタ層８は、例えば０．３〜３μｍの範囲に設定される。Ｐ＋コレクタ層８は、ノンパンチ型ＩＧＢＴの場合、例えば１０μｍの厚さを必要とするが、パンチスルー型トレンチＩＧＢＴ９０では、Ｐ＋コレクタ層８の厚さはＮ−ベース層１及びＮ＋バッファ層７と比べ重要な項目とはならない。ここでは、パンチスルー型トレンチＩＧＢＴ９０は１０００Ｖ仕様とし、Ｎ−ベース層１の厚さを１００μｍ、Ｎ＋バッファ層７の層厚Ｔ１を６μｍ、Ｐ＋コレクタ層８の層厚Ｔ２を１μｍに設定している。
次に、ＩＧＢＴの製造方法について図３乃至９を参照して説明する。図３乃至５、図７乃至９はＩＧＢＴの製造工程を示す断面図である。図６は単結晶シリコン、多結晶シリコン、アモルファスシリコンの吸光係数を示す図である。なお、図３乃至５、図７乃至９では、図中上側を裏面側にして表示している。
図３に示すように、Ｎ−ベース層１、Ｐベース層２、Ｎ＋エミッタ層３、トレンチゲート、及び絶縁膜５を形成後、パンチスルー型プレーナＩＧＢＴ９０に要求される特性に対応するためにＮ−ベース層１の第２主面（裏面）を所定の厚さ分（裏面研磨領域３０）だけ、裏面研磨する。裏面研磨後、研磨後処理を行い研磨面を清浄化する。
次に、図４に示すように、例えばＣＶＤ（chemical vapor deposition）法を用いてＡｓ（砒素）が高濃度にドープされ、膜厚Ｔ１１を有するＮ＋アモルファスシリコン膜３１を研磨されたＮ−ベース層１の第２主面（裏面）上に堆積する。例えば、ＣＶＤの成長温度を２００〜４００℃の範囲で、膜厚Ｔ１１を０．５μｍに設定する。ここで、Ｎ＋アモルファスシリコン膜３１のグレインサイズ（粒径）を小さくできる条件を選択するのが好ましい。
Ｎ＋アモルファスシリコン膜３１形成後、Ｎ＋アモルファスシリコン膜３１にレーザを照射してＮ＋アモルファスシリコン膜３１を単結晶化（例えば、溶融化して結晶化）する。図５に示すように、Ｎ＋アモルファスシリコン膜３１は単結晶化され、層厚Ｔ１１ａを有する第１のＮ＋バッファ層７ａとなる。
ここで、レーザの照射条件は、図６に示す単結晶シリコン、多結晶シリコン、アモルファスシリコンに対する吸光係数特性に基づいて決定している。
図６に示すように、多結晶シリコンの吸光係数は単結晶シリコンの吸光係数に対して比較的大きくならない。具体的にはレーザ光のエネルギーが１．９ｅＶのときに１．５倍増加し、２．３ｅＶのときに１．２倍増加する。それに対してアモルファスシリコンの吸光係数は、グレインサイズが小さいほど大きくなり、単結晶シリコンの吸光係数に対して１０倍以上大きい。具体的にはレーザ光のエネルギーが１．９ｅＶのときに最大で２０倍増加し、２．３ｅＶのときに最大で１４倍増加する。
つまり、所定のレーザが照射されるとアモルファスシリコンは単結晶シリコンよりも大幅にレーザ光を吸収し、高温化して単結晶化する。これに対して単結晶シリコンはレーザ光を吸収しにくく、高温化されにくい。このため、単結晶シリコンからなるＮ−ベース層１などの層は溶融せず、選択的にアモルファスシリコンを単結晶化することができる。これに対して多結晶シリコンでは選択的に単結晶化することが困難である。
レーザは、波長（λ）が５３２ｎｍ（Ｎｄ；ＹＡＧの第２高調波）、μ秒以下のパルスレーザ、エネルギー０．５乃至５Ｊ／ｃｍ２の条件を選択している。例えば、パルス幅が１００ｎｓの条件を採用している。
ここでは、Ｎｂ；ＹＡＧレーザの第２高調波を使用しているが、代わりにＮｂ；ＹＡＧレーザの第３高調波（λ＝３５５ｎｍ）、Ｎｂ；ＹＬＦレーザ、Ｎｂ；ＹＶＯ４レーザなどを適宜用いてもよい。なお、５３２ｎｍよりも短波長のレーザを採用した場合、Ｎ−ベース層１界面側のＮ＋アモルファスシリコン膜３１にレーザ光が到達しにくくなるので、Ｎ＋アモルファスシリコン膜３１の膜厚Ｔ１１を薄くするのが好ましい。
続いて、図７に示すように、Ａｓ（砒素）が高濃度にドープされ、膜厚Ｔ１１を有するＮ＋アモルファスシリコン膜３１にレーザを照射してＮ＋アモルファスシリコン膜３１を単結晶化する工程を複数回繰り返して層厚Ｔ１を有するＮ＋バッファ層７を形成する。
そして、図８に示すように、例えばＣＶＤ法を用いてＢ（ホウ素）が高濃度にドープされ、膜厚Ｔ１２を有するＰ＋アモルファスシリコン膜３２をＮ＋バッファ層７の第２主面（裏面）上に堆積する。例えば、ＣＶＤの成長温度が２００〜４００℃の範囲で、膜厚Ｔ１２が０．５μｍに設定する。ここで、Ｐ＋アモルファスシリコン膜３２のグレインサイズ（粒径）を小さくできる条件を選択するのが好ましい。
Ｐ＋アモルファスシリコン膜３２形成後、Ｐ＋アモルファスシリコン膜３２にレーザを照射してＰ＋アモルファスシリコン膜３２を単結晶化する。図９に示すように、Ｐ＋アモルファスシリコン膜３２は単結晶化され、層厚Ｔ１２ａを有する第１のＰ＋コレクタ層８ａとなる。ここで、レーザの照射条件は、アモルファスシリコン膜３１の単結晶化のときと同様な条件を採用する。
Ｂ（ホウ素）が高濃度にドープされ、膜厚Ｔ１２を有するＰ＋アモルファスシリコン膜３２にレーザを照射してＰ＋アモルファスシリコン膜３２を単結晶化する工程を複数回繰り返して層厚Ｔ２を有するＰ＋コレクタ層８を形成する。
これ以降は、周知な技術を用いて、コンタクト開口、エミッタ電極６、コレクタ電極９などが形成され、パンチスルー型トレンチＩＧＢＴ９０が完成する。
上述したように、本実施形態の半導体装置の製造方法では、高濃度にＡｓ（砒素）がドープされたＮ＋アモルファスシリコン膜３１にレーザを照射してＮ＋アモルファスシリコン膜３１を単結晶化して第１のＮ＋バッファ層７ａを形成している。Ｎ＋アモルファスシリコン膜３１の形成とレーザによる単結晶化を複数回繰り返してＩＧＢＴ９０のＮ＋バッファ層７を形成している。高濃度にＢ（ホウ素）がドープされたＰ＋アモルファスシリコン膜３２にレーザを照射してＰ＋アモルファスシリコン膜３２を単結晶化して第１のＰ＋コレクタ層８ａを形成している。Ｐ＋アモルファスシリコン膜３２の形成とレーザによる単結晶化を複数回繰り返してＩＧＢＴ９０のＰ＋コレクタ層８を形成している。
このため、欠陥が低減され、急峻な不純物プロファイルを有するＮ＋バッファ層７及びＰ＋コレクタ層８を備えたＩＧＢＴ９０を提供することができる。
なお、本実施形態では、アモルファスシリコン膜に１種類のパルスレーザを照射することにより結晶化してＮ＋バッファ層及びＰ＋コレクタ層を形成しているが必ずしもこれに限定されるものではない。例えば、図１０に示すようにダブルパルスレーザを用いてＮ＋バッファ層７及びＰ＋コレクタ層８を形成してもよい。ここでは、第１及び第２のパルスレーザビームのレーザ波長（λ）は５３２ｎｍを採用している。レーザ光強度ＬＫ１及びＬＫ２は０．５乃至５Ｊ／ｃｍ２の条件を採用している。パルス幅ＰＷ１及びＰＷ２は１００ｎｓを採用している。パルス間隔ＰＫ１は７００ｎｓを採用している。ショット間隔ＳＫ１は０．３乃至１ｍｓｅｃ．の条件を採用している。
また、図１１に示すようにレーザ照射の代わりに、熱処理装置５０を用いてＲＴＡ（rapid thermal annealing）法により、Ｎ＋バッファ層７及びＰ＋コレクタ層８を形成してもよい。ここでは、冷却板５８上に載置されたウエハ５７に、石英版５３を介してＸｅランプ或いはハロゲンランプであるランプ５２の光を例えば、ｍｓｅｃ．オーダーで照射してアモルファスシリコン膜を溶融して単結晶化させている。
また、ＣＶＤ法を用いてアモルファスシリコン膜を形成しているが必ずしもこれに限定されるものではない。例えばスパッタ法（ＰＶＤ法とも呼称される）などを用いて形成してもよい。
また、本実施形態では、Ｐ＋コレクタ層８の層厚Ｔ２を１μｍに設定しているが必ずしもこれに限定されるものではない。例えば、０．３μｍと薄化してもよい。この場合、Ｐ＋アモルファスシリコン膜３２の形成及びレーザ照射による単結晶化の工程を１サイクルにすることができる。
また、アモルファスシリコン膜にＡｓ（砒素）をドープしてＮ＋アモルファスシリコン膜としているが、ドーパントは必ずしもこれに限定されるものではない。例えば、Ｐ（リン）などを用いて形成してもよい。
また、アモルファスシリコン膜にＢ（ホウ素）をドープしてＰ＋アモルファスシリコン膜としているが、ドーパントは必ずしもこれに限定されるものではない。例えば、ＢＦ２（２フッ化ホウ素）などを用いて形成してもよい。
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図１２は半導体装置としてのＲＣ−ＩＧＢＴを示す断面図である。本実施形態では、イオン注入されたアモルファスシリコン膜にレーザを照射することにより結晶化してＮ＋コレクタ層及びＰ＋コレクタ層を形成している。
次に、本発明の第２の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図１２は半導体装置としてのＲＣ−ＩＧＢＴを示す断面図である。本実施形態では、イオン注入されたアモルファスシリコン膜にレーザを照射することにより結晶化してＮ＋コレクタ層及びＰ＋コレクタ層を形成している。
以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１２に示すように、ＲＣ−ＩＧＢＴ（reverse conducting−insulated gate bipolar transistor)９１は、ゲートが半導体基板表面に埋設されるパンチスルー型トレンチＩＧＢＴである。ＲＣ−ＩＧＢＴ９１は、コレクタショート型のＩＧＢＴとも呼称され、民生用、産業用の電力素子として使用される。
ＲＣ−ＩＧＢＴ９１は、Ｎ＋バッファ層７の第一主面（表面）と相対向する第二主面（裏面）にＰ＋コレクタ層８及びＮ＋コレクタ層１０が設けられる。Ｐ＋コレクタ層８は、Ｐベース層２よりも不純物濃度が高い。Ｎ＋コレクタ層１０は、Ｎ−ベース層１よりも不純物濃度が高い。Ｐ＋コレクタ層８は、Ｎ＋コレクタ層１０を取り囲むように設けられる。
次に、ＩＧＢＴの製造方法について図１３乃至１８を参照して説明する。図１３乃至１８はＩＧＢＴの製造工程を示す断面図である。なお、図１３乃至１８では、図中上側を裏面側にしている。Ｎ＋バッファ層７までの工程は第１の実施形態と同様なので説明を省略する。
図１３に示すように、例えばＣＶＤ法を用いて、膜厚Ｔ１３を有するアンドープアモルファスシリコン膜３３をＮ＋バッファ層７の第２主面（裏面）上に堆積する。例えば、ＣＶＤの成長温度を２００〜４００℃の範囲で、膜厚Ｔ１３を０．５μｍに設定している。ここで、アンドープアモルファスシリコン膜３３のグレインサイズ（粒径）を小さくできる条件を選択するのが好ましい。なお、ＣＶＤ法の代わりにスパッタ法（ＰＶＤ法とも呼称される）などを用いて形成してもよい。
次に、図１４に示すように、周知のリソグラフィー法を用いてレジスト膜３４をアンドープアモルファスシリコン膜３３上に形成する。レジスト膜３４をマスクとしてアンドープアモルファスシリコン膜３３にＡｓ（砒素）をイオン注入する。
続いて、図１５に示すように、レジスト膜３４を剥離後、周知のリソグラフィー法を用いてレジスト膜３５をアンドープアモルファスシリコン膜３３のＡｓ（砒素）がイオン注入された領域上に形成する。レジスト膜３５をマスクとしてアンドープアモルファスシリコン膜３３にＢ（ホウ素）をイオン注入する。
そして、図１６に示すように、レジスト膜３５を剥離後、イオン注入されたアンドープアモルファスシリコン膜３３にレーザを照射し、イオン注入されたアンドープアモルファスシリコン膜３３を単結晶化する。レーザ照射は、第１の実施形態と同様な条件を用いて行う。図１７に示すように、イオン注入されたアンドープアモルファスシリコン膜３３は単結晶化され、層厚Ｔ１３ａを有する第１のＰ＋コレクタ層８ａ及び第１のＮ＋コレクタ層１０ａが形成される。
次に、図１８に示すように、Ａｓ（砒素）及びＢ（ホウ素）がイオン注入されたアンドープアモルファスシリコン膜３３にレーザを照射して単結晶化する工程を複数回繰り返して層厚Ｔ２を有するＰ＋コレクタ層８及びＮ＋コレクタ層１０を形成する。
これ以降は、周知な技術を用いて、コンタクト開口、エミッタ電極６、コレクタ電極９などが形成され、パンチスルー型トレンチＲＣ−ＩＧＢＴ９１が完成する。
上述したように、本実施形態の半導体装置の製造方法では、アンドープアモルファスシリコン膜３３にＡｓ（砒素）イオン注入する。アンドープアモルファスシリコン膜３３のＡｓ（砒素）イオン注入されていない領域にＢ（ホウ素）イオン注入する。レーザを照射してイオン注入されたアンドープアモルファスシリコン膜３３を単結晶化して第１のＰ＋コレクタ層８ａ及び第１のＮ＋コレクタ層１０ａを形成している。アンドープアモルファスシリコン膜３３へのイオン注入とレーザによる単結晶化を複数回繰り返してＩＧＢＴ９１のＰ＋コレクタ層８及びＮ＋コレクタ層を形成している。
このため、欠陥が低減され、急峻な不純物プロファイルを有するＮ＋バッファ層７、Ｐ＋コレクタ層８、及びＮ＋コレクタ層１０を備えたＲＣ−ＩＧＢＴ９１を提供することができる。
なお、実施形態では、パンチスルー型ＩＧＢＴやＲＣ−ＩＧＢＴに適用しているが必ずしもこれに限定されるものではない。パワーＭＯＳトランジスタなどにも適用することができる。
また、第１の実施形態では、高濃度にドープされたアモルファスシリコン膜にレーザを照射して単結晶化しているが、イオン注入されたアモルファスシリコン膜にレーザを照射して単結晶化してもよい。
また、第２の実施形態では、アンドープアモルファスシリコン膜３３にＡｓ（砒素）とＢ（ホウ素）を別々にイオン注入しているが必ずしもこれに限定されるものではない。アンドープアモルファスシリコン膜３３の前面にＡｓ（砒素）をイオン注入して、所定領域のみのレジスト膜をマスクとしてＢ（ホウ素）を高濃度にイオン注入してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 第１導電型の高抵抗層の表面領域に設けられた第２導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、前記高抵抗層の裏面を研磨する工程と、研磨された前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型の第１のアモルファスシリコン膜を形成する工程と、前記第１のアモルファスシリコン膜に第１のレーザを照射して前記第１のアモルファスシリコン膜を単結晶化する工程と、前記第１のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型のバッファ層を形成する工程と、前記バッファ層の前記高抵抗層と接する面と相対向する裏面にアンドープアモルファスシリコン膜を形成する工程と、第１のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第１の領域に第１導電型の不純物を第１のイオン注入する工程と、第２のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第１の領域以外の領域に第２導電型の不純物を第２のイオン注入する工程と、イオン注入された前記アンドープアモルファスシリコン膜に第２のレーザを照射して、イオン注入された前記アンドープアモルファスシリコン膜を単結晶化する工程と、前記アンドープアモルファスシリコン膜の形成、第１のイオン注入、第２のイオン注入、及び単結晶化を複数回繰り返して、前記バッファ層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型の第１のコレクタ層と前記ベース層よりも不純物濃度が高い第２導電型の第２のコレクタ層を形成する工程とを具備する半導体装置の製造方法。
（付記１） 第１導電型の高抵抗層の表面領域に設けられた第２導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、前記高抵抗層の裏面を研磨する工程と、研磨された前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型の第１のアモルファスシリコン膜を形成する工程と、前記第１のアモルファスシリコン膜に第１のレーザを照射して前記第１のアモルファスシリコン膜を単結晶化する工程と、前記第１のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型のバッファ層を形成する工程と、前記バッファ層の前記高抵抗層と接する面と相対向する裏面にアンドープアモルファスシリコン膜を形成する工程と、第１のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第１の領域に第１導電型の不純物を第１のイオン注入する工程と、第２のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第１の領域以外の領域に第２導電型の不純物を第２のイオン注入する工程と、イオン注入された前記アンドープアモルファスシリコン膜に第２のレーザを照射して、イオン注入された前記アンドープアモルファスシリコン膜を単結晶化する工程と、前記アンドープアモルファスシリコン膜の形成、第１のイオン注入、第２のイオン注入、及び単結晶化を複数回繰り返して、前記バッファ層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型の第１のコレクタ層と前記ベース層よりも不純物濃度が高い第２導電型の第２のコレクタ層を形成する工程とを具備する半導体装置の製造方法。
（付記２） 第１導電型の高抵抗層の表面領域に設けられた第２導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、前記高抵抗層の裏面を研磨する工程と、研磨された前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型の第１のアモルファスシリコン膜を形成する工程と、前記第１のアモルファスシリコン膜に第１のレーザを照射して前記第１のアモルファスシリコン膜を単結晶化する工程と、前記第１のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型のバッファ層を形成する工程と、前記バッファ層の前記高抵抗層と接する面と相対向する裏面に前記高抵抗層よりも不純物濃度の高い第２のアモルファスシリコン膜を形成する工程と、第１のレジスト膜をマスクにして、前記第２のアモルファスシリコン膜に第２導電型の不純物を第１のイオン注入する工程と、イオン注入された前記第２のアモルファスシリコン膜に第２のレーザを照射して、イオン注入された前記アンドープアモルファスシリコン膜を単結晶化して前記バッファ層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型の第１のコレクタ層と前記ベース層よりも不純物濃度が高い第２導電型の第２のコレクタ層を形成する工程とを具備する半導体装置の製造方法。
（付記３） 前記レーザは、ナノ秒以下のシングルパルスレーザ或いはダブルパルスレーザを用いることを特徴とする付記１又は２に記載の半導体装置の製造方法。
１ Ｎ−ベース層
２ Ｐベース層
３ Ｎ＋エミッタ層
４ トレンチ
５ 絶縁膜
６ エミッタ電極
７ Ｎ＋バッファ層
７ａ 第１のＮ＋バッファ層
８ Ｐ＋コレクタ層
８ａ 第１のＰ＋コレクタ層
９ コレクタ電極
１０ Ｎ＋コレクタ層
１０ａ 第１のＮ＋コレクタ層
２１ ゲート絶縁膜
２２ ゲート電極膜
３０ 裏面研磨領域
３１ Ｎ＋アモルファスシリコン膜
３２ Ｐ＋アモルファスシリコン膜
３３ アンドープアモルファスシリコン膜
３４、３５ レジスト膜
５０ 熱処理装置
５１ 反射部
５２ ランプ
５３ 石英版
５４ 梁部
５５ ガス導入口
５６ 排気部
５７ ウエハ
５８ 冷却板
５９ 支持台
９０ ＩＧＢＴ
９１ ＲＣ−ＩＧＢＴ
ＬＫ１、ＬＫ２ レーザ光強度
ＰＫ１ パルス間隔
ＰＷ１、ＰＷ２ パルス幅
ＳＫ１ ショット間隔
Ｔ１、Ｔ２、Ｔ１１ａ、Ｔ１２ａ、Ｔ１３ａ 層厚
Ｔ１１、Ｔ１２、Ｔ１３ 膜厚
２ Ｐベース層
３ Ｎ＋エミッタ層
４ トレンチ
５ 絶縁膜
６ エミッタ電極
７ Ｎ＋バッファ層
７ａ 第１のＮ＋バッファ層
８ Ｐ＋コレクタ層
８ａ 第１のＰ＋コレクタ層
９ コレクタ電極
１０ Ｎ＋コレクタ層
１０ａ 第１のＮ＋コレクタ層
２１ ゲート絶縁膜
２２ ゲート電極膜
３０ 裏面研磨領域
３１ Ｎ＋アモルファスシリコン膜
３２ Ｐ＋アモルファスシリコン膜
３３ アンドープアモルファスシリコン膜
３４、３５ レジスト膜
５０ 熱処理装置
５１ 反射部
５２ ランプ
５３ 石英版
５４ 梁部
５５ ガス導入口
５６ 排気部
５７ ウエハ
５８ 冷却板
５９ 支持台
９０ ＩＧＢＴ
９１ ＲＣ−ＩＧＢＴ
ＬＫ１、ＬＫ２ レーザ光強度
ＰＫ１ パルス間隔
ＰＷ１、ＰＷ２ パルス幅
ＳＫ１ ショット間隔
Ｔ１、Ｔ２、Ｔ１１ａ、Ｔ１２ａ、Ｔ１３ａ 層厚
Ｔ１１、Ｔ１２、Ｔ１３ 膜厚
Claims (6)
- 第１導電型の高抵抗層の表面領域に設けられた第２導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、
前記高抵抗層の裏面を研磨する工程と、
研磨された前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型の第１のアモルファスシリコン膜を形成する工程と、
前記第１のアモルファスシリコン膜に第１のレーザを照射して前記第１のアモルファスシリコン膜を単結晶化する工程と、
前記第１のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型のバッファ層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 第１導電型の高抵抗層の表面領域に設けられた第２導電型のベース層と、前記ベース層の表面領域に設けられた前記高抵抗層よりも不純物濃度の高い第１導電型のエミッタ層と、前記ベース層及び前記エミッタ層とはゲート絶縁膜により絶縁されたゲート電極膜とを備える半導体装置の製造方法であって、
前記高抵抗層の裏面を研磨する工程と、
研磨された前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型の第１のアモルファスシリコン膜を形成する工程と、
ランプ光を照射して前記第１のアモルファスシリコン膜を急速加熱して前記第１のアモルファスシリコン膜を単結晶化する工程と、
前記第１のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記高抵抗層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型のバッファ層を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記バッファ層の前記高抵抗層と接する面と相対向する裏面に前記ベース層よりも不純物濃度の高い第２導電型の第２のアモルファスシリコン膜を形成する工程と、
前記第２のアモルファスシリコン膜に第２のレーザを照射して前記第２のアモルファスシリコン膜を単結晶化し、前記バッファ層の裏面に前記ベース層よりも不純物濃度が高い第２導電型のコレクタ層を形成する工程と、
を更に具備することを特徴とする請求項１又は２に記載の半導体装置の製造方法。 - 前記バッファ層の前記高抵抗層と接する面と相対向する裏面に前記ベース層よりも不純物濃度の高い第２導電型の第２のアモルファスシリコン膜を形成する工程と、
前記第２のアモルファスシリコン膜に第２のレーザを照射して前記第２のアモルファスシリコン膜を単結晶化する工程と、
前記第２のアモルファスシリコン膜の形成及び単結晶化を複数回繰り返して、前記バッファ層の裏面に前記ベース層よりも不純物濃度の高い第２導電型のコレクタ層を形成する工程と、
を更に具備することを特徴とする請求項１又は２に記載の半導体装置の製造方法。 - 前記アモルファスシリコン膜は、ＣＶＤ法或いはスパッタ法を用いて形成されることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
- 前記バッファ層の前記高抵抗層と接する面と相対向する裏面にアンドープアモルファスシリコン膜を形成する工程と、
第１のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第１の領域に第１導電型の不純物をイオン注入する工程と、
第２のレジスト膜をマスクにして、前記アンドープアモルファスシリコン膜の第１の領域以外の領域に第２導電型の不純物をイオン注入する工程と、
イオン注入された前記アンドープアモルファスシリコン膜に第２のレーザを照射して、イオン注入された前記アンドープアモルファスシリコン膜を単結晶化し、前記バッファ層の裏面に前記高抵抗層よりも不純物濃度の高い第１導電型の第１のコレクタ層と前記ベース層よりも不純物濃度が高い第２導電型の第２のコレクタ層を形成する工程と、
を更に具備することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011001696A JP2012146716A (ja) | 2011-01-07 | 2011-01-07 | 半導体装置の製造方法 |
| US13/235,193 US20120178223A1 (en) | 2011-01-07 | 2011-09-16 | Method of Manufacturing High Breakdown Voltage Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011001696A JP2012146716A (ja) | 2011-01-07 | 2011-01-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012146716A true JP2012146716A (ja) | 2012-08-02 |
Family
ID=46455581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011001696A Pending JP2012146716A (ja) | 2011-01-07 | 2011-01-07 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120178223A1 (ja) |
| JP (1) | JP2012146716A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016171275A (ja) * | 2015-03-16 | 2016-09-23 | サンケン電気株式会社 | 半導体装置 |
| JP2018107190A (ja) * | 2016-12-22 | 2018-07-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| KR20190015262A (ko) * | 2016-05-31 | 2019-02-13 | 레이저 시스템즈 앤드 솔루션즈 오브 유럽 | 디이프 접합 전자 소자 및 그의 제조 공정 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681817B (zh) * | 2012-09-10 | 2016-09-14 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
| US9245984B2 (en) * | 2013-01-31 | 2016-01-26 | Infineon Technologies Ag | Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device |
| CN104425250A (zh) * | 2013-08-30 | 2015-03-18 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
| CN104425259B (zh) * | 2013-09-02 | 2017-09-15 | 无锡华润上华半导体有限公司 | 反向导通绝缘栅双极型晶体管制造方法 |
| JP6320799B2 (ja) * | 2014-03-07 | 2018-05-09 | 住友重機械工業株式会社 | 半導体装置の製造方法 |
| CN105244273B (zh) * | 2015-11-04 | 2018-10-26 | 株洲南车时代电气股份有限公司 | 一种逆导igbt的制备方法 |
| JP6547724B2 (ja) * | 2016-11-15 | 2019-07-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
-
2011
- 2011-01-07 JP JP2011001696A patent/JP2012146716A/ja active Pending
- 2011-09-16 US US13/235,193 patent/US20120178223A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016171275A (ja) * | 2015-03-16 | 2016-09-23 | サンケン電気株式会社 | 半導体装置 |
| KR20190015262A (ko) * | 2016-05-31 | 2019-02-13 | 레이저 시스템즈 앤드 솔루션즈 오브 유럽 | 디이프 접합 전자 소자 및 그의 제조 공정 |
| JP2019523986A (ja) * | 2016-05-31 | 2019-08-29 | レーザー システムズ アンド ソリューションズ オブ ヨーロッパ | 深い接合の電子装置及びその製造方法 |
| KR102478873B1 (ko) * | 2016-05-31 | 2022-12-19 | 레이저 시스템즈 앤드 솔루션즈 오브 유럽 | 디이프 접합 전자 소자 및 그의 제조 공정 |
| JP2018107190A (ja) * | 2016-12-22 | 2018-07-05 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120178223A1 (en) | 2012-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012146716A (ja) | 半導体装置の製造方法 | |
| WO2013108911A1 (ja) | 半導体装置およびその製造方法 | |
| JP6164220B2 (ja) | 半導体装置の製造方法 | |
| US7135387B2 (en) | Method of manufacturing semiconductor element | |
| JP5659098B2 (ja) | 半導体装置の製造方法 | |
| JP2012004185A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN109196622B (zh) | 深结电子器件及其制造方法 | |
| TW201030810A (en) | Epitaxial substrate having gettering sinks for solid-state image sensor, semiconductor device, back-illuminated type solid-state image sensor, and manufacturing method thereof | |
| JP6425457B2 (ja) | 半導体素子の製造方法 | |
| JP5201305B2 (ja) | 半導体装置の製造方法 | |
| JP2005322893A (ja) | 不純物添加方法及び半導体装置の製造方法 | |
| JP2019021689A (ja) | 半導体装置の製造方法 | |
| JP7155759B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2008270243A (ja) | 半導体デバイスの製造方法 | |
| CN111105991A (zh) | 半导体结构的制造方法 | |
| JP4515931B2 (ja) | 薄膜半導体の製造方法およびその製造方法により製造された薄膜トランジスタ | |
| JP5692241B2 (ja) | 逆阻止型半導体素子の製造方法 | |
| CN113838857A (zh) | 三维存储器及制备三维存储器的方法 | |
| JP5751106B2 (ja) | 半導体装置の製造方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JP5333241B2 (ja) | 半導体装置の製造方法 | |
| WO2018179798A1 (ja) | 半導体装置の製造方法 | |
| US20240203735A1 (en) | Method for producing doped transistor source and drain | |
| US20220293414A1 (en) | Method for modifying a strain state of at least one semiconductor layer | |
| TWI642092B (zh) | 深接面電子裝置及其製造方法 |