JP4515931B2

JP4515931B2 - 薄膜半導体の製造方法およびその製造方法により製造された薄膜トランジスタ

Info

Publication number: JP4515931B2
Application number: JP2005025215A
Authority: JP
Inventors: 満夫井上; 修宮川; 孝雄坂本; 哲也小川; 二郎松尾; 利夫瀬木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2005-02-01
Filing date: 2005-02-01
Publication date: 2010-08-04
Anticipated expiration: 2025-02-01
Also published as: JP2006216600A

Description

この発明は、多結晶シリコンからなる半導体層を絶縁基板上に形成してなるトップゲート型薄膜トランジスタに適用される薄膜半導体の製造方法に関するものである。

一般に、絶縁基板上に形成される半導体層に多結晶シリコンを用いた多結晶シリコン薄膜トランジスタにおいては、化学気相成長（ＣＶＤ）法によって多結晶シリコン上にゲート絶縁膜となる酸化シリコン層を形成し、さらにその上にゲート電極を形成してＭＯＳ−ＦＥＴとする製造方法が採られていた。この場合、多結晶シリコン表面に存在する結晶欠陥や不純物がＭＯＳ界面に局在してしまい、トランジスタ特性として移動度が低い、閾値電圧が高いなどの欠点をもつことが問題であった。

そこで、ＣＶＤ法を用いる代わりに酸素を主成分とする雰囲気下、あるいは水蒸気を主成分とする雰囲気下（圧力１〜５０気圧、温度３００℃〜７００℃、典型的には２５気圧、６００℃）で、多結晶シリコン層表面を酸化させることにより、ゲート絶縁膜やその一部となる酸化シリコン層を形成する方法が提案されている（例えば、特許文献１参照）。この従来方法によれば、ＭＯＳ界面が多結晶シリコン中に形成され、多結晶シリコン自体の表面は結晶欠陥や不純物の影響が少なくできるため、特性のよいＭＯＳ−ＦＥＴを製造することが出来るとしている。なお、この従来方法では、炉アニール（固相成長法）、レーザアニール（溶融再結晶法）などの手段を用いて多結晶シリコンを形成している。

特開平１１−６７７５８号公報

上述の従来方法では、ＭＯＳ界面を多結晶シリコン中に形成することにより、結晶欠陥や不純物の少ないＭＯＳ界面を形成して、特性の良い薄膜トランジスタを得ている。
しかしながら、従来方法に開示された多結晶シリコン、特にレーザアニールにより形成された多結晶シリコンの表面は粒界部分に突起を持つ凹凸形状になっている。この状態で、多結晶シリコン表面から酸化を行っていくと多結晶シリコン表面からある一定の深さに酸素が含侵され、酸化シリコン層の厚さは概ね一定に形成されるため、酸化シリコン層には初期の多結晶シリコンの表面凹凸に対応したうねりが生じる。また、多結晶シリコン層は結晶化しており酸化シリコン層の生成レートは遅いため、高温・高圧の水蒸気雰囲気で長時間の処理が必要であるため、生産性が低いなどの不具合があった。

この発明は、上記のような課題を解決するために、多結晶シリコン表面を酸化してゲート絶縁膜を形成する酸化工程に先だって、ガスクラスタイオンビームを多結晶シリコン表面に照射し、表面凹凸を平坦化するとともに、多結晶シリコン表層部の結晶を破壊してアモルファスシリコン化する工程を加えることにより、酸化工程において、平坦なゲート絶縁膜を形成でき、耐電圧の向上が図られ、かつ、シリコンの酸化速度が速められ、プロセス時間の短縮が図られる薄膜半導体の製造方法および薄膜トランジスタを得ることを目的とする。

この発明による薄膜半導体の製造方法は、絶縁基板上にアモルファスシリコン層を形成する工程と、上記アモルファスシリコン層をアニールして多結晶シリコン層を形成する工程と、上記多結晶シリコン層の表面にガスクラスタイオンビームを照射して上記多結晶シリコン層の表面を非晶質化する工程と、上記ガスクラスタイオンビームが照射された上記多結晶シリコン層の表面に酸素を含む雰囲気を作用させて酸化シリコン層を形成する工程とを有する。

この発明によれば、酸化工程の前にガスクラスタイオンビームが多結晶シリコン層の表面に照射されるので、多結晶シリコン層の表面凹凸が平坦化されるとともに、多結晶シリコン層の表層部の結晶が破壊されてアモルファスシリコン化される。そこで、酸化工程において、平坦なゲート絶縁膜が形成され、耐電圧が向上されるとともに、シリコンの酸化速度が速められ、プロセス時間が短縮される。

実施の形態１．
図１はこの発明の実施の形態１に係る説明する薄膜半導体の製造方法を説明する工程断面図である。

ここで、この実施の形態１による薄膜半導体の製造方法について図１を参照しつつ説明する。
まず、図１の（ａ）に示されるように、ＳｉＨ_４又はＳｉ_２Ｈ_６の原料ガスを用いたＣＶＤ（Chemical Vapor Deposition）法により絶縁基板１上にアモルファスシリコン層２を成膜する。そして、図１の（ｂ）に示されるように、エキシマレーザ光（典型的には、波長３０８nmのＸｅＣｌレーザ）をアモルファスシリコン層２に照射・加熱し、アモルファスシリコンを溶融させ、この溶融されたシリコンが冷却・固化して、多結晶シリコン層３が形成される。この溶融再結晶された多結晶シリコン層３は、結晶粒の集まりであり、その表面は、結晶粒と結晶粒との間の結晶粒界部分に突起を持つ凹凸形状となっている。
ついで、図１の（ｃ）に示されるように、多結晶シリコン層３の表面にアルゴンを主成分とするガスクラスタイオンビームを照射する。これにより、ガスクラスタイオンビームは多結晶シリコンの粒界部分に形成されるシリコンの突起部を選択的にエッチングし、多結晶シリコン層３の表面凹凸を平坦化する。さらに、アルゴンクラスタあるいはアルゴン原子が多結晶シリコン層３の表層に侵入して結晶性を破壊し、多結晶シリコン層３の表層をアモルファスシリコン化する。これにより、多結晶シリコン層３の表層にアモルファスシリコン層４が形成される。
ついで、図１の（ｄ）に示されるように、多結晶シリコン層３をアイランド状にパターニングする。そして、図１の（ｅ）に示されるように、酸化雰囲気中、好ましくは飽和水蒸気中において、平坦化され、かつ、表層がアモルファス化されたシリコン表面を効率よく酸化させ、ゲート絶縁膜として酸化シリコン層５を形成する。さらに、図１の（ｆ）に示されるように、酸化シリコン層５中にゲート電極６を形成する。これらの工程を経てＭＯＳの基本部分が構成される。
以下、図示しないが不純物注入によるソース、ドレイン部の形成、保護膜７の形成、さらにソース、ドレイン部からの引き出し電極８、９の形成により、図１の（ｇ）に示されるトップゲート型薄膜トランジスタが形成される。

この実施の形態１による薄膜半導体の製造方法においては、多結晶シリコン層３の酸化工程に先立って、アルゴンガスを主成分とするガスクラスタイオンビームを多結晶シリコン層３の表面に照射する工程を実施している。この工程において、ガスクラスタイオンビームが溶融再結晶された多結晶シリコンの粒界部分に形成されるシリコンの突起部を選択的にエッチングし、多結晶シリコン層３の表面凹凸が平坦化される。さらに、アルゴンクラスタあるいはアルゴン原子が多結晶シリコン層３の表層に侵入して結晶性を破壊し、多結晶シリコン層３の表層がアモルファスシリコン化され、多結晶シリコン層３の表層にアモルファスシリコン層４が形成される。
そこで、多結晶シリコン層３の酸化工程において、多結晶シリコン層３の表層に形成されるゲート絶縁膜としての酸化シリコン層５は、多結晶シリコン層３の表面状態に対応してうねりのない平坦な表面状態となり、薄膜半導体の高性能化につながるゲート絶縁膜の耐電性が向上される。また、多結晶シリコン層３の表層が、多結晶シリコン層３に比べて酸化レートが速いアモルファスシリコン層４となっており、当該酸化工程の時間が短縮される。従って、高性能薄膜半導体を生産性高く製造することができる。

なお、絶縁基板１としては、ガラス基板、石英基板、サファイア基板などが用いられるが、ガラス基板は安価で、デバイスコストを低減できる点で好ましい。また、絶縁基板１上に下地絶縁膜を形成したものを用いてもよい。この下地絶縁膜には、酸化シリコン層、窒化シリコン層、酸化アルミニウム、酸化タンタル膜等の単膜、あるいは２種以上を積層したものを用いることができる。この発明では、アモルファスシリコン層が形成される絶縁基板とは、絶縁基板単体に限らず、絶縁基板上に下地絶縁膜を形成したものを含むものとする。
また、絶縁基板１上にアモルファスシリコン層２を成膜する方法は、特に限定されないが、プラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ法などを用いることができる。
また、アモルファスシリコン層２にエキシマレーザ光を照射して多結晶シリコン層３を形成するものとしているが、レーザ光はエキシマレーザ光に限定されるものではなく、例えばＮｄ：ＹＡＧレーザ光を用いてもよい。
また、アモルファスシリコン層２をレーザアニールして多結晶シリコン層３を形成するものとしているが、アニール法は、レーザアニールに限定されるものではなく、例えば、電子ビームアニール、ランプアニール、炉アニールなどを用いてもよい。

実施の形態２．
上記実施の形態１では、図１の（ｃ）に示される工程において、アルゴンガスを主成分とするガスクラスタイオンビームを多結晶シリコン層３の表面に照射するものとしているが、この実施の形態２では、酸素ガスを主成分とするガスクラスタイオンビームを多結晶シリコン層３の表面に照射するものとしている。なお、他の構成は上記実施の形態１と同様である。

この実施の形態２においては、酸素ガスを主成分とするクラスタイオンビームが多結晶シリコンの粒界部分に形成されるシリコンの突起部を選択的にエッチングし、上記実施の形態１と同様に、多結晶シリコン層３の表面凹凸が平坦化される。また、酸素クラスタあるいは酸素原子が多結晶シリコン層３の表層に侵入して結晶性を破壊し、多結晶シリコン層３の表層がアモルファスシリコン化され、上記実施の形態１と同様に、多結晶シリコン層３の表層にアモルファスシリコン層４が形成される。従って、この実施の形態２においても、上記実施の形態１と同様の効果が得られる。

また、この実施の形態２においては、酸素ガスを主成分とするクラスタイオンビームを用いているので、多結晶シリコン結晶が破壊されてアモルファスシリコン層４となった部分に注入されている元素が酸素となる。そこで、アモルファスシリコン層４となった部分に注入されている元素がアルゴンである上記実施の形態１に比べて、多結晶シリコン層３の酸化工程におけるシリコンの酸化レートがさらに速くなり、当該酸化工程の時間の短縮化が図られる。従って、高性能薄膜半導体をより生産性高く製造することができる。

実施の形態３．
この実施の形態３では、エキシマレーザ光に代えＹＡＧ２ωレーザ光をアモルファスシリコン層２に照射して多結晶化を行うものである。

図２はこの発明の実施の形態３に係る薄膜半導体の製造方法におけるレーザアニール工程の説明図、図３はこの発明の実施の形態３に係る薄膜半導体の製造方法におけるレーザアニールを施すターゲットの構造を示す模式断面図である。
図２において、レーザ光照射装置は、Ｎｄ：ＹＡＧレーザの第２高調波発振装置９１と、第２高調波発振装置９１から出射されたレーザ光（波長：５３２ｎｍ）９２を所定の強度に調整するバリアブルアッテネータ９３と、バリアブルアッテネータ９３により所定の強度に調整されたレーザ光９２を線状ビームに変換するビーム成形光学系９４とを備えている。また、ターゲット９５は移動ステージ９６に設置される。
ここで、ターゲット９５は、図３に示されるように、絶縁基板としてのガラス基板１０３上に下地絶縁膜１０２としてＣＶＤにより厚さ２００ｎｍの酸化シリコン層を成膜し、さらに、減圧ＣＶＤ（Low Pressure Chemical Vapor Deposition）により厚さ７０ｎｍのアモルファスシリコン層（非晶質シリコン層）１０１を下地絶縁膜１０２上に成膜して作製されている。

つぎに、この実施の形態３によるレーザアニール工程について説明する。
まず、レーザ光９２が、第２高調波発振装置９１から出射され、バリアブルアッテネータ９３で所定の強度に調整された後、ビーム成形光学系９４に入射する。そして、レーザ光９２は、ビーム成形光学系９４により線状のビームプロファイルに変換された後、移動ステージ９６に設置されたターゲット９５に照射され、アモルファスシリコン層１０１のレーザアニール（熱処理）が行われる。
このとき、レーザビームは移動ステージ９６を線状ビームの線に直交した方向に移動させながら照射する。各パルスレーザ光照射の間隔に移動ステージ９６が移動する距離を、線状ビームの幅よりも長くすると同一箇所へのレーザのパルスの照射回数が１回になるが、ビーム幅よりも短くすると図４に示されるように同一箇所へレーザ光が複数回照射されることになり、アモルファスシリコン層１０１の全面を結晶化することが出来る。

ついで、線状のビームプロファイルとレーザビーム照射によるアモルファスシリコン層１０１の溶融について図５を参照しつつ説明する。図５はこの実施の形態３に係る薄膜半導体の製造方法におけるレーザビームを照射してアモルファスシリコン層の溶融状態を示す概念図であり、図５の（ａ）は線状ビームプロファイルを示し、図５の（ｂ）はアモルファスシリコン層の溶融状態を示している。
ビーム成形光学系９４により変換された線状ビーム１１０は、ビーム成形光学系９４の出力部にある集光レンズ９４１によりアモルファスシリコン層１０１上に集光・照射される。アモルファスシリコン層１０１上に集光された線状ビーム１１０のビームプロファイルは、図５の（ａ）中の点線Ａで示すように、長手方向が均一プロファイルであるトップフラット状であり、幅方向のプロファイルは例えばガウス分布状である。
この線状ビームプロファイルによるＮｄ：ＹＡＧレーザの第２高調波による熱処理方法を用いると、アモルファスシリコンに対する第２高調波吸収係数が小さいために膜厚方向に対してはほぼ均一に加熱され、レーザ照射によって発生するアモルファスシリコン層１０１内の横方向温度分布は、図５の（ａ）中のＢで示すように、線状ビーム１１０の幅方向にのみ形成される。従って、図５の（ｂ）に示すように、アモルファスシリコン層１０１の深さ方向全体に溶融する。すなわち、アモルファスシリコン層１０１において、深さ方向全体に広がった溶融部が線状に分布した溶融部１１１ができる。よって、深さ方向および線状ビーム１１０の長手方向に温度分布が少ないため、結晶成長が線状ビーム１１０の幅方向への１次元横方向成長となり、結晶粒径は数μｍ程度と大きな結晶粒が形成される。

ここで、線状ビーム１１０の幅方向のプロファイルをガウス型としているため、ターゲット９５に照射されるエネルギー密度勾配は、レーザのエネルギーに加えて幅方向の位置により変化する。結晶粒１１１の形状観測により、エネルギー密度勾配が３ｍＪ／ｃｍ^２／μｍ以上になると、その部分で１次元横方向成長が大きく生じ、図６に示されるように横方向成長した結晶の長さＬ１が成長方向に垂直な幅Ｌ２の２倍以上で、結晶成長の方向である線状ビーム１１０の幅方向、すなわち移動ステージ９６の移動（スキャン）方向に揃う多結晶シリコン層の結晶列が形成されることが確認された。

このような結晶成長により形成された多結晶シリコン層の表面にアルゴンガスを主成分とするガスクラスタイオンビームを照射し、ついで多結晶シリコン層をアイランド状にパターニングし、多結晶シリコン層上にゲート絶縁膜としての酸化シリコン層を形成した。そして、このように作製された薄膜半導体を用いて薄膜トランジスタを作製し、その電気特性を測定し、その結果を図７に示す。図７の（ａ）は薄膜トランジスタの移動度を示し、図７の（ｂ）は薄膜トランジスタの閾値電圧を示している。なお、図７には、この実施の形態３における特性とエキシマレーザ光によりアニール（実施の形態１相当）した場合の特性とを併せて示している。ここでは、ゲート絶縁膜としての酸化シリコン層の形成方法として、圧力２０気圧、温度６００℃の飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させる方法（以下、ＨＰＡと記す）、減圧ＣＶＤ（ＬＰＣＶＤ）、および、ＨＰＡと減圧ＣＶＤとの併用を用い、形成される酸化シリコン層の膜厚を変えて薄膜トランジスタを作製した。

図７の（ｂ）から、この実施の形態３においては、飽和水蒸気雰囲気中で多結晶シリコン表面を酸化させてゲート絶縁膜とした場合（ＨＰＡと記す）には、ＨＰＡの代わりにＣＶＤ法で成膜した酸化シリコン層の場合に得られる単純な膜厚依存性から外れて、閾値電圧が低くなることが分かる。
また、図７の（ａ）から、この実施の形態３によるレーザアニールと酸化工程の場合、エキシマレーザアニールと酸化工程の場合に比べて、多結晶シリコンを酸化しても移動度の低下が生じず、高移動度の薄膜トランジスタが実現していることが分かった。

この理由は以下のように推定している。これは、エキシマレーザ（典型的には波長３０８ｎｍのＸｅＣｌレーザ）を用いた線状ビームプロファイルによるレーザ熱処理が行われているが、これは波長５３２ｎｍのレーザ光による熱処理とは根本的に異なる概念によるものである。つまり、波長５３２ｎｍのレーザ光による熱処理は、上述したようにアモルファスシリコンでの吸収係数が小さいために膜厚方向には均一に吸収され、再結晶過程において膜の面内方向である横方向に関して再結晶成長が起きる。一方、エキシマレーザによる場合は、アモルファスシリコンの吸収係数が非常に高く、膜表面のみで光吸収が起こって膜表面は温度が高く、膜下部は温度が低いため、膜の厚み方向である縦方向に関しての成長が生じる。このため、エキシマレーザの場合には、膜厚方向に下部から表面に向かって結晶性が良いという、結晶性の違いを生じていると考えられる。つまり、結晶性が厚さ方向に変化しないように多結晶シリコン層を形成することが、薄膜トランジスタにおける高移動度および低閾値電圧の点から重要となる。

このように、この実施の形態３によれば、５３２ｎｍのレーザ光９２を、幅方向のエネルギー密度勾配が３ｍＪ／ｃｍ^２／μｍ以上という急峻な強度分布をもつ線状ビーム１１０に成形してアモルファスシリコン層１０１に照射してレーザアニールしているので、ガラス基板１０３（絶縁基板）と並行方向に結晶成長させ、結晶性が厚さ方向に変化しない多結晶シリコン層を形成できる。そこで、多結晶シリコンの表面にガスクラスタイオンビームを照射して表層をアモルファス化させ、さらに酸化させてゲート絶縁膜である酸化シリコン層を形成しても、酸化シリコン層界面の多結晶シリコンの結晶性は初期の多結晶シリコン表面と同等であるため、移動度が高くかつ閾値電圧が低い高性能トップゲート型薄膜トランジスタが実現できる。

また、飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させてゲート絶縁膜としての酸化シリコン層を形成すれば、シリコン表面に清浄なＭＯＳ界面が形成できるので、多結晶シリコン層の表面に直接酸化シリコン層を成膜する場合に比べ、閾値電圧の低電圧化が図られる。
また、飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させて酸化シリコン層を形成し、さらに減圧ＣＶＤにより酸化シリコン層を成膜すれば、ゲート絶縁膜として必要な膜厚の酸化シリコン層を短時間に生産性よく形成できる。

なお、飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させて酸化シリコン層を形成した後、ゲート絶縁膜の厚膜化としての酸化シリコン層の成膜方法は、減圧ＣＶＤ法に限定されるものではなく、プラズマＣＶＤ法、あるいはスパッタ等のＰＶＤ（Physical Vapor Deposition）法を用いてもよい。

また、多結晶シリコン層を形成するためにアモルファスシリコンをＣＶＤで成膜し、これに触媒金属（例えばニッケル）を接した上、６４０℃、４時間程度の熱アニールを施して基板に並行に結晶を成長させた後、酸化性雰囲気下８００℃〜１１００℃の高温で熱酸化膜を多結晶シリコン表面に形成してニッケルをゲッタリングし、ニッケルを含む熱酸化膜を除去した後、パターニングを経て再度熱酸化膜を形成してゲート絶縁膜とする方法が、例えば特開平９−３１２４０３号公報に提案されている。この従来方法では、基板と並行方向に結晶を成長させた後、多結晶シリコン表面を酸化させ、酸化シリコン層を形成しているため、結晶性としては多結晶シリコンの膜厚方向にあまり変化が無いと考えられる。すなわち、酸化シリコンの形成により多結晶シリコンを酸化しても、残ったシリコン層の結晶性としては表面部分と同様に結晶性は良いと考えられる。しかしながら、基板と並行方向に結晶を成長させるために、ニッケルをシリコン中に含有させないといけないこと、ニッケル除去工程が必要であり、プロセスが煩雑で、かつ１０００℃前後の高温が必要であるなどの不具合があった。
一方、この実施の形態３では、シリコンに対して浸透性の高い、かつ、レーザビームの短軸形状を急峻な空間的強度分布を持つビーム形状でレーザアニールによる溶融再結晶化することで、シリコンの膜厚方向ではなく、基板と並行方向に結晶成長した多結晶シルコン膜を形成している。そこで、この実施の形態３によれば、上述の従来方法におけるニッケルをシリコン中に含有させなることやニッケル除去工程が不要となり、基板と並行方向に結晶成長した多結晶シルコン膜を簡易なプロセスで形成することができる。

実施の形態４．
この実施の形態４では、Ｎｄ：ＹＡＧレーザの第２高調波発振装置に代えてＮｄ：ＹＡＧレーザの第３高調波発振装置を用いるものとしている。
なお、他の構成は上記実施の形態３と同様に構成されている。

このＮｄ：ＹＡＧレーザの第３高調波発振装置から出射されたレーザ光の波長は３５５ｎｍである。この実施の形態４においても、上記実施の形態３（波長５３２ｎｍ）と同様に、線状ビームの幅方向への１次元横方向成長になり、結晶粒径は数μｍ程度と大きな結晶粒が形成された。
この多結晶シリコン層の表面にアルゴンガスを主成分とするガスクラスタイオンビームを照射し、ついで多結晶シリコン層をアイランド状にパターニングし、さらに圧力２０気圧、温度６００℃の飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させて酸化シリコン層を形成した。そして、この酸化シリコン層をゲート絶縁膜とする薄膜トランジスタを作製した結果、波長５３２ｎｍの場合と同様の高性能の薄膜トランジスタが得られた。

実施の形態５．
この実施の形態５では、Ｎｄ：ＹＡＧレーザの第２高調波発振装置に代えてチタンサファイアレーザ発振装置を用いるものとしている。
なお、他の構成は上記実施の形態３と同様に構成されている。

このチタンサファイアレーザ発振装置は、波長可変であり７００ｎｍ〜８００ｎｍのレーザ光を発することができる。そして、この発振装置のいずれの波長においても、線状ビームの幅方向への１次元横方向成長が生じ、結晶粒径は数μm程度と大きな結晶粒が形成された。
この多結晶シリコン層の表面にアルゴンガスを主成分とするガスクラスタイオンビームを照射し、ついで多結晶シリコン層をアイランド状にパターニングし、さらに圧力２０気圧、温度６００℃の飽和水蒸気雰囲気中で多結晶シリコン層の表面を酸化させて酸化シリコン層を形成した。そして、この酸化シリコン層をゲート絶縁膜とする薄膜トランジスタ
を作製した結果、波長５３２ｎｍの場合と同様の高性能の薄膜トランジスタが得られた。

このように、上記実施の形態３〜５から、多結晶シリコン層を形成する工程において、波長が３５０ｎｍ以上８００ｎｍ以下であるパルスレーザ光源により発生されるレーザビームを、幅方向に３ｍＪ／ｃｍ^２／μｍ以上のエネルギー密度勾配を有する線状ビームに成形して、絶縁基板上に形成されたアモルファスシリコン層に照射して該アモルファスシリコン層を溶融再結晶化することにより、シリコンの膜厚方向ではなく基板と並行方向に結晶成長した多結晶シリコン層を形成することができ、多結晶シリコン層表面を平坦化、アモルファス化、さらには酸化しても半導体層として結晶性の良い多結晶シリコン部分を用いることができるため、耐電圧が高いゲート絶縁膜と結晶性の良い多結晶シリコン半導体層を用いた高性能の薄膜半導体を生産性良く実現できる。

この発明の実施の形態１に係る説明する薄膜半導体の製造方法を説明する工程断面図である。この発明の実施の形態３に係る薄膜半導体の製造方法におけるレーザアニール工程の説明図である。この発明の実施の形態３に係る薄膜半導体の製造方法におけるレーザアニールを施すターゲットの構造を示す模式断面図である。この発明の実施の形態３に係る薄膜半導体の製造方法におけるレーザアニール工程でのレーザ光の照射状態を説明する図である。この実施の形態３に係る薄膜半導体の製造方法におけるレーザビームを照射してアモルファスシリコン層の溶融状態を示す概念図である。この発明の実施の形態３に係る薄膜半導体の製造方法におけるレーザアニール工程での多結晶シリコン層の結晶列状態を説明する図である。この発明の実施の形態３に係る薄膜半導体の製造方法により製造された薄膜半導体を用いた薄膜トランジスタの特性図である。

符号の説明

１、１０３絶縁基板、２、１０１アモルファスシリコン層、３多結晶シリコン層、５酸化シリコン層、９１第２高調波発振装置（パルスレーザ光源）、９２レーザ光（レーザビーム）、１１０線状ビーム。

Claims

多結晶シリコンを半導体層とする薄膜半導体の製造方法において、絶縁基板上にアモルファスシリコン層を形成する工程と、上記アモルファスシリコン層をアニールして多結晶シリコン層を形成する工程と、上記多結晶シリコン層の表面にガスクラスタイオンビームを照射して上記多結晶シリコン層の表面を非晶質化する工程と、上記ガスクラスタイオンビームが照射された上記多結晶シリコン層の表面に酸素を含む雰囲気を作用させて酸化シリコン層を形成する工程とを含むことを特徴とする薄膜半導体の製造方法。
上記ガスクラスタイオンビームは、酸素を含むガスを主成分とするクラスタイオンビームであることを特徴とする請求項１記載の薄膜半導体の製造方法。
上記多結晶シリコン層を形成する工程において、波長が３５０ｎｍ以上８００ｎｍ以下であるパルスレーザ光源により発生されるレーザビームを、幅方向に３ｍＪ／ｃｍ^２／μｍ以上のエネルギー密度勾配を有する線状ビームに成形して、上記絶縁基板上に形成された上記アモルファスシリコン層に照射して該アモルファスシリコン層をアニールし、上記多結晶シリコン層を形成することを特徴とする請求項１記載の薄膜半導体の製造方法。
上記ガスクラスタイオンビームが照射された上記多結晶シリコン層の表面に酸素を含む雰囲気を作用させて酸化シリコン層を形成する工程の後、上記酸化シリコン層上に所定の厚さまで酸化シリコン層を成膜する工程を有することを特徴とする請求項１乃至３のいずれか１項に記載の薄膜半導体の製造方法。
請求項１乃至４のいずれか１項に記載の製造方法により製造された薄膜トランジスタ。