JP4350465B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4350465B2
JP4350465B2 JP2003314245A JP2003314245A JP4350465B2 JP 4350465 B2 JP4350465 B2 JP 4350465B2 JP 2003314245 A JP2003314245 A JP 2003314245A JP 2003314245 A JP2003314245 A JP 2003314245A JP 4350465 B2 JP4350465 B2 JP 4350465B2
Authority
JP
Japan
Prior art keywords
silicon film
manufacturing
polycrystalline silicon
film
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003314245A
Other languages
English (en)
Other versions
JP2005085886A (ja
Inventor
満夫 井上
修 宮川
孝雄 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003314245A priority Critical patent/JP4350465B2/ja
Priority to CNA2004800014920A priority patent/CN1717781A/zh
Priority to US10/531,991 priority patent/US20060046363A1/en
Priority to PCT/JP2004/012537 priority patent/WO2005024924A1/ja
Publication of JP2005085886A publication Critical patent/JP2005085886A/ja
Application granted granted Critical
Publication of JP4350465B2 publication Critical patent/JP4350465B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置の製造方法に関する。特に、薄膜半導体の製造方法に関する。
絶縁基板上に形成された多結晶シリコン薄膜トランジスタにおいては、ＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor - Field Effect Transistor）構造が一般的である。この薄膜トランジスタの製造方法としては、絶縁基板上に、多結晶シリコンの半導体層を形成したのち、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法によって、多結晶シリコン膜の上にゲート絶縁膜としての酸化シリコン膜を積層して、さらにその上にゲート電極を形成する方法が一般的である。この方法で製造された多結晶薄膜トランジスタには、ＭＯＳ界面となる多結晶シリコンの表面に結晶欠陥や不純物などが局在し得る。特に、多結晶シリコン膜の表面を含む部分に形成されるソース領域とドレイン領域との間の領域において、結晶欠陥などが存在すると、この領域における電子または正孔の移動度が小さくなったり、しきい値電圧が高くなったりするという問題が生じている。
特開平１１−６７７５８号公報には、酸化レートの小さい酸素を主成分とする雰囲気下で、多結晶シリコン膜を酸化する工程を含む製造方法が開示されている。この製造方法では、多結晶シリコン膜の表面層での酸化はゆっくりと進行し、結晶欠陥を低減することができ、膜質を均一にすることができ、酸化されずに残る多結晶シリコン膜の表面の凹凸を抑制することができるというものである。また、酸化レートの大きい水蒸気を主成分とする雰囲気下で酸化する工程を併用することにより、多結晶シリコン膜内での酸化の進行速度を速めることができ、結晶欠陥の少ない良質な半導体膜の成形を行なうことができるというものである。また、これらの２つの工程を１〜５０気圧の雰囲気で行なうと、３００〜７００℃の温度で、酸化膜の生成などを効率よく行なうことができ、絶縁性基板を損傷することもないというものである。なお、この先行例では、多結晶シリコン膜を形成する方法としては、炉アニール法（固相成長法）、レーザアニール法（溶融再結晶法）などの方法を用いている。
特開平９−３１２４０３号公報には、非晶質ケイ素膜の特定の領域に、ニッケル元素を接して保持させる製造方法が開示されている。ニッケル元素が配置された非晶質ケイ素膜に加熱処理を施すことにより、基板に平行な方向への結晶成長を行なわせる。さらに、ハロゲン元素を含有した酸化性雰囲気中での加熱処理を施すことにより、熱酸化膜を形成する。そして、上記の結晶成長方向とソース／ドレイン領域とを結ぶ方向と併せて、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を作製する。この製造方法により、トランジスタ特性としての移動度およびＳ値が優れた薄膜トランジスタを得ることができるというものである。
特開平１１−６７７５８号公報（第３−６頁、第１−４図） 特開平９−３１２４０３号公報（第４−１０頁、第１−５図）
上記の特許文献に開示されている製造方法においては、ＭＯＳ界面を多結晶シリコン膜の内部に形成することができる。したがって、多結晶シリコンの表面の結晶欠陥や不純物の少ないＭＯＳ界面を形成して、トランジスタ特性の優れた薄膜トランジスタを得ることができる。
しかしながら、上記の特許文献１に開示された製造方法においては、多結晶シリコン膜を形成するために、アモルファスシリコン膜にレーザ光を照射して、多結晶シリコン膜に変換する一般的なレーザアニールによる方法を採用している。この方法においては、多結晶シリコンの結晶成長が、溶融したシリコン膜の下部、すなわち最も深く温度の低い絶縁基板の側から生じる。結晶成長は、シリコン膜の下部から上部に向かって、すなわち表面に向かって成長するため、シリコンの表面に近くなるほどよい結晶が形成される。この多結晶シリコン膜にゲート絶縁膜などを形成するために、多結晶シリコンの表面に対して酸化を行なうと、結晶性の優れた部分が酸化シリコン膜になる。一方で、ソース領域やドレイン領域が形成されるＭＯＳ界面は、清浄度は保たれているものの、多結晶シリコン膜内部の結晶性が劣った部分に形成されることになる。多結晶シリコン膜のうち、結晶性の劣った部分に半導体層が形成されるため、薄膜トランジスタの性能は十分に改善されていないという問題があった。
上記の特許文献２における製造方法では、絶縁基板の主表面と平行な方向に結晶成長をさせたのち、多結晶シリコン膜の表面を酸化させて酸化シリコン膜を形成しているため、多結晶シリコン膜の膜厚方向の結晶性に対しては、あまり変化がないものと考えられる。すなわち、酸化シリコン膜の形成のために多結晶シリコン膜を酸化しても、残ったシリコン膜の結晶性としては優れていると考えられる。しかしながら、この製造方法においては、基板の主表面に対して平行な方向に結晶成長を行なうため、ニッケルをシリコン膜の中に含有させなくてはならなかったり、ニッケルの除去が必要であった。このように、プロセスが煩雑であるという問題があった。また、１０００℃前後の高温の雰囲気中で製造を行なう必要があるという問題があった。
本発明は、上記の問題点を解決するためになされたものであり、結晶性の優れた半導体装置を容易に製造することができる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明に基づく半導体装置の製造方法は、基板上に非晶質シリコン膜を形成する非晶質シリコン積層工程と、上記非晶質シリコン膜にレーザ光を照射して、上記非晶質シリコン膜の少なくとも一部を多結晶シリコン膜に変換する照射工程と、上記照射工程の後に、酸素を含む雰囲気中で上記多結晶シリコン膜の表面を酸化する酸化工程とを含み、上記レーザ光として、波長が３５０ｎｍ以上８００ｎｍ以下のパルスレーザ光を、幅方向に少なくとも３（ｍＪ／ｃｍ2）／μｍ以上のエネルギー密度勾配を有する線状ビームに変換したものを用いる。上記酸化工程は、温度が５００℃以上６５０℃以下、かつ圧力が１０気圧以上の飽和水蒸気の雰囲気中で行なう。
本発明によれば、結晶性の優れた半導体装置を容易に製造することができる。
（実施の形態１）
図１から図１４を参照して、本発明に基づく実施の形態１における半導体装置の製造方法について説明する。
図１から図６は、本発明に基づく半導体装置の製造方法の一例を説明する断面図である。本実施の形態における半導体装置は、ＭＯＳ−ＦＥＴである。図１は、非晶質シリコン積層工程の説明図である。絶縁基板１の上面に、矢印４０に示すように、ＣＶＤ法を用いて、アモルファスシリコン膜２を形成する。絶縁基板１には、ガラス基板などの他に、たとえば、ガラス基板の上面に下地膜としての酸化シリコン膜を形成したものを用いる。本実施の形態においては、絶縁基板１として、ガラス基板の上面に厚さ２００ｎｍの酸化シリコン膜をＣＶＤ法によって形成したものを用いている。基板上の膜材料として、アモルファスシリコン膜２をＬＰＣＶＤ（Low Pressure CVD）によって、７０ｎｍの厚さまで形成している。
図２は、照射工程の説明図である。アモルファスシリコン膜２の上面に対して、矢印４１の向きにレーザ光を照射する。レーザ光の照射によって、アモルファスシリコン膜２が加熱されて溶融する。溶融したシリコンが冷却されて固化する際に、結晶構造が多結晶構造になって多結晶シリコン膜３が形成される。
次に、図３に示すように、多結晶シリコン膜３をアイランド状にするパターニングを行なう。図４は、酸化工程の説明図である。酸素を含む雰囲気中に配置することによって、多結晶シリコン膜３の表面を酸化して、後にゲート絶縁膜となるべき酸化シリコン膜５を形成する。この酸化工程は、酸化雰囲気に加えて飽和水蒸気の中で行なうことが好ましい。
次に、図５に示すように、酸化シリコン膜５の上面に、ゲート電極６を形成する。これらの工程によって、ＭＯＳ構造の基本部分が形成される。この後、多結晶シリコン膜３の表面のうちゲート電極６の両脇に位置する領域に、不純物の注入を行なって、ソース領域およびドレイン領域を形成する。さらに、図６に示すように、ゲート電極６の周りに保護膜７およびソース・ドレイン領域からの引出し電極となるソース・ドレイン電極８を形成する。
図７は、図２の照射工程において用いられるレーザ光の照射装置の説明図である。本実施の形態におけるレーザ光には、Ｎｄ：ＹＡＧレーザの第２高調波が用いられている。レーザ光は、Ｎｄ：ＹＡＧレーザの第２高調波発振装置１０から発振される。本実施の形態におけるレーザ光の波長は５３２ｎｍである。発振されたレーザ光は、矢印４２に示すように、バリアブルアッテネータ１１および線状ビーム成形光学系１４を通って、移動ステージ１２上に配置されたターゲット１３に照射される。レーザ光は、バリアブルアッテネータ１１によって所定の強度に調整され、線状ビーム成形光学系１４によって線状ビームプロファイルに変換される。移動ステージ１２は、レーザ光に対して、相対的にターゲット１３の移動が行なえるように構成されている。このような装置を用いて、ターゲット１３に対してレーザ熱処理が行なわれる。
図８に、レーザ光をアモルファスシリコン膜に照射してアモルファスシリコン膜が溶融する様子を説明する概略図を示す。レーザ光は、線状ビーム成形光学系（図７参照）の出力部に形成された集光レンズ１５によって線状ビームのレーザ光１６に変換される。線状のレーザ光１６は、アモルファスシリコン膜２の主表面に照射される。レーザ光の幅方向のエネルギ密度の分布は、たとえばガウス分布状である。集光されたレーザ光のエネルギ密度は、レーザ光プロファイル３０に示すように、幅方向の中央部で最も大きくなる。そして、中央部から外側に向かうにつれて、徐々にエネルギ密度が小さくなる。照射に用いるレーザ光１６は、幅方向に少なくとも３（ｍＪ／ｃｍ2）／μｍ以上のエネルギ密度勾配を有するレーザ光を使用する。レーザ光１６の長手方向においては、エネルギ密度は一定である。このように、照射されるレーザ光は、いわゆるトップフラット状になっている。
Ｎｄ：ＹＡＧレーザの第２高調波をアモルファスシリコン膜２に照射すると、アモルファスシリコンの第２高調波に対する吸収係数が小さいため、アモルファスシリコン膜２の厚さ方向においてほぼ均一に加熱される。レーザ光１６の幅方向に対しては、温度分布曲線３５に示すように、レーザ光プロファイル３０におけるエネルギ密度が最も大きな位置に対応する位置が最も高い温度になり、レーザ光１６の幅方向に沿って徐々に温度が低くなる。したがって、図８（ｂ）に示すように、絶縁基板の上に形成されたアモルファスシリコン膜２は、深さ方向において全体的にほぼ均一に溶融して溶融部２０が形成される。レーザ光１６の幅方向においては、一定の長さのみ溶融する。レーザ光１６の長手方向においては、線状ビームに沿って溶融部２０が形成される。すなわち、レーザ光プロファイル３０のエネルギー密度が一番高い部分に対応した領域に沿って、溶融部２０が形成される。
図９に、アモルファスシリコン膜２に対してパルスレーザ光を照射するときの説明図を示す。レーザ光を照射する際、移動ステージが移動することによって、アモルファスシリコン膜２は、絶縁基板１と共に矢印４３の向きに移動する。一方でレーザ光の照射位置は一定である。レーザ光の照射は、移動ステージを線状ビームの幅方向に移動しながら行なう。たとえば、図８（ａ）においては、矢印４３の向きに移動ステージを移動しながらレーザ光の照射を行なう。図９において、レーザ光プロファイル３０は、至近のレーザ光の照射におけるエネルギ密度を示している。レーザ光プロファイル３１およびレーザ光プロファイル３２は、順に過去においてレーザ光の照射が行なわれてきたエネルギ密度の分布を示している。この照射工程においては、線状ビームの幅方向に一定距離ずつずらしながらレーザ光の照射を行なっている。１回の移動距離を線状ビームの幅よりも長くすると、同一箇所へのレーザ光の照射回数が１回のみとなる。一方で、１回の移動距離を線状ビームの幅よりも短くすることによって、図９に示すように、同一箇所へのレーザ光の照射を複数回行なうことができ、非晶質シリコン膜を連続的に多結晶化することができる。また、移動しながらパルスレーザ光を照射することによって、アモルファスシリコン膜の一定領域を全体的に多結晶シリコン膜に変換することができる。
図１０に、溶融したシリコンが冷却固化されて、多結晶になっていく様子を説明する断面図を示す。図１０（ａ）は、本発明に基づくレーザ光の照射を行なった場合の説明図である。図８（ｂ）に示したように、絶縁基板上のアモルファスシリコン膜２は、厚さ方向全体にわたってほぼ均一に溶融する。アモルファスシリコン膜２の深さ方向および線状ビームの長手方向における温度差は小さいため、結晶成長は、矢印４５に示すように、レーザ光が相対的に移動する方向、すなわち横方向成長（１次元の成長）になる。したがって、成長する結晶粒は、矢印４５に示す横方向、すなわち絶縁基板１の主表面に平行な方向に長手方向を有するように成長する。また、深さ方向に対しては依存せず、深さ方向全体にわたって結晶性の優れた多結晶シリコン膜を得ることができる。
図１０（ｂ）に、従来の技術に基づくレーザ光の照射を行なった場合における結晶成長の説明図を示す。従来の技術に基づく製造方法においては、エキシマレーザ（典型的なエキシマレーザは、波長が３０８ｎｍのＸｅＣｌレーザ）を用いた線状ビームによるレーザ熱処理が行なわれていた。エキシマレーザによる場合は、レーザ光に対するアモルファスシリコンの吸収係数が非常に大きく、アモルファスシリコン膜の表面近傍で大部分のレーザ光の吸収が行なわれる。したがって、アモルファスシリコン膜の表面近くは、温度が高く、一方でアモルファスシリコン膜の膜下部は温度が低いため、アモルファスシリコン膜の厚さ方向に結晶が成長する。すなわち、従来の技術に基づくレーザ光の照射では、アモルファスシリコン膜２の厚さ方向に温度分布が生じているため、矢印４４に示すように、相対的に温度の低い絶縁基板１の側から反対側に向かって結晶が成長する。したがって、アモルファスシリコン膜の表面に近づくほど優れた多結晶が形成されている。しかし、後にＭＯＳ界面となる部分は、アモルファスシリコン膜２の内部に位置するため、結晶性の悪い部分が半導体層となる。これに対し、本発明に基づく製造方法では、上記のように、変換された多結晶シリコン膜の厚さ方向に結晶性が依存しない優れた結晶粒を形成することができる。
集光ビームの幅方向の分布は、たとえばガウス分布状になっているため、アモルファスシリコン膜に照射されるレーザ光のエネルギ密度勾配は、レーザ光のエネルギの他に、レーザ光の幅方向の位置によっても変化する。製造された多結晶シリコン膜の結晶粒の形状観察を行なった結果、エネルギ密度勾配が３（ｍＪ／ｃｍ2）／μｍ以上になったとき、結晶粒の形状が横方向に大きく偏る成長をすることが分かった。
図１１に、横方向成長が大きく生じた場合の結晶粒の平面図を示す。矢印５０に示す方向が線状ビームの長手方向であり、矢印５１に示す方向が線状ビームの幅方向である。レーザ光は、矢印５２に示す向きに相対的に移動しながら照射される。それぞれの結晶粒２１は、横方向すなわち矢印５１の方向に成長する。本実施の形態においては、粒径が数μｍ程度の大きな結晶粒を得ることができた。特に、結晶粒２１の成長方向である横方向の長さ２５が成長方向に垂直な方向の長さ２６の２倍以上で、結晶粒２１の長手方向が線状ビームの幅方向（移動ステージの移動方向）に平行になるような、多結晶シリコンの結晶列を得ることができた。このような結晶を形成することによって、電子または正孔の移動度が大きな半導体膜を提供することができる。特に、結晶粒２１の長手方向において、移動度の大きな半導体膜を提供することができる。
このような製造方法により形成された多結晶シリコン膜を、圧力２０気圧（2.026MPa）、温度６００℃の飽和水蒸気雰囲気中で表面を酸化させてゲート絶縁膜を形成して、薄膜トランジスタを製造した。本明細書においては、飽和水蒸気雰囲気中で多結晶シリコン膜の表面を酸化させて酸化シリコン膜を形成する方法を「ＨＰＡ法」と記す。
図１２に、本発明に基づく半導体装置の製造方法を用いて製造したＭＯＳ−ＦＥＴにおけるＭＯＳ界面付近の拡大断面図を示す。ゲート電極６の下には、酸化シリコン膜５が形成され、さらにその下には、多結晶シリコン膜３が形成されている。図１２には、多結晶シリコン膜３の内部に、成長した結晶粒２１を模式的に記している。多結晶シリコン膜３の上面であって、ゲート電極６を多結晶シリコン膜３に投影したときに影となる領域の側方には、ソース・ドレイン領域２２が形成されている。ソース・ドレイン領域２２は、左右の両側に形成されている。ゲート電極６の側方には、ソース・ドレイン領域２２との導通を得るためのソース・ドレイン電極８がそれぞれ形成されている。この薄膜トランジスタは、照射工程において、移動ステージの移動方向（線状ビームの幅方向）が矢印４６に示すように、ソース領域とドレイン領域とを結ぶ方向に対して平行になるように移動しながら照射を行なっている。したがって、矢印４６に示すソース領域とドレイン領域とを結ぶ方向に対して、結晶粒の長手方向が平行になるように結晶粒が成長している。また、多結晶シリコン膜３の厚さ方向において、結晶粒の乱れは生じずに、結晶粒の形状がほぼ一様な多結晶シリコン膜が形成されている。ＭＯＳ−ＦＥＴが駆動されたとき、電子または正孔は、ソース・ドレイン領域２２同士の間を、矢印４６に示す方向に移動する。
図１３に、従来の技術に基づく製造方法で製造したｎチャンネルの薄膜トランジスタと本発明に基づく製造方法で製造したｎチャンネルの薄膜トランジスタの電気特性のうち、移動度を比較したグラフを示す。従来の技術に基づく製造方法としては、照射工程においてエキシマレーザを用いて多結晶シリコンを形成する方法を用いている。横軸はゲート絶縁膜の製造方法およびそれぞれの方法によって形成された厚さを示しており、縦軸は、それぞれの製造方法によって、製造された薄膜トランジスタの移動度を示している。横軸における一番右側の点が、ＨＰＡ法のみを行なって酸化シリコン膜を形成した薄膜トランジスタである。本実施の形態における製造方法（ＹＡＧ２ωレーザアニールによる方法）の方が、従来の技術に基づく製造方法（エキシマレーザアニールによる方法）よりも移動度が大きくなっていることが分かる。
図１４に、従来の技術に基づく製造方法で製造した薄膜トランジスタと本発明に基づく製造方法で製造した薄膜トランジスタの電気特性のうち、しきい値電圧を比較したグラフを示す。横軸は、形成されたゲート絶縁膜の厚さを示し、縦軸はしきい値電圧を示す。それぞれの製造方法は、図１３に示した製造方法と同一である。横軸の一番左側の点が、ＨＰＡ法のみを行なって酸化シリコン膜を形成した薄膜トランジスタである。本実施の形態における製造方法（ＹＡＧ２ωレーザアニールによる方法）の方が、従来の技術に基づく製造方法（エキシマレーザアニールによる方法）よりもしきい値電圧が低くなっていることが分かる。
このように、本実施における半導体の製造方法を採用することよって、移動度が大きい薄膜トランジスタを提供することができる。また、しきい値電圧の低い薄膜トランジスタを提供することができる。これらの効果を得ることができるのは、前述したような結晶が成長する方向の違いによって生じる結晶粒の形状や大きさが優れていることに起因するものと推定される。特に、結晶粒の長手方向がソース領域−ドレイン領域の方向と平行になっているため、ソース領域とドレイン領域とに挟まれる領域は、結晶粒界が少なく移動度が高い高性能な薄膜トランジスタを形成することができると考えられる。このように、本発明に基づく製造方法は、優れたトランジスタ特性を有する半導体装置を提供することができる。
（実施の形態２）
図１３および図１４を参照して、本発明に基づく実施の形態２における半導体装置の製造方法について説明する。
本実施の形態においては、実施の形態１と同様に、レーザ発振装置として波長が５３２ｎｍのＮｄ：ＹＡＧレーザの第２高調波発振装置を用いて、多結晶シリコン膜を形成した。この後に、酸化工程として、温度が５００℃、圧力が２０気圧の飽和水蒸気雰囲気中で、多結晶シリコン膜の表面を酸化して酸化シリコン膜を形成する方法をまず用いた。
この酸化条件では、所定の酸化膜厚を得るために長時間の処理が必要である。このため、本実施の形態における第１の半導体装置として、多結晶シリコンの表面を１１ｎｍの厚さのみ酸化させた後、所定の膜厚になるまでＬＰＣＶＤ法によって３５ｎｍの厚さの酸化シリコン膜を積層した。この酸化シリコン膜をゲート絶縁膜としたｎチャンネルの薄膜トランジスタを製造した。次に、本実施の形態における第２の半導体装置として、多結晶シリコン表面を酸化させて、厚さが３３ｎｍの酸化膜を形成した後に、ＬＰＣＶＤ法によって厚さが１０ｎｍの酸化シリコン膜を積層した。この酸化シリコン膜をゲート絶縁膜としたｎチャンネルの薄膜トランジスタを製造した。また、酸化シリコン膜をＬＰＣＶＤ法のみで形成した薄膜トランジスタも製造した。さらに、これらの製造方法について、多結晶シリコン膜を形成する照射工程において、従来の技術に基づくエキシマレーザを用いた薄膜トランジスタを製造した。それぞれの製造方法によって製造された薄膜トランジスタについて、トランジスタ特性を調査するために電気特性を測定した。この結果を、図１３および図１４に併記する。
図１３は、それぞれの半導体装置の移動度を示す。図１３の横軸はゲート絶縁膜の構成を示し、それぞれは左から順番に、ＬＰＣＶＤ法によって５８ｎｍの厚さに形成したもの、ＨＰＡ法を２５分間行なって１１ｎｍ積層した上にさらにＬＰＣＶＤ法によって３５ｎｍ積層したもの、ＨＰＡ法を７５分間行なって３３ｎｍ積層した上にさらにＬＰＣＶＤ法によって１０ｎｍ積層したもの、ＨＰＡ法のみを７５分間行なって３３ｎｍの厚さの酸化シリコン膜を形成した薄膜トランジスタを示している。
この結果、本発明に基づくレーザアニールを行なうと、ＨＰＡ法とＬＰＣＶＤ法とを組み合わせて酸化シリコン膜を形成した場合においても、ＨＰＡ法のみによって酸化シリコン膜を形成した薄膜トランジスタと同様の性能を得ることができた。また、従来の技術に基づく製造方法（エキシマレーザアニールを行なう製造方法）においては、ＨＰＡ法を多く用いるほど、すなわち、多結晶シリコンの表面を酸化する方法を多用するほど、移動度が低下する傾向が見られる。一方で、本発明に基づく製造方法（ＹＡＧ２ωレーザアニールを行なう方法）では、ＨＰＡ法を多く用いても移動度の低下は観察されず、移動度の大きな薄膜トランジスタを提供することができる。
図１４は、それぞれの半導体装置のしきい値電圧を示すグラフである。横軸がゲート絶縁膜の厚さ、縦軸がしきい値電圧を示している。ＨＰＡ法のみ、ＬＰＣＶＤ法とＨＰＡ法、ＬＰＣＶＤ法のみのいずれの製造方法にも関わらず、本発明に基づく製造方法は、従来の技術に基づく製造方法と比較して、しきい値電圧が低くなっていることがわかる。さらに、ＨＰＡ法を含む製造方法に着目すると、グラフ中に破線で示すように膜厚の依存性を考慮しても、従来のエキシマレーザアニールを用いた半導体装置におけるゲート絶縁膜の膜厚の依存性を示す直線から外れて、しきい値電圧が低くなっていることがわかる。
さらに、ソース領域とドレイン領域とを同電位にして、これらの領域とゲート電極との間に電圧を印加することによって、絶縁破壊電圧、すなわち耐電圧を測定した。この結果、ＨＰＡ法に加えてＬＰＣＶＤ法を併用して形成した薄膜トランジスタは、膜厚３３ｎｍまで多結晶シリコン膜の表面を酸化させた薄膜トランジスタに対して、耐電圧が向上することがわかった。このように、ＨＰＡ法に加えてＬＰＣＶＤ法を用いてゲート絶縁膜としての酸化シリコン膜を形成することによって、耐電圧の高い薄膜トランジスタを提供することができる。
本実施の形態のように、水蒸気を含む雰囲気中で多結晶シリコン膜の表面を酸化する酸化工程の後に、化学気相成長法によって酸化シリコンをさらに積層することによって、ＭＯＳ界面が清浄な状態を維持して、必要な厚さの酸化シリコン膜を短時間に形成することができる。
（実施の形態３）
本発明に基づく実施の形態３においては、実施の形態１の照射工程における、Ｎｄ：ＹＡＧレーザの第２高調波発振装置の代わりに、Ｎｄ：ＹＡＧレーザの第３高調波発振装置を用いてアモルファスシリコン膜にレーザ光を照射した。第３高調波発振装置から発振されるレーザ光の波長は３５５ｎｍである。レーザ光の光学系や、絶縁基板およびアモルファスシリコン膜を移動しながらレーザ光を照射することなど、照射するレーザ光以外については実施の形態１と同様である。
アモルファスシリコン膜に対してレーザアニールを行なった結果、実施の形態１におけるレーザ光の波長５３２ｎｍを照射した場合と同様に、線状ビームの幅方向への横方向成長が観察された。また、結晶粒の粒径については、数μｍ程度の大きなものを形成することができた。
この多結晶シリコン膜を用いて、圧力２０気圧、温度６００℃の飽和水蒸気雰囲気中で表面を酸化することによって、ゲート絶縁膜を形成した。このゲート絶縁膜を備える薄膜トランジスタを製造して性能試験を行なった。この薄膜トランジスタについても、実施の形態１における波長５３２ｎｍのレーザ光を照射して製造した薄膜トランジスタと同様に、高性能のものを得ることができた。
本実施の形態および実施の形態１から、発振するレーザ光の波長を少なくとも３５５ｎｍ以上５３２ｎｍ以下にすることで、横方向成長を行なった結晶粒を得ることができ、さらに、高性能の薄膜トランジスタを得ることができるといえる。
（実施の形態４）
本発明に基づく実施の形態４においては、実施の形態１の照射工程における、Ｎｄ：ＹＡＧレーザの第２高調波発振装置の代わりに、チタンサファイアレーザ発振装置を用いた。このレーザ発振装置は、波長が可変の発振装置であり、波長が７００ｎｍから８００ｎｍのレーザ光を発振することができる。レーザ光の光学系や、絶縁基板およびアモルファスシリコン膜を移動しながらレーザ光を照射することなど、照射するレーザ光以外については実施の形態１と同様である。
アモルファスシリコン膜に対してレーザアニールを行なった結果、いずれの波長においても、線状ビームの幅方向への横方向成長が観察され、数μｍ程度の大きな粒径を有する結晶粒が形成された。
この多結晶シリコン膜を用いて、圧力２０気圧、温度６００℃の飽和水蒸気雰囲気中で、多結晶シリコンの表面を酸化してゲート絶縁膜を形成した薄膜トランジスタを製造して性能試験を行なった。この薄膜トランジスタについても、実施の形態１における波長５３２ｎｍのレーザ光を照射して製造した薄膜トランジスタと同様に、高性能のものを得ることができた。
本実施の形態および実施の形態１から、照射するレーザ光の波長を少なくとも５３２ｎｍ以上８００ｎｍ以下にすることで、横方向成長を行なった結晶粒を得ることができ、さらに、高性能の薄膜トランジスタを得ることができるといえる。また、従来の技術において用いるエキシマレーザ（たとえば、波長が３０８ｎｍのＸｅＣｌレーザ）では横方向成長が観察されないこと、および上記の実施の形態３と本実施の形態との結果から、発振するレーザ光の波長を、３５０ｎｍ以上８００ｎｍ以下にすることで、横方向成長を行なった結晶粒を得ることができ、さらに、高性能の薄膜トランジスタを得ることができるといえる。
（実施の形態５）
本発明に基づく実施の形態５においては、実施の形態１と同様に、波長が５３２ｎｍのＮｄ：ＹＡＧレーザの第２高調波発振装置を用いて、多結晶シリコン膜を形成した後の酸化工程において、温度５００℃、圧力２０気圧の飽和水蒸気雰囲気中で、多結晶シリコン膜の表面を酸化してゲート絶縁膜を形成した。
この結果、酸化膜の形成速度が実施の形態１における酸化条件の温度６００℃、圧力２０気圧の場合に比べてかなり低下して、所定の膜厚のゲート絶縁膜を得るための処理時間は長くなった。したがって、水蒸気を含む雰囲気中で多結晶シリコン膜の表面を酸化する酸化工程は、温度６００℃以上がより好ましい。一方で、実施の形態１における薄膜トランジスタと同様の性能を有する薄膜トランジスタを得ることができた。
本実施の形態から、酸化工程における温度を少なくとも５００℃以上６００℃以下にすることで、高性能の薄膜トランジスタを得ることができるといえる。
（実施の形態６）
本発明に基づく実施の形態６においては、実施の形態１と同様に、波長が５３２ｎｍのＮｄ：ＹＡＧレーザの第２高調波発振装置を用いて、多結晶シリコン膜を形成した後の酸化工程において、温度６５０℃、圧力１０気圧（1.013MPa）の飽和水蒸気雰囲気中で、多結晶シリコン膜の表面を酸化して、ゲート絶縁膜を形成した。
この方法によって得られた薄膜トランジスタの性能は、実施の形態１におけるレーザアニールの条件である温度６００℃、圧力２０気圧の場合と同様のものを得ることができた。一方で、温度を６５０℃より上げた場合には、絶縁基板の熱収縮が大きくなって、薄膜トランジスタを形成するプロセス中にパターニングの不良が生じ、正常なトランジスタの製造が困難であった。実施の形態５および本実施の形態の結果から、酸化工程においては温度が５００℃以上６５０℃以下であることが好ましい。
上記の実施の形態１および実施の形態３から６の結果から、水蒸気を含む雰囲気中で多結晶シリコン膜の表面を酸化する酸化工程は、温度が５００℃以上６５０℃以下、かつ圧力が１０気圧以上の飽和水蒸気の雰囲気中で行なうことが好ましい。この条件下で、多結晶シリコン膜を酸化することによって、短時間に所定の厚さの酸化シリコン膜を形成することができ、かつ緻密な酸化シリコン膜が形成できる。また、しきい値電圧の低い薄膜トランジスタを生産性良く製造することができる。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
本発明に基づく半導体装置の製造方法の第１工程を説明する断面図である。 本発明に基づく半導体装置の製造方法の第２工程を説明する断面図である。 本発明に基づく半導体装置の製造方法の第３工程を説明する断面図である。 本発明に基づく半導体装置の製造工程の第４工程を説明する断面図である。 本発明に基づく半導体装置の製造方法の第５工程を説明する断面図である。 本発明に基づく半導体装置の製造方法の第６工程を説明する断面図である。 本発明に基づくレーザ光を照射する装置の概略図である。 （ａ）は、本発明に基づく半導体装置の製造方法におけるレーザ光を照射するときの概略斜視図であり、（ｂ）は、レーザ光が照射されるアモルファスシリコン膜を説明する斜視図である。 本発明に基づく半導体装置の製造方法において、アモルファスシリコン膜にレーザ光を照射するときの説明図である。 （ａ）は本発明に基づく製造方法において、溶融部が結晶化されるときの説明図であり、（ｂ）は、従来の技術に基づく製造方法において、溶融部が結晶化されるときの説明図である。 本発明に基づいて形成された多結晶シリコン膜の結晶粒を説明する平面図である。 本発明に基づいて製造された薄膜トランジスタのＭＯＳ界面付近を拡大した断面図である。 それぞれの製造方法によって製造された薄膜トランジスタの移動度を説明するグラフである。 それぞれの製造方法によって製造された薄膜トランジスタのしきい値電圧を説明するグラフである。
符号の説明
１ 絶縁基板、２ アモルファスシリコン膜、３ 多結晶シリコン膜、５ 酸化シリコン膜、６ ゲート電極、７ 保護膜、８ ソース・ドレイン電極、１０ Ｎｄ：ＹＡＧレーザの第２高調波発振装置、１１ バリアブルアッテネータ、１２ 移動ステージ、１３ ターゲット、１４ 線状ビーム成形光学系、１５ 集光レンズ、１６ レーザ光、２０ 溶融部、２１ 結晶粒、２２ ソース・ドレイン領域、２５，２６ 長さ、３０，３１，３２ レーザ光プロファイル、３５ 温度分布曲線、４０，４１，４２，４３，４４，４５，４６，５０，５１，５２ 矢印。

Claims (3)

  1. 基板上に非晶質シリコン膜を形成する非晶質シリコン積層工程と、
    前記非晶質シリコン膜にレーザ光を照射して、前記非晶質シリコン膜の少なくとも一部を多結晶シリコン膜に変換する照射工程と、
    前記照射工程の後に、酸素を含む雰囲気中で前記多結晶シリコン膜の表面を酸化する酸化工程と
    を含み、
    前記レーザ光として、波長が３５０ｎｍ以上８００ｎｍ以下のパルスレーザ光を、幅方向に少なくとも３（ｍＪ／ｃｍ2）／μｍ以上のエネルギー密度勾配を有する線状ビームに変換したものを用いて、
    前記酸化工程は、温度が５００℃以上６５０℃以下、かつ圧力が１０気圧以上の飽和水蒸気の雰囲気中で行なう、半導体装置の製造方法。
  2. 前記酸化工程によって酸化した前記多結晶シリコン膜の上面に対して、化学気相成長法によって酸化シリコンをさらに積層する工程を含む、請求項１に記載の半導体装置の製造方法。
  3. 前記照射工程は、前記幅方向が、形成されるべき薄膜トランジスタのソース領域とドレイン領域とを結ぶ方向に対して平行になるように前記レーザ光を照射する、請求項１または２に記載の半導体装置の製造方法。
JP2003314245A 2003-09-05 2003-09-05 半導体装置の製造方法 Expired - Fee Related JP4350465B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003314245A JP4350465B2 (ja) 2003-09-05 2003-09-05 半導体装置の製造方法
CNA2004800014920A CN1717781A (zh) 2003-09-05 2004-08-31 半导体器件的制造方法
US10/531,991 US20060046363A1 (en) 2003-09-05 2004-08-31 Process for producing semiconductor device
PCT/JP2004/012537 WO2005024924A1 (ja) 2003-09-05 2004-08-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003314245A JP4350465B2 (ja) 2003-09-05 2003-09-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005085886A JP2005085886A (ja) 2005-03-31
JP4350465B2 true JP4350465B2 (ja) 2009-10-21

Family

ID=34269795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003314245A Expired - Fee Related JP4350465B2 (ja) 2003-09-05 2003-09-05 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20060046363A1 (ja)
JP (1) JP4350465B2 (ja)
CN (1) CN1717781A (ja)
WO (1) WO2005024924A1 (ja)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
US5880041A (en) * 1994-05-27 1999-03-09 Motorola Inc. Method for forming a dielectric layer using high pressure
DE69528970D1 (de) * 1995-06-30 2003-01-09 St Microelectronics Srl Herstellungsverfahren eines Schaltkreises, der nichtflüchtige Speicherzellen und Randtransistoren enthält, und entsprechender IC
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
JP3959536B2 (ja) * 1997-08-19 2007-08-15 石川島播磨重工業株式会社 半導体膜の成形方法及び半導体基板の製造方法
TW445545B (en) * 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
JP3908405B2 (ja) * 1999-03-31 2007-04-25 三菱電機株式会社 レーザ熱処理方法

Also Published As

Publication number Publication date
CN1717781A (zh) 2006-01-04
WO2005024924A1 (ja) 2005-03-17
JP2005085886A (ja) 2005-03-31
US20060046363A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
US7429760B2 (en) Variable mask device for crystallizing silicon layer
KR100407748B1 (ko) 레이저 열처리 방법, 레이저 열처리 장치 및 반도체디바이스
KR20020032551A (ko) 박막 반도체 장치의 제조 방법
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
JP4169073B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR101133827B1 (ko) 박막 트랜지스터의 제조 방법 및 박막 트랜지스터
JP4515931B2 (ja) 薄膜半導体の製造方法およびその製造方法により製造された薄膜トランジスタ
JP3908405B2 (ja) レーザ熱処理方法
JP4408667B2 (ja) 薄膜半導体の製造方法
JP4350465B2 (ja) 半導体装置の製造方法
JP6812992B2 (ja) Ｓｏｉウェーハの製造方法
JP4169072B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
JP6922851B2 (ja) ゲッタリング層の形成方法
US7828894B2 (en) Method for crystallizing silicon using a ramp shaped laser beam
JP4581764B2 (ja) 薄膜半導体装置の製造方法
JP3962066B2 (ja) レーザ熱処理方法を用いた半導体製造方法およびレーザ熱処理装置
JP2005166813A (ja) 結晶性半導体膜の形成方法及び結晶性半導体膜、並びに半導体装置の製造方法及び半導体装置
JPS6380521A (ja) 半導体薄膜結晶層の製造方法
JP2005228808A (ja) 半導体デバイスの製造方法
JP2004158584A (ja) 多結晶質シリコン膜製造装置及びそれを用いた製造方法並びに半導体装置
JP2021034693A (ja) レーザアニール装置および結晶化膜の形成方法
JP2006261183A (ja) 薄膜半導体装置
JP2008311494A (ja) 結晶性半導体膜の製造方法、及び、レーザー装置
WO2012081474A1 (ja) 結晶性半導体膜の形成方法
JPH08181069A (ja) 多結晶薄膜の形成方法及び薄膜半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees