JP6812992B2 - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP6812992B2
JP6812992B2 JP2018010040A JP2018010040A JP6812992B2 JP 6812992 B2 JP6812992 B2 JP 6812992B2 JP 2018010040 A JP2018010040 A JP 2018010040A JP 2018010040 A JP2018010040 A JP 2018010040A JP 6812992 B2 JP6812992 B2 JP 6812992B2
Authority
JP
Japan
Prior art keywords
layer
single crystal
silicon substrate
oxide film
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018010040A
Other languages
English (en)
Other versions
JP2019129233A (ja
Inventor
大槻 剛
剛 大槻
曲 偉峰
偉峰 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018010040A priority Critical patent/JP6812992B2/ja
Publication of JP2019129233A publication Critical patent/JP2019129233A/ja
Application granted granted Critical
Publication of JP6812992B2 publication Critical patent/JP6812992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は絶縁膜上に形成された半導体層を有する、SOIウェーハの製造方法に関するものである。
絶縁層上にシリコン層等の半導体層を有する基板は、SOI(Silicon on Insulator)ウェーハとして知られている。SOIウェーハの製造方法として幾つかの方法が知られている。
特許文献1には、SIMOXウェーハ(SIMOX法で作製されたSOIウェーハ)に形成する埋め込み酸化膜(BOX(Buried Oxide)層)を厚膜化し、埋め込み酸化膜のピンホールを低減し、又は、埋め込み酸化膜とその上のシリコン単結晶層との界面の平坦度を向上させる方法が開示されている。この方法は、単結晶シリコン基板に酸素イオンを注入した後に、不活性ガス雰囲気中でアニール処理することにより埋め込み酸化膜を形成し、その埋め込み酸化膜により表面の単結晶シリコン層を絶縁分離する。この方法では、アニール処理によって埋め込み酸化膜の厚さが酸素イオン注入量により計算される理論的な膜厚になった後に、基板に高温酸素雰囲気中で酸化処理を施す。アニール処理後の高温酸化では、濃度1%を超える酸素を供給し、1150℃以上かつ単結晶シリコン基板の融点温度未満の温度で該基板に酸化処理を施して、埋め込み酸化膜の上に更に酸化膜を形成する。これにより埋め込み酸化膜が厚膜化し、元の埋め込み酸化膜のピンホールが補修され、埋め込み酸化膜の界面の凹凸も平坦化される。この高温酸化処理は、ITOX(Internal Thermal Oxidation)と呼ばれる。
しかしながら、この方法はイオン注入により酸素を注入する方法を採用しており、注入酸素の飛程近傍に注入酸素により生成した点欠陥が存在する。これの影響により、ITOX処理を行っても、完全な酸化膜とはならずに、ピンホールが生成されたり、また酸化膜が完全に形成されずに、酸化膜中にシリコンが残留するシリコン島が形成されることで、BOX層が完全な絶縁膜として機能することができないという問題を抱えている。
特許文献2には、多孔質体の上に非多孔質半導体層を有する基板を準備する準備工程と、上記基板に酸化処理を施すことにより、上記多孔質体の少なくとも一部を酸化させて埋め込み酸化膜に変化させる酸化工程を経て作製される、SOIウェーハが記載されている。具体的には、HF溶液中にシリコン基板を浸漬し、陽極酸化を行うことで、多孔質シリコン、いわゆるポーラスシリコン層を形成する。この上に、シリコンエピ成長を行った後に、酸化処理を行うことで、ポーラス層を酸化し、BOX酸化膜とすることで、SOIウェーハとする方法である。
この方法は、多孔質層の上に、シリコンエピ成長を行う必要があり、無欠陥層を形成することが困難である。また、ポーラスシリコンを形成する際に、HF溶液中で処理を行う必要があるが、陽極側をシリコン基板として、陰極材の準備が必要であるが、HFに対して耐性があり、かつ電気分解に強い材料となると、白金以外の材料を選択することができず、装置の作製上非常に困難を伴う。
特許文献3には、貼り合わせ法が開示されている。具体的には、表面酸化膜のない表面活性シリコン層側単結晶シリコン基板と、厚さ100nm以下の表面酸化膜を有するベース側単結晶シリコン基板とを貼り合わせ、アニールにより貼り合わせを完了する。次に、表面活性シリコン層側単結晶シリコン基板の表面を研磨し、厚さ1.0μm程度の活性層を形成する。次に、このようにして得られるSOIウェーハを、1%を超えるO2ガス雰囲気中において1150℃以上かつ基板の融点未満の温度で数時間酸化処理することで埋め込み酸化膜を成長させ、表面活性シリコン層と埋め込み酸化膜との界面を貼り合わせ面から移動形成することを特徴とする貼り合わせSOIウェーハの製造方法である。
また、貼り合わせ法の他の製法として、軽元素である水素イオンをイオン注入して酸化膜付きのシリコンウエーハと貼り合わせたのちに、500℃前後の低温で熱処理して、水素イオン注入層で剥離を行いSOI構造とする、いわゆるSumartCut(登録商標)法もある。現在のSOIウェーハは、これらの貼り合わせを用いた手法にて作製されるものが主流であるが、作製方法から分かるように、2枚の基板から1枚の基板を作製することで、コストがかかってしまうという問題がある。
特開平7−263538号 特開2005−229062号 特開平8−222715号
本発明は、上記問題を解決するためになされたものであり、1枚のシリコンウェーハから、SOI層及びBOX層に欠陥をできるだけ含まないSOIウェーハの製造方法を提供することを目的とする。
上記課題を達成するために、本発明では、単結晶シリコン基板にBOX層及びSOI層が形成された構造を含むSOIウェーハの製造方法であって、単結晶シリコン基板にレーザー照射を行い、前記単結晶シリコン基板の内部の一部の領域をポリシリコン化させることによって、ポリシリコン層を形成する工程、前記レーザー照射を行った前記単結晶シリコン基板を酸化性雰囲気下で酸化熱処理をすることで、前記単結晶シリコン基板の表面及び前記ポリシリコン層を酸化して、表面酸化膜及びBOX層を形成する工程、及び前記表面酸化膜を除去する工程、を含むSOIウェーハの製造方法を提供する。
この方法によれば、1枚の単結晶シリコン基板からSOIウェーハを作製することが可能となる。またイオン注入を使用しないことから、イオン注入欠陥の影響も排除することが可能である。
この場合、前記レーザーの焦点位置を調整することにより前記SOI層の厚さを調整することができる。
また、前記レーザーの焦点深度を変化させて前記ポリシリコン層の厚さを調整することによって、前記BOX層の厚さを調整することができる。
このような方法とすることで、製造条件の設定がしやすく、またSOI層やBOX層の厚さ精度が高いSOIウェーハの製造方法となる。
以上説明したように、本発明により、1枚のシリコン基板から、SOI層及びBOX層に欠陥をできるだけ含まない高品質のSOIウェーハを簡便に作製することが可能となる。
本発明のSOIウェーハの製造方法のフローの一例をウェーハの概略図とともに示した図である。 実施例における、ポリシリコン層が形成された単結晶シリコン基板の断面SEM像である。 実施例における、SOIウェーハの断面SEM像である。
上述のように、1枚のシリコンウェーハから、SOI層及びBOX層に欠陥をできるだけ含まないSOIウェーハの製造方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、単結晶シリコン基板にレーザー処理を施し、基板内部にポリシリコン層を形成し、これを酸化してBOX層を形成することにより、SOIウェーハを製造できるとともに、このようにして製造されたSOIウェーハであれば、1枚のウェーハから作製され安価であり、かつ、SOI層及びBOX層に欠陥を含まないSOIウェーハとなることを見出し、本発明を完成させた。
即ち、本発明は、単結晶シリコン基板にBOX層及びSOI層が形成された構造を含むSOIウェーハの製造方法であって、単結晶シリコン基板にレーザー照射を行い、前記単結晶シリコン基板の内部の一部の領域をポリシリコン化させることによって、ポリシリコン層を形成する工程、前記レーザー照射を行った前記単結晶シリコン基板を酸化性雰囲気下で酸化熱処理をすることで、前記単結晶シリコン基板の表面及び前記ポリシリコン層を酸化して、表面酸化膜及びBOX層を形成する工程、及び前記表面酸化膜を除去する工程、を含むSOIウェーハの製造方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
図1に、本発明のSOIウェーハの製造方法の概略フローを示す。まず、単結晶シリコン基板1を準備する(図1(A))。単結晶シリコン基板1の表面には、予め表面保護のため薄い酸化膜を形成していてもよい。単結晶シリコン基板1にレーザー照射を行い、基板の内部の一部の領域をポリシリコン化し、ポリシリコン層2を形成する(図1(B))。次に、レーザー照射した単結晶シリコン基板1´に、酸化性雰囲気下で酸化熱処理を行い、単結晶シリコン基板1´の表面及びポリシリコン層2を酸化して、表面酸化膜3、BOX層4を形成するとともに、SOI層5もあわせて形成される(図1(C))。酸化熱処理の後、SOIウェーハ6´の表面酸化膜3を除去することにより、SOIウェーハ6を製造することができる(図1(D))。
ここで、ポリシリコン層は空隙を多く含むために、単結晶シリコンの層よりも酸化速度が速い。このため、酸化熱処理において、酸化性雰囲気下に直接露出している単結晶シリコン基板の表面部分だけではなく、基板内部のポリシリコン層においても酸化反応が進む。一方、単結晶シリコン基板表面とポリシリコン層の間の領域は酸化性雰囲気下に直接さらされておらず、かつ、酸化反応も遅いため、酸化熱処理を行った後も、単結晶シリコンの状態を保っている。したがって、本発明のSOIウェーハの製造方法では、SOI層を形成することができる。
また、準備する単結晶シリコン基板には、デバイス製造プロセスでドーパントイオンをイオン注入する際のスクリーン酸化と同様に、単結晶シリコン基板の表面に薄い酸化膜を形成しておくことで、単結晶シリコン基板への汚染を低減することが可能である。
レーザー照射は、単結晶シリコン基板を室温にして行ってもよいし、例えば、400℃程度に加熱した状態で行ってもよい。この際、温度を高くし過ぎなければ、ポリ粒径(ポリシリコン層内の多結晶の粒径)が大きくなりすぎて、次の工程(酸化熱処理)で十分な酸化速度が得られなくなるようなこともない。このため、レーザー照射時の温度は800℃以下とすることが好ましい。
レーザー照射は、YAGレーザーのような高出力レーザーでは、所定の深さ位置だけではなく、それ以外の半導体ウェーハ部分にも熱エネルギーが伝達する可能性がある。そのために、低出力レーザーである、例えば、フェムト秒レーザーのような超短パルスレーザを用いることがより好ましい。
この場合、前記レーザーの焦点位置を調整することにより前記SOI層の厚さを調整することができる。
また、前記レーザーの焦点深度を変化させて前記ポリシリコン層の厚さを調整することによって、前記BOX層の厚さを調整することができる。
またこのレーザー照射時の焦点位置と焦点深度でSOI層厚が決まるが、この際、酸化熱処理で表面側も酸化されることを予め考慮し、狙いのSOI厚さよりも深く(厚くSOI層が形成されるように)設定することが好ましい。
このような方法とすることで、非常に製造条件の設定がしやすく、また精度よくBOX層やSOI層を形成できるので、高品質のSOIウェーハの製造方法となる。
レーザー照射後に、酸化熱処理を行う。この酸化熱処理は、レーザー照射で生成したポリシリコン層を十分に酸化しきる時間行うことができ、所要時間はポリシリコン層の厚さに依存する。酸化熱処理の際、最初に形成した薄い酸化膜(スクリーン酸化膜)は、スクリーン酸化膜としての機能を考えれば、酸化膜表面に汚染がある可能性があるので、あらかじめ除去しておくことが好ましい。さらに、酸化温度であるが、レーザー照射時に400℃付近で加熱した場合、また加熱を積極的に行っていない場合でも、シリコン基板内部に存在する酸素原子が酸素ドナーを形成し、局所的、ないしはウェーハ全体の抵抗率が変化している可能性がある。このドナー消去も考慮して、酸化温度は800℃以上の高温を使用することが好ましい。
酸化熱処理が完了したら、最後に表面に形成された酸化膜(表面酸化膜)を除去することで、SOIウェーハの製造工程が終了する。
このようにして作製されたSOIウェーハは、1枚のウェーハから作製されることから安価であり、本SOIウェーハを用いて製造された半導体装置も安価で供給されることが期待される。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
[実施例]
抵抗率10Ω・cmのボロンドープ、直径200mm、結晶方位<100>の単結晶シリコン基板を準備した。まずこれをPyro雰囲気下、900℃・10分の酸化処理を行い、表面に20nmの薄い酸化膜を形成した。次にチタンサファイアレーザーを用い、ビーム波長を1080nmとして、ビーム径を約2μm、パルス幅を1nsec、1パルスのエネルギーを100mJとしてレーザー照射処理を行い、深さ2μmに約200nmのポリ層(ポリシリコン層)を形成した(図2)。その後、Pyro雰囲気下、1100℃の酸化熱処理でポリ層を約450nmの酸化膜に変化させた。その際、ウェーハ表面には約1000nmの表面酸化膜が形成されたので、最後にバッファードフッ酸で表面酸化膜を除去してSOIウェーハとした(図3)。
その後、SOIウェーハ上に直径5mmのAu電極を形成し、100点の素子について、BOX耐圧を測定したところ、平均で350Vの破壊電圧を示し、最小破壊電圧は325Vと比較例での測定結果と比べて良好であり、欠陥の少ないBOX層が形成されていることが分かる。
[比較例]
抵抗率10Ω・cmのボロンドープ、直径200mm、結晶方位<100>の単結晶シリコン基板を準備した。この基板に酸素のイオン注入を行い、1350℃で4時間アニールして作製したSIMOXウェーハに、直径5mmのAu電極を形成し、100点の素子について、BOX耐圧を測定したところ、平均で315Vの破壊電圧を示し、最小破壊電圧は195VとBOX膜欠陥に起因する不良が観察された。
以上のように、本発明のSOIウェーハの製造方法であれば、1枚のシリコンウェーハから、SOI層及びBOX層に欠陥をできるだけ含まないSOIウェーハを高品質、低コストで製造できることが明らかになった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1、1´…単結晶シリコン基板、 2…ポリシリコン層、 3…表面酸化膜、
4…BOX層、 5…SOI層、 6、6´…SOIウェーハ。

Claims (3)

  1. 単結晶シリコン基板にBOX層及びSOI層が形成された構造を含むSOIウェーハの製造方法であって、
    単結晶シリコン基板にレーザー照射を行い、前記単結晶シリコン基板の内部の一部の領域をポリシリコン化させることによって、ポリシリコン層を形成する工程、
    前記レーザー照射を行った前記単結晶シリコン基板を酸化性雰囲気下で酸化熱処理をすることで、前記単結晶シリコン基板の表面及び前記ポリシリコン層を酸化して、表面酸化膜及びBOX層を形成する工程、及び
    前記表面酸化膜を除去する工程、
    を含むことを特徴とするSOIウェーハの製造方法。
  2. 前記レーザーの焦点位置を調整することにより前記SOI層の厚さを調整することを特徴とする請求項1に記載のSOIウェーハの製造方法。
  3. 前記レーザーの焦点深度を変化させて前記ポリシリコン層の厚さを調整することによって、前記BOX層の厚さを調整することを特徴とする請求項1又は請求項2に記載のSOIウェーハの製造方法。
JP2018010040A 2018-01-24 2018-01-24 Soiウェーハの製造方法 Active JP6812992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018010040A JP6812992B2 (ja) 2018-01-24 2018-01-24 Soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018010040A JP6812992B2 (ja) 2018-01-24 2018-01-24 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019129233A JP2019129233A (ja) 2019-08-01
JP6812992B2 true JP6812992B2 (ja) 2021-01-13

Family

ID=67473204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018010040A Active JP6812992B2 (ja) 2018-01-24 2018-01-24 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6812992B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7406931B2 (ja) 2019-07-11 2023-12-28 株式会社マキタ 電動作業機
CN112701033B (zh) * 2020-12-29 2022-03-15 济南晶正电子科技有限公司 一种复合衬底的制备方法、复合衬底及复合薄膜

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5931978B2 (ja) * 1977-08-12 1984-08-06 富士通株式会社 半導体装置の製造方法
JP4867162B2 (ja) * 2004-11-30 2012-02-01 セイコーエプソン株式会社 半導体基板の製造方法および半導体装置の製造方法
JP5263261B2 (ja) * 2010-10-29 2013-08-14 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2019129233A (ja) 2019-08-01

Similar Documents

Publication Publication Date Title
JP3036619B2 (ja) Soi基板の製造方法およびsoi基板
JP4876442B2 (ja) Simoxウェーハの製造方法およびsimoxウェーハ
US7727867B2 (en) Method for manufacturing SIMOX wafer
JP5061489B2 (ja) Simoxウェーハの製造方法
JP2005252244A (ja) 半導体基板の製造方法
KR19980080967A (ko) 이온 주입에 의한 손상으로부터 고효율로 회복되는 soi 기판의 제조 방법
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
JP6544807B2 (ja) ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置
JP6812992B2 (ja) Soiウェーハの製造方法
JP2007208023A (ja) Simoxウェーハの製造方法
US8609521B2 (en) Method of manufacturing semiconductor device
JP5496540B2 (ja) 半導体基板の作製方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP5320954B2 (ja) Soiウェーハの製造方法
JPS59124136A (ja) 半導体ウエハの処理方法
JP2008235495A (ja) Soiウェーハ及びその製造方法
JP5692241B2 (ja) 逆阻止型半導体素子の製造方法
JP6859964B2 (ja) 高周波用soiウェーハの製造方法
JPS62104021A (ja) シリコン半導体層の形成方法
TWI733905B (zh) 裝置形成方法
TWI833756B (zh) 吸除層的形成方法
JP6922851B2 (ja) ゲッタリング層の形成方法
JP2008270592A (ja) Soi基板の製造方法
CN110578168B (zh) 吸除层的形成方法及硅晶圆
JP2718074B2 (ja) 薄膜半導体層の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201130

R150 Certificate of patent or registration of utility model

Ref document number: 6812992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250