JP5298700B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP5298700B2
JP5298700B2 JP2008212163A JP2008212163A JP5298700B2 JP 5298700 B2 JP5298700 B2 JP 5298700B2 JP 2008212163 A JP2008212163 A JP 2008212163A JP 2008212163 A JP2008212163 A JP 2008212163A JP 5298700 B2 JP5298700 B2 JP 5298700B2
Authority
JP
Japan
Prior art keywords
silicon wafer
oxide film
step structure
thermal oxide
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008212163A
Other languages
English (en)
Other versions
JP2010050230A (ja
Inventor
剛 大槻
史夫 田原
孝俊 名古屋
清 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008212163A priority Critical patent/JP5298700B2/ja
Publication of JP2010050230A publication Critical patent/JP2010050230A/ja
Application granted granted Critical
Publication of JP5298700B2 publication Critical patent/JP5298700B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Description

本発明は、シリコンウェーハの製造方法及びシリコンウェーハに関し、詳しくは、原子レベルで平坦なシリコンウェーハの製造方法及びシリコンウェーハに関するものである。
半導体シリコンウェーハの主表面にはMOS(Metal Oxide Semiconductor)キャパシタやトランジスタ等の半導体素子が形成される。これらの中でも、MOSトランジスタにおいてはチャネルを流れるキャリアの大部分は、チャネル最表面、すなわち、チャネル表面から深さ3nm程度の反転層領域を流れていると考えられる。
そして、このキャリアの移動度を劣化させる要因として、チャネル不純物、フォノン、あるいはチャネル表面のラフネスによるキャリアの散乱が知られている。
そこで、チャネル不純物による散乱を抑制する技術としては、例えば、SOI(Silicon On Insulator)層にトランジスタを形成し、チャネルを完全空乏化することで、不純物濃度を下げ、キャリア移動度の劣化を抑制する技術が提案されている。一方、フォノン散乱を抑制するためには、半導体の格子振動を抑制すればよく、トランジスタを低温で動作させることが有効であると考えられる。
しかし、微細化が進むことで、チャネル領域の面積が小さくなり、チャネル中に存在する不純物が少なくなり、不純物によるキャリアの散乱は、キャリア移動度劣化の主な要因ではなくなってくると考えられる。さらに、フォノン散乱については、半導体材料とトランジスタの動作温度によって決定されるため、材料ベースでの対策、改善は困難と考えられる。
したがって、キャリア移動度を改善し、微細トランジスタの特性を向上させるためには、チャネル表面のラフネスを原子レベルで制御して平坦化することで、キャリアの散乱を抑制することが重要となる。
そこで、表面のラフネスを改善する手段として、シリコンウェーハ表面を、水素ガスやアルゴンガス雰囲気中でアニールして、ウェーハ表面のシリコン原子を再構成し、平坦面を形成する技術が開示されているが、微細トランジスタのキャリア移動度を低減する上で、最適な原子レベルの平坦面(テラス)を有するシリコンウェーハおよびその製造方法は明らかにされていなかった(例えば特許文献1参照)。
一方、通常のゲート酸化前プロセス処理済みのシリコン基板を超高真空チャンバー内にセットし、トランジスタを形成する活性領域において電子ビーム照射による局所加熱法で清浄表面を得て、シリコンの表面原子が再配列し、表面にステップが現れた状態でシリコン基板を大気中に取り出し活性領域に形成された清浄表面上に通常の熱酸化により極薄のゲート酸化膜を形成する方法が開示されているが、ウェーハ表面の活性面の保護の取り扱いについては記載されていない(例えば特許文献2参照)。
また、このステップが現われた面に対しては、酸化が均一に進むと記載されているが、酸化が均一に進むとは考えられない(例えば非特許文献1参照)。
さらに、ステップ構造を有するウェーハ表面に、ステップ構造を維持したまま、絶縁膜としてシリコン酸化膜を形成し、このステップ構造を保存したままシリコン酸化膜を表面に形成しておくことによって、大気中など酸素の含まれる雰囲気に置かれても、自然酸化膜の形成が抑制されるため良好な原子レベルの平坦面(テラス)が失われないという作用効果が得られることが開示されているが、酸化膜の制御については記載されていなかった(例えば特許文献3参照)。
このようにアニール直後の平坦面はステップ−テラス構造となっており極めて活性面であるため、大気中の酸素により酸化される。この酸化機構や状態について、詳細な検討が行なわれておらず、原子レベルで平坦なウェーハを現実に供給することが難しかった。
特開平8−264401号公報 特開平9−102459号公報 特開2008−109014号公報 M. Morita et. al., "Control factor of Native oxide growth on silicon in air or in ultra pure water", Appl. Phys. Lett., 55, 562 (1989).
本発明は上記問題に鑑みてなされたものであり、ステップ構造を維持し、原子レベルで平坦なシリコンウェーハの製造方法及びシリコンウェーハを提供することを目的とする。
上記課題を解決するため、本発明では、平坦面(テラス)が結晶面である段差(ステップ)構造を有するシリコンウェーハの製造方法であって、少なくとも、準備したシリコンウェーハに表面平坦化のための熱処理を行い、ステップ構造を形成する工程と、前記平坦化熱処理されステップ構造が形成されたシリコンウェーハの表面上に1〜2nmの熱酸化膜を形成する工程とを有し、前記平坦化熱処理の工程後に連続して前記熱酸化膜を形成する工程が行われることを特徴とするシリコンウェーハの製造方法を提供する。
このように、平坦化熱処理の工程後に連続して熱酸化膜を形成する工程が行われることで、ステップ構造が形成されたシリコンウェーハの表面に自然酸化膜が形成されることを防止することができ、形成されたステップ構造を維持し、原子レベルで平坦なシリコンウェーハを製造することができる。
また、平坦化熱処理されステップ構造が形成されたシリコンウェーハの表面上に1〜2nmの熱酸化膜を形成することで、ステップ構造を崩すことなく、安定した原子レベルで平坦なシリコンウェーハを製造することができる。
この場合、前記平坦面は結晶面を(100)面とすることが好ましい。
このように、平坦面は結晶面を(100)面とすることで、実際のデバイスの製造において、そのまま使用することができるシリコンウェーハを製造することができる。
また、前記平坦化熱処理は、水素、アルゴンのうち少なくとも1つを含む不活性ガス雰囲気下において、1100℃以上1250℃以下の温度で、20分以上4時間以下熱処理することが好ましい。
このように、1100℃以上1250℃以下の温度で、20分以上4時間以下熱処理することで、低温または短時間の熱処理では形成することができないステップ構造を形成することができる。また、上記条件とすることで、高温または長時間の熱処理で懸念されるシリコンウェーハの金属汚染が増大してしまうことを防止することができ、さらに、シリコンウェーハへのスリップ転位の発生の可能性を低下させて、熱処理装置の部材の寿命を長くすることができる。
また、水素、アルゴンのうち少なくとも1つを含む不活性ガス雰囲気下において、熱処理することで、シリコンウェーハ表面の原子の再構成を行い、より確実にシリコンウェーハ表面にステップ構造を形成することができる。
また、前記熱酸化膜の形成は、前記平坦化熱処理後に600℃以上800℃以下の温度でウェーハ取り出しを行うことにより形成することが好ましい。
このように、平坦化熱処理後に炉から600℃以上800℃以下の温度でウェーハ取り出しを行うことにより熱酸化膜を形成することで、熱酸化膜を形成するための特別な設備を必要としないで、熱酸化膜を形成することができる。また、平坦化熱処理後に続けて熱酸化膜が形成されることで、シリコンウェーハの表面に自然酸化膜が形成されることを確実に防止して、安定したステップ構造を維持することができる。
この場合、ウェーハ取り出しは、酸素雰囲気下において行うことができる。
このように、酸素雰囲気下においてウェーハ取り出しを行うことで、シリコンウェーハ表面に自然酸化膜が形成される前に熱酸化膜をすばやく形成することができ、ステップ構造を維持することができる。
また、本発明では、平坦面(テラス)が結晶面である段差(ステップ)構造を有するシリコンウェーハであって、少なくとも、前記シリコンウェーハの表面上に前記ステップ構造を維持するための1〜2nmの熱酸化膜を有するものであることを特徴とするシリコンウェーハを提供する。
このように、シリコンウェーハの表面上にステップ構造を維持するための1〜2nmの熱酸化膜を有するものであることで、シリコンウェーハの表面上に自然酸化膜が形成されることを防止することができ、ステップ構造を維持し、原子レベルで平坦なシリコンウェーハとすることができる。
この場合、前記平坦面は結晶面が(100)面であることが好ましい。
このように、平坦面は結晶面が(100)面であることで、実際のデバイスの製造において、そのまま使用することができる。
以上説明したように、本発明のシリコンウェーハの製造方法は、準備したシリコンウェーハに表面平坦化のための熱処理を行い、ステップ構造を形成する工程の後、連続して平坦化熱処理されステップ構造が形成されたシリコンウェーハの表面上に直接1〜2nmの熱酸化膜を形成する工程が行われる。これによって、シリコンウェーハの表面にステップ構造が形成され、また、そのシリコンウェーハの表面に自然酸化膜が形成されることを防止することができる。そして、形成されたステップ構造を維持し、原子レベルで平坦なシリコンウェーハを製造することができる。
以下、本発明についてより具体的に説明する。
前述のように、キャリア移動度を改善し、微細トランジスタの特性を向上させるためには、チャネル表面のラフネスを原子レベルで制御して平坦化することで、キャリアの散乱を抑制することが重要であるが、ウェーハ表面は平坦化されステップ構造を有している場合、極めて活性面であるため、大気中の酸素によりすぐに酸化されてしまう。しかし、この酸化の機構や状態について、詳細な検討が行われていないため、原子レベルで平坦なウェーハを供給することが難しかった。
そこで、本発明者らは、ステップ構造の酸化機構に着目し、酸化膜が厚くなると薄い場合とは酸化機構が異なり、ステップ−テラス端面が丸くなり、またテラス面も酸化がより進行することで界面が荒れてしまうことから、ステップ構造を有するシリコンウェーハ表面に薄い熱酸化膜を形成することを想到し、2nm程度の厚さの熱酸化膜を形成することを試みた。
ここで、図1はステップ構造を有するシリコンウェーハ表面に熱酸化膜を形成した場合のAFM(原子間力顕微鏡)像を示す図である。
図1(a)のように、熱酸化膜の厚さが2.0nmの場合には、ステップ構造を確認することができるが、図1(b)のように、熱酸化膜の厚さが2.1nmの場合には、ステップ構造を確認することはできないことがわかる。
このように、ステップ構造を有するシリコンウェーハ表面に熱酸化膜を形成した結果、熱酸化膜が厚くなるとステップ構造が崩れてしまうが、熱酸化膜の厚さが2nm以下の場合には、ステップ構造を維持したまま、表面を大気中で安定に保持できることを見出した。
次に、図2は図1(a)のステップ構造を有するシリコンウェーハ表面に2nmの熱酸化膜を形成した場合の膜厚を電流AFMで評価した図(電流AFM像)である。図2より、電流分布があり、熱酸化膜の膜厚が均一ではなく、ムラがあることがわかる。
このように、ステップ構造を有するシリコンウェーハ表面に形成される酸化膜は必ずしも均一でないことがわかった。
また、図3はステップ構造を有するシリコンウェーハ表面に2nmの熱酸化膜を形成した場合の図2の電流AFM像より膜厚周期をパワースペクトル解析した結果を示す図である。さらに、図4は図1(a)のステップ構造を有するシリコンウェーハ表面に2nmの熱酸化膜を形成した場合のAFM像よりパワースペクトル解析をした結果を示す図である。
図3、4より、両者ともに周波数0.03μm付近にピークが見られることから、図3の電流AFMで得られた熱酸化膜厚分布は図1(a)のシリコンウェーハ表面のステップテラス周期と一致することがわかる。
このことより、薄い熱酸化膜の酸化機構が図5のように、レイヤーバイレイヤー酸化を起こすということがわかった。
なお、電流AFMとは、AFMの針先に電圧を印加しながら走査し、このときの流れる電流値をモニタするものである。すなわち、熱酸化膜の膜厚が薄いと電流がたくさん流れ、逆に厚いと電流が流れにくくなることで、極薄酸化膜の膜厚分布を調べることが可能である。
また、ステップ構造を有するシリコンウェーハ表面に1〜2nmの薄い酸化膜を形成したウェーハを例えばRCA洗浄すると、図5のような薄い熱酸化膜の酸化機構が原因となり、図6のように非常に強い面荒れを起こしてしまうこともわかった。これは、テラス部の酸化膜厚の薄いところがRCA洗浄液によりエッチングされ、表面シリコンがエッチングされたためと考えられる。そして、洗浄液にアンモニアが含まれているため、シリコンに対して異方性のあるアンモニアが接触することでシリコン面を荒らしてしまうと考えられる。そのため、ステップ構造を有するシリコンウェーハ表面に1〜2nmの薄い酸化膜を形成したシリコンウェーハを用いて、MOSトランジスタ等を形成する際には、使用直前に熱酸化膜だけを除去するHF(フッ酸溶液)で洗浄を行なうことで、酸化膜だけを除去して、原子レベルで平坦なシリコンウェーハとして使用することができることもわかった。
本発明は、上記の発見および知見に基づいて完成されたものであり、以下、本発明についてさらに詳細に説明するが、本発明はこれらに限定されるものではない。
本発明のシリコンウェーハは、平坦面(テラス)が結晶面である段差(ステップ)構造を有するシリコンウェーハであって、少なくとも、シリコンウェーハの表面上にステップ構造を維持するための1〜2nmの熱酸化膜を有するものである。
図1(a)より、熱酸化膜の厚さが2nmの場合には、ステップ構造を確認することができるが、図1(b)より、熱酸化膜の厚さが2.1nmの場合には、ステップ構造を確認することはできないことがわかる。
このように、シリコンウェーハの表面上にステップ構造を維持するために形成する熱酸化膜が厚くなるとステップ構造が崩れてしまうが、熱酸化膜の厚さが2nm以下の場合には、ステップ構造を維持したまま、表面を大気中で安定に保持できる。そして、シリコンウェーハの表面上に自然酸化膜を介することなく直接熱酸化膜が形成されていることで、自然酸化膜の形成を防止することができるとともに、ステップ構造を維持し、原子レベルで平坦なシリコンウェーハとすることができる。
また、本発明のシリコンウェーハでは、平坦面は結晶面が(100)面であることが好ましい。
このように、平坦面は結晶面が(100)面であることで、実際のデバイスの製造において、新たな加工を行うことなく、そのまま使用することができ、実用的なシリコンウェーハとすることができる。
次に、本発明のシリコンウェーハの製造方法の一例を説明するが、本発明はこれらに限定されるわけではない。
まず、シリコンウェーハを準備する。そして、そのシリコンウェーハに表面平坦化のための熱処理を行い、ステップ構造を形成する。この場合、平坦面は結晶面を(100)面とすることができる。
このように、平坦面は結晶面を(100)面とすることで、実際のデバイスの製造において、新たな加工を行うことなく、そのまま使用することができ、実用的なシリコンウェーハを製造することができる。
次に、平坦化熱処理されステップ構造が形成されたシリコンウェーハの表面上に1〜2nmの熱酸化膜を形成する。このとき、平坦化熱処理の工程に連続して熱酸化膜を形成する工程を行う。
このように、平坦化熱処理の工程と熱酸化膜を形成する工程が連続して行われることで、ステップ構造を有するシリコンウェーハの表面上に自然酸化膜が形成されるのを防止することができる。従って、ステップ構造の上に直接薄い熱酸化膜が形成されることになる。
そのため、形成されたステップ構造を維持し、原子レベルで平坦なシリコンウェーハを製造することができる。
また、ステップ構造が形成されたシリコンウェーハの表面上に1〜2nmの熱酸化膜を形成することで、ステップ構造を崩すことなく、安定した原子レベルで平坦なシリコンウェーハを製造することができる。
また、本発明のシリコンウェーハの製造方法では、平坦化熱処理は、水素、アルゴンのうち少なくとも1つを含む不活性ガス雰囲気下において、1100℃以上1250℃以下の温度で、20分以上4時間以下熱処理することができる。
このように、1100℃以上1250℃以下の温度で、20分以上4時間以下熱処理することで、低温または短時間の熱処理では形成することができないステップ構造を確実に形成することができる。また、高温または長時間の熱処理ではシリコンウェーハの金属汚染が増大してしまうことを防止することができ、さらに、シリコンウェーハへのスリップ転位の発生の可能性を低下させることができるとともに、熱処理装置の部材の寿命を長くすることもできる。
さらに、水素、アルゴンのうち少なくとも1つを含む不活性ガス雰囲気下において、熱処理することで、シリコンウェーハ表面の原子の再構成を行い、シリコンウェーハ表面にステップ構造を形成することができる。また、酸化性ガスが混入しないことで、シリコンウェーハ表面が酸化されてシリコン表面の原子が再構成されなくなることを防止することができる。
また、本発明のシリコンウェーハの製造方法では、熱酸化膜の形成は、平坦化熱処理後に600℃以上800℃以下の温度でウェーハ取り出しを行うことにより形成することができる。
このように、平坦化熱処理後に炉から600℃以上800℃以下の温度でウェーハ取り出しを行うことにより熱酸化膜を形成することで、熱酸化膜を形成するための特別な設備を必要としないで、熱酸化膜を形成することができる。また、平坦化熱処理後に続けて熱酸化膜が形成されることで、シリコンウェーハの表面に自然酸化膜が形成されることを確実に防止して、安定したステップ構造を維持することができる。
この場合、ウェーハ取り出しは、酸素雰囲気下において行うことができる。
このように、酸素雰囲気下においてウェーハ取り出しを行うことで、シリコンウェーハ表面に自然酸化膜が形成される前に容易に熱酸化膜を形成することができ、テラス構造を維持することができる。
そして、このようにして製造したシリコンウェーハを用いて、MOSトランジスタ等を形成する際には、使用直前にHFで洗浄を行なうことで、簡単に熱酸化膜を除去して、原子レベルで平坦なシリコンウェーハとして使用することができる。
次に本発明の実施例、比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、2、比較例1)
まず、試料として、ボロンをドープした直径200mmのP型半導体シリコンウェーハを準備した。このウェーハは、抵抗率10Ω・cmであり、また、スライス加工時に0.3度傾けて加工されており、計算上のテラス長さは26nmであった。
次に、アルゴン雰囲気下の縦型炉において、温度を1050℃(比較例1)、1100℃(実施例1)、1200℃(実施例2)の3水準に分けて1時間アニールした。このアニール工程はいわゆるシリコン基板表面平坦化である。そして、いずれのウェーハも取り出し温度を700℃として、ウェーハ表面には1.6nmの薄い熱酸化膜を形成した。
ここで、図7はAFM像を示す図である。実施例1、2(アニール温度1100℃、1200℃)はステップ構造を確認することができるが、比較例1(アニール温度1050℃)では、ステップ構造を確認することができないことがわかる。
このことより、比較例1のアニール温度では、ステップ構造が形成されないことがわかる。
その後、それぞれのウェーハに1%HFで2分間エッチングした。このときのAFM像及び表面ラフネス値を図9に示す。
図9より、実施例1、2(アニール温度1100℃、1200℃)はステップ構造を確認することができ、表面ラフネス値(Ra)も良好である。しかし、比較例1(アニール温度1050℃)では、ステップが崩れており、表面ラフネス値(Ra)も実施例1、2よりも悪化していることがわかる。
(実施例3、4、比較例2、3)
次に、実施例1、2と同様に試料として準備されたウェーハをアルゴン雰囲気下の縦型炉において、温度を1200℃で1時間アニールした。そして、ウェーハの取り出し温度を500℃(比較例2)、600℃(実施例3)、800℃(実施例4)、900℃(比較例3)として、ウェーハ表面に熱酸化膜を形成した。
ここで、図8はAFM像を示す図である。実施例3、4(取り出し温度600℃、800℃)はステップ構造を確認することができるが、比較例2、3(取り出し温度500℃、900℃)では、ステップ構造を確認することができないことがわかる。
このことより、比較例2の取り出し温度では、熱酸化膜厚が1nm未満となり、自然酸化膜が形成されてしまうために、ステップ構造が崩れていることがわかる。また、比較例3の取り出し温度では、熱酸化膜の膜厚が2nmよりも厚くなったために、ステップ構造が崩れていることがわかる。
その後、それぞれのウェーハについて、1%HFで2分間エッチングしたものとしないものの両方ともに、RCA洗浄した。このときのAFM像及び表面ラフネス値(Ra)を図10に示す。
図10より、熱酸化膜だけを除去するHF処理を行った場合、実施例3、4(取り出し温度600℃、800℃)はステップ構造を確認することができ、表面ラフネス値(Ra)も良好である。比較例2、3(取り出し温度500℃、900℃)は、図8からもわかるようにHF処理を行う前からステップ構造が崩れているために、熱酸化膜だけを除去するHF処理を行った場合であっても、ステップ構造を確認することができず、表面ラフネス値(Ra)も実施例1、2よりも悪化していることがわかる。
一方、HF処理を行わずにRCA洗浄したものは、すべての取り出し温度でステップ構造が崩れており、表面ラフネス値(Ra)もHF処理を行ったものよりも悪化していることがわかる。このことより、ステップ構造を有するシリコンウェーハ表面に薄い酸化膜を形成したシリコンウェーハに熱酸化膜だけを除去するHF処理を行なうことで、原子レベルで平坦なシリコンウェーハとして使用することができることがわかる。
以上のことから、本発明のシリコンウェーハの製造方法によれば、平坦化熱処理の工程を行って、ウェーハにステップ構造を形成した後に、連続して熱酸化膜を形成する工程が行われることで、シリコンウェーハの表面に自然酸化膜が形成されることを防止することができ、形成されたステップ構造を崩すことなく、安定した原子レベルで平坦なシリコンウェーハを製造することができる
また、本発明のシリコンウェーハは、ステップ構造を有するシリコンウェーハの表面上に、ステップ構造を維持するための1〜2nmの熱酸化膜を有するものであることで、シリコンウェーハの表面上に自然酸化膜が形成されることを防止することができ、ステップ構造を維持し、原子レベルで平坦なシリコンウェーハを得ることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
ステップ構造を有するシリコンウェーハ表面に熱酸化膜を形成した場合のAFM像を示す図である。 ステップ構造を有するシリコンウェーハ表面に2nmの熱酸化膜を形成した場合の膜厚を電流AFMで評価した図である。 ステップ構造を有するシリコンウェーハ表面に2nmの熱酸化膜を形成した場合の電流AFM像より膜厚周期をパワースペクトル解析した結果を示す図である。 ステップ構造を有するシリコンウェーハ表面に2nmの熱酸化膜を形成した場合のAFM像よりパワースペクトル解析をした結果を示す図である。 薄い熱酸化膜の酸化機構を示す図である。 ステップ構造を有するシリコンウェーハ表面に2nmの熱酸化膜を形成したウェーハをRCA洗浄した場合のAFM像を示す図である。 実施例1、2、比較例1におけるAFM像を示す図である。 実施例3、4、比較例2、3におけるAFM像を示す図である。 実施例1、2、比較例1におけるHF処理をした場合のAFM像を示す図及び表面ラフネス値である。 実施例3、4、比較例2、3におけるHF処理の有無によるAFM像を示す図及び表面ラフネス値である。

Claims (3)

  1. 平坦面(テラス)が結晶面である段差(ステップ)構造を有するシリコンウェーハの製造方法であって、少なくとも、準備したシリコンウェーハに表面平坦化のための熱処理を行い、ステップ構造を形成する工程と、前記平坦化熱処理後に酸素雰囲気下において600℃以上800℃以下の温度でウェーハ取り出しを行うことにより前記平坦化熱処理されステップ構造が形成されたシリコンウェーハの表面上に1〜2nmの熱酸化膜を形成する工程とを有し、前記平坦化熱処理の工程後に連続して前記熱酸化膜を形成する工程が行われ、その後、HFで洗浄を行うことにより前記熱酸化膜を除去する工程を有することを特徴とするシリコンウェーハの製造方法。
  2. 前記平坦面は結晶面を(100)面とすることを特徴とする請求項1に記載のシリコンウェーハの製造方法。
  3. 前記平坦化熱処理は、水素、アルゴンのうち少なくとも1つを含む不活性ガス雰囲気下において、1100℃以上1250℃以下の温度で、20分以上4時間以下熱処理することを特徴とする請求項1または請求項2に記載のシリコンウェーハの製造方法。
JP2008212163A 2008-08-20 2008-08-20 シリコンウェーハの製造方法 Active JP5298700B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008212163A JP5298700B2 (ja) 2008-08-20 2008-08-20 シリコンウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008212163A JP5298700B2 (ja) 2008-08-20 2008-08-20 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2010050230A JP2010050230A (ja) 2010-03-04
JP5298700B2 true JP5298700B2 (ja) 2013-09-25

Family

ID=42067089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008212163A Active JP5298700B2 (ja) 2008-08-20 2008-08-20 シリコンウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5298700B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153658B2 (en) 2011-11-17 2015-10-06 Tohoku University Semiconductor device and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3095519B2 (ja) * 1992-04-22 2000-10-03 株式会社東芝 半導体装置の製造方法
JPH11176828A (ja) * 1997-12-12 1999-07-02 Fujitsu Ltd シリコン酸化膜の形成方法
JP2000277526A (ja) * 1999-03-24 2000-10-06 Canon Inc 半導体製造装置及びそれを用いた半導体部材の製造方法
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Sumco 半導体基板の製造方法
JP2008109014A (ja) * 2006-10-27 2008-05-08 Covalent Materials Corp 半導体ウェーハおよびその製造方法

Also Published As

Publication number Publication date
JP2010050230A (ja) 2010-03-04

Similar Documents

Publication Publication Date Title
JP2006216826A (ja) Soiウェーハの製造方法
TW201230178A (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
KR102453743B1 (ko) 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
JP2006270000A (ja) 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
TW201203391A (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
JP2009149481A (ja) 半導体基板の製造方法
JP3733792B2 (ja) 炭化珪素半導体素子の製造方法
TW201203385A (en) Silicon carbide semiconductor device manufacturing method
JP5540919B2 (ja) 炭化珪素半導体の洗浄方法
JP2009272471A (ja) 貼り合わせウェーハの製造方法
JP2010251724A (ja) 半導体基板の作製方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JP2009105314A (ja) 半導体基板の製造方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
CN105324834A (zh) 硅晶圆的热处理方法
JP2009283922A (ja) 半導体基板の作製方法
JP2012004270A (ja) 炭化珪素半導体の洗浄方法、炭化珪素半導体および炭化珪素半導体装置
JP2004363326A (ja) 炭化珪素半導体素子の製造方法
JP5298700B2 (ja) シリコンウェーハの製造方法
JP2006140187A (ja) 半導体ウェーハの製造方法
JP2010062291A (ja) 半導体基板及びその製造方法
JP5200412B2 (ja) Soi基板の製造方法
JP4757519B2 (ja) 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
JP2007180416A (ja) Soiウェーハの製造方法
JP4978544B2 (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Ref document number: 5298700

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250