JP2008270592A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP2008270592A JP2008270592A JP2007112731A JP2007112731A JP2008270592A JP 2008270592 A JP2008270592 A JP 2008270592A JP 2007112731 A JP2007112731 A JP 2007112731A JP 2007112731 A JP2007112731 A JP 2007112731A JP 2008270592 A JP2008270592 A JP 2008270592A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- ion implantation
- heat treatment
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000005468 ion implantation Methods 0.000 claims abstract description 41
- 238000010438 heat treatment Methods 0.000 claims abstract description 40
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 36
- 239000001301 oxygen Substances 0.000 claims abstract description 36
- 238000005247 gettering Methods 0.000 claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 23
- 230000007935 neutral effect Effects 0.000 claims abstract description 21
- -1 oxygen ions Chemical class 0.000 claims abstract description 18
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 230000001133 acceleration Effects 0.000 claims description 11
- 229910052786 argon Inorganic materials 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 63
- 235000012431 wafers Nutrition 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000012300 argon atmosphere Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
Abstract
【課題】 裏面にゲッタリング層を有するＳＯＩ基板を、簡略な工程でかつ低コストで製造するための製造方法を提供する。
【解決手段】 少なくとも、単結晶シリコン基板のいずれか一方の主表面から酸素イオンを注入して酸素イオン注入層を形成した後、該単結晶シリコン基板に対して形成した酸素イオン注入層を埋め込み酸化膜層に変化させる酸化膜形成熱処理を行ってＳＯＩ基板を製造する方法において、前記酸化膜形成熱処理を行った後に、裏面に中性元素イオンを１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満のドーズ量で注入してイオン注入ダメージ層を形成し、その後の熱処理で、金属不純物を前記イオン注入ダメージ層にゲッタリングさせることにより表面側の金属不純物濃度を減少させることができるようにすることを特徴とするＳＯＩ基板の製造方法。
【選択図】 なし
【解決手段】 少なくとも、単結晶シリコン基板のいずれか一方の主表面から酸素イオンを注入して酸素イオン注入層を形成した後、該単結晶シリコン基板に対して形成した酸素イオン注入層を埋め込み酸化膜層に変化させる酸化膜形成熱処理を行ってＳＯＩ基板を製造する方法において、前記酸化膜形成熱処理を行った後に、裏面に中性元素イオンを１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満のドーズ量で注入してイオン注入ダメージ層を形成し、その後の熱処理で、金属不純物を前記イオン注入ダメージ層にゲッタリングさせることにより表面側の金属不純物濃度を減少させることができるようにすることを特徴とするＳＯＩ基板の製造方法。
【選択図】 なし
Description
本発明は、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）法によるＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の製造方法に関し、より詳しくは、ゲッタリング能力を有するＳＯＩ基板の製造方法に関する。
半導体素子用の基板の一つとして、絶縁膜である埋め込みシリコン酸化膜（以下ＢＯＸ層と呼ぶ）の上にシリコン層（以下ＳＯＩ層と呼ぶ）を形成したＳＯＩ基板がある。このＳＯＩ基板は、デバイス作製領域となるウェーハ表層部のＳＯＩ層が埋め込みシリコン酸化膜層（ＢＯＸ層）により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このＳＯＩ基板を製造する代表的な方法として、ウェーハ貼り合わせ法やＳＩＭＯＸ法が挙げられる。ウェーハ貼り合わせ法は、例えば２枚の単結晶シリコン基板（シリコンウェーハ）のうちの一方の表面に熱酸化膜を形成した後、この形成した熱酸化膜を介して２枚のウェーハを密着させ、結合熱処理を施すことによって結合力を高め、その後に片方のウェーハを鏡面研磨等により薄膜化することによってＳＯＩ基板を製造する方法である。
一方、ＳＩＭＯＸ法は、単結晶シリコン基板の内部に酸素をイオン注入し、その後に高温熱処理（酸化膜形成熱処理）を行って注入した酸素とシリコンとを反応させてＢＯＸ層を形成することによってＳＯＩ基板を製造する方法である。
具体的には、例えば、３００〜５００℃程度に熱せられた単結晶シリコン基板に対し、一方の表面から酸素イオンを注入する。イオン注入条件としては、一般的に１５０〜２００ｋｅＶの加速電圧とし、酸素イオンドーズ量を１〜２×１０１８／ｃｍ２程度以上を注入する高ドーズとする方法と、それ以下の低ドーズとする方法に分けられる。更には、２〜４×１０１７／ｃｍ２程度の酸素イオンを注入した後、１〜５×１０１５／ｃｍ２程度のダメージ注入を行い、ＩＴＯＸ（Ｉｎｔｅｒｎａｌ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）効果を助長させるＭＬＤ（Ｍｏｄｉｆｉｅｄ Ｌｏｗ Ｄｏｓｅ）と呼ばれる方法もある。酸素イオンを注入した後は、例えば酸素を５０％以下含む不活性ガス中で、高温の酸化膜形成熱処理（一般的には１３００℃以上）を行うことにより、注入した酸素（酸素イオン注入層）を厚さが１００〜２００ｎｍ程度の酸化膜（ＢＯＸ層）に変化させる。
具体的には、例えば、３００〜５００℃程度に熱せられた単結晶シリコン基板に対し、一方の表面から酸素イオンを注入する。イオン注入条件としては、一般的に１５０〜２００ｋｅＶの加速電圧とし、酸素イオンドーズ量を１〜２×１０１８／ｃｍ２程度以上を注入する高ドーズとする方法と、それ以下の低ドーズとする方法に分けられる。更には、２〜４×１０１７／ｃｍ２程度の酸素イオンを注入した後、１〜５×１０１５／ｃｍ２程度のダメージ注入を行い、ＩＴＯＸ（Ｉｎｔｅｒｎａｌ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ）効果を助長させるＭＬＤ（Ｍｏｄｉｆｉｅｄ Ｌｏｗ Ｄｏｓｅ）と呼ばれる方法もある。酸素イオンを注入した後は、例えば酸素を５０％以下含む不活性ガス中で、高温の酸化膜形成熱処理（一般的には１３００℃以上）を行うことにより、注入した酸素（酸素イオン注入層）を厚さが１００〜２００ｎｍ程度の酸化膜（ＢＯＸ層）に変化させる。
このようなＳＩＭＯＸ法によるＳＯＩ基板の製造では、上記のウェーハ貼り合せ法と比較すると、製造工程が簡略であること、また２枚のウェーハを必要とせず１枚の単結晶シリコン基板から製造できるので基板代が低コスト化できること、が利点として考えられている。
しかしながら、このＳＩＭＯＸ基板においては、イオン注入によるＢＯＸ形成時において、ＢＯＸ層とその直下のシリコン層の間に歪が生じ、そこが金属のトラップ源となってＢＯＸ層下のシリコン層の金属不純物、特に、高温の酸化膜形成熱処理中に熱処理炉内のＳｉＣ部材から主に導入されるＮｉの濃度が高くなる傾向がある。その場合には、ＢＯＸ層の電気特性、とくに絶縁耐圧が劣化し、デバイス特性を劣化させるといった問題がある。
そこで、このようなＢＯＸ層下のシリコン層のＮｉ濃度上昇を抑制するために、Ｎｉをはじめとした金属不純物を捕獲して半導体素子の活性層となる領域から除去する能力（ゲッタリング能力）を有するゲッタリング層を形成することが重要となる。
そのため、裏面にゲッタリング層としてのポリシリコン層を形成した基板を出発原料として使用する方法がある。しかし、この方法では基板の価格が高くなりコストメリットが減少すること、ポリシリコン層の膜厚均一性が悪い為にＳＯＩ基板の平坦度が悪くなること、が問題である。
そのため、裏面にゲッタリング層としてのポリシリコン層を形成した基板を出発原料として使用する方法がある。しかし、この方法では基板の価格が高くなりコストメリットが減少すること、ポリシリコン層の膜厚均一性が悪い為にＳＯＩ基板の平坦度が悪くなること、が問題である。
また、イオン注入などで結晶欠陥を裏面に導入した基板を出発原料として使用した場合、高温の酸化膜形成熱処理において導入した結晶欠陥が回復し、ゲッタリング層として寄与しないことがある。
熱処理中に欠陥が回復しないようにするには、導入する結晶欠陥を多く、即ち、イオン注入の場合にはドーズ量を多くする必要がある。加えて、高温の酸化膜形成熱処理が酸化性雰囲気下で行なわれる場合には、表面、裏面共に厚い酸化膜が形成される為に、裏面の浅い部分に導入した結晶欠陥は酸化膜になってしまってゲッタリング層として寄与しないことがある。そこで、酸化膜形成後にも欠陥層を維持するには、酸化膜形成厚さよりも深く結晶欠陥を導入する必要がある。即ち、イオン注入の場合には、加速電圧を高くする必要がある。このような、ドーズ量が多く、加速電圧も高いイオン注入を実施することは、簡略な工程で低コストであるような製造方法とはならない。
熱処理中に欠陥が回復しないようにするには、導入する結晶欠陥を多く、即ち、イオン注入の場合にはドーズ量を多くする必要がある。加えて、高温の酸化膜形成熱処理が酸化性雰囲気下で行なわれる場合には、表面、裏面共に厚い酸化膜が形成される為に、裏面の浅い部分に導入した結晶欠陥は酸化膜になってしまってゲッタリング層として寄与しないことがある。そこで、酸化膜形成後にも欠陥層を維持するには、酸化膜形成厚さよりも深く結晶欠陥を導入する必要がある。即ち、イオン注入の場合には、加速電圧を高くする必要がある。このような、ドーズ量が多く、加速電圧も高いイオン注入を実施することは、簡略な工程で低コストであるような製造方法とはならない。
その他、ＳＩＭＯＸ法のゲッタリング方法としては、部分ＳＩＭＯＸ基板において、高温熱処理を行った後、基板裏面にレーザ照射もしくはイオン注入もしくはサンドブラストもしくは多結晶シリコン層堆積を行うことによって結晶欠陥もしくは結晶歪を導入する方法（例えば特許文献１参照）が提示されている。また、アルゴンイオンを注入することによってＳＯＩ層をアモルファス状態にすることによってＳＩＭＯＸ法によるＳＯＩ層の内部にゲッタリング領域を形成する方法（例えば特許文献２参照）が提示されている。
しかし、上記のような方法も、簡略な工程とはいえず、よって低コストである製造方法とはならなかった。
そこで、本発明は、このような問題に鑑みなされたもので、裏面にゲッタリング層を有するＳＩＭＯＸ法によるＳＯＩ基板を、簡略な工程でかつ低コストで製造するための製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、少なくとも、単結晶シリコン基板のいずれか一方の主表面から酸素イオンを注入して酸素イオン注入層を形成した後、該単結晶シリコン基板に対して形成した酸素イオン注入層を埋め込み酸化膜層に変化させる酸化膜形成熱処理を行ってＳＯＩ基板を製造する方法において、前記酸化膜形成熱処理を行った後に、裏面に中性元素イオンを１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満のドーズ量で注入してイオン注入ダメージ層を形成し、その後の熱処理で、金属不純物を前記イオン注入ダメージ層にゲッタリングさせることにより表面側の金属不純物濃度を減少させることができるようにすることを特徴とするＳＯＩ基板の製造方法を提供する（請求項１）。
このように、中性元素イオンを注入することで、ドーズ量が低くても、基板表面の金属不純物濃度を減少させることが可能なゲッタリング能力を有するイオン注入ダメージ層を形成することができる。そしてドーズ量を低く抑えることができるため、製造工程を簡略化かつ低コストとすることができる。
また、本発明の製造方法では、前記酸化膜形成熱処理を、酸化性雰囲気で行い、その後裏面酸化膜を除去した後、前記イオン注入ダメージ層を形成する中性元素イオン注入を行うことが好ましい（請求項２）。
酸化性雰囲気で酸化膜形成熱処理を行うことによって、ＳＯＩ基板の表面全体に保護膜を同工程で形成することができる。この保護膜は後工程で金属不純物の汚染からの表面側の保護に有用である。また裏面酸化膜を除去することによって、イオン注入ダメージ層を酸化膜中ではなくＳＯＩ基板に形成することが容易になる。
酸化性雰囲気で酸化膜形成熱処理を行うことによって、ＳＯＩ基板の表面全体に保護膜を同工程で形成することができる。この保護膜は後工程で金属不純物の汚染からの表面側の保護に有用である。また裏面酸化膜を除去することによって、イオン注入ダメージ層を酸化膜中ではなくＳＯＩ基板に形成することが容易になる。
また、本発明の製造方法では、前記イオン注入する中性元素は、アルゴン、炭素、酸素、シリコンの少なくとも１種とすることが好ましい（請求項３）。
これらの元素を用いると、低いドーズ量でも金属不純物のゲッタリング能力が十分にあるイオン注入ダメージ層を形成することができる。
これらの元素を用いると、低いドーズ量でも金属不純物のゲッタリング能力が十分にあるイオン注入ダメージ層を形成することができる。
また、本発明の製造方法では、前記中性元素をイオン注入する際の加速電圧を、２００ｋｅＶ以下とすることが好ましい（請求項４）。
これによって、イオン注入を低エネルギーとすることができるため、イオン注入の工程に用いる装置を簡略なものにすることができる。
これによって、イオン注入を低エネルギーとすることができるため、イオン注入の工程に用いる装置を簡略なものにすることができる。
このように、本発明では酸化膜形成熱処理を行った後に、裏面に中性元素イオンを１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満のドーズ量で注入してイオン注入ダメージ層を形成するので、その後の熱処理で、金属不純物を前記イオン注入ダメージ層にゲッタリングさせることができ、表面側の金属不純物濃度を減少させることができる。これによって、表面の金属不純物の濃度が低いＳＩＭＯＸ法によるＳＯＩ基板を、簡略な工程でかつ低コストで製造することができる。
以下、本発明についてより具体的に説明する。
前述のように、高温熱処理後の裏面に結晶欠陥などを導入する方法としてイオン注入を採用した場合には、高いドーズ量（１×１０１５ａｔｏｍｓ／ｃｍ２以上）のイオン注入が必要とされてきた。高いドーズ量であれば、確かに、強力なゲッタリング能力をＳＯＩ基板に付加することができるが、高いドーズ量が必要となると、長時間のイオン注入が必要となり、生産性が低くなるとともにコストが高くなるという欠点があり、これらを解決した製造方法の開発が待たれた。
前述のように、高温熱処理後の裏面に結晶欠陥などを導入する方法としてイオン注入を採用した場合には、高いドーズ量（１×１０１５ａｔｏｍｓ／ｃｍ２以上）のイオン注入が必要とされてきた。高いドーズ量であれば、確かに、強力なゲッタリング能力をＳＯＩ基板に付加することができるが、高いドーズ量が必要となると、長時間のイオン注入が必要となり、生産性が低くなるとともにコストが高くなるという欠点があり、これらを解決した製造方法の開発が待たれた。
そこで、本発明者らは、簡略な工程で、かつ低コストで金属不純物のゲッタリング能力が十分あるイオン注入ダメージ層を形成することができるイオン注入条件について鋭意検討を重ねた。
その結果、本発明者らは、イオン注入の際に、シリコン中で電気的に不活性である中性元素をイオン注入すると、ドーズ量が従来（１×１０１５ａｔｏｍｓ／ｃｍ２以上）より低くても、金属不純物のゲッタリング能力が十分にあるイオン注入ダメージ層を形成することができることを見出した。
そして、この知見によって、金属不純物に対するゲッタリング能力を有するＳＩＭＯＸ法によるＳＯＩ基板を比較的安価に製造することを発想し、本発明を完成させた。
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
まず、単結晶シリコン基板を準備し、前記シリコン基板のいずれか一方の主表面に酸素イオン注入を行って酸素注入層を形成する。酸素イオン注入条件は、一般的な条件とすることができる。具体的には、加速電圧を１５０〜２００ｋｅＶとし、酸素イオンドーズ量を１〜２×１０１８ａｔｏｍｓ／ｃｍ２程度以上とすることができるし、それ以下の低ドーズ量とすることもできる。
まず、単結晶シリコン基板を準備し、前記シリコン基板のいずれか一方の主表面に酸素イオン注入を行って酸素注入層を形成する。酸素イオン注入条件は、一般的な条件とすることができる。具体的には、加速電圧を１５０〜２００ｋｅＶとし、酸素イオンドーズ量を１〜２×１０１８ａｔｏｍｓ／ｃｍ２程度以上とすることができるし、それ以下の低ドーズ量とすることもできる。
酸素注入層を形成した後、高温の酸化膜形成熱処理を実施する。熱処理条件としては、一般的に行われている条件を採用できる。例えば酸素を５０％以下含む不活性ガス中で、高温の酸化膜形成熱処理（一般的には１３００℃以上）とすることができる。この時、Ｎｉなどの金属不純物は、この高温の酸化膜形成熱処理において導入され、熱処理の降温時にＢＯＸ層の直下のシリコン層にトラップされる。
そしてこの高温の酸化膜形成処理を行う際に、酸化性雰囲気で行うことが好ましい。
ＳＯＩ基板の裏面に中性元素イオン注入を行う際に、表面側からの金属汚染が起こりうる。そのため、表面に保護膜を形成することが望まれるが、酸化膜形成処理を酸化性雰囲気で行うと、ウェーハ表面全体に酸化膜が形成されるので、これを保護膜として利用することができ、別工程を追加する必要がなく効率的である。酸化性雰囲気下の条件としては例えば酸素分圧が４０％のアルゴン雰囲気とすることができる。
ＳＯＩ基板の裏面に中性元素イオン注入を行う際に、表面側からの金属汚染が起こりうる。そのため、表面に保護膜を形成することが望まれるが、酸化膜形成処理を酸化性雰囲気で行うと、ウェーハ表面全体に酸化膜が形成されるので、これを保護膜として利用することができ、別工程を追加する必要がなく効率的である。酸化性雰囲気下の条件としては例えば酸素分圧が４０％のアルゴン雰囲気とすることができる。
熱処理後のウェーハは表面、裏面共、２００〜１０００ｎｍ程度の酸化膜に覆われている。その裏面のみを、片側ＨＦエッチングによって、酸化膜を除去することが好ましい。このように裏面の酸化膜を除去することにより、イオン注入によりダメージ層を形成する場合の障害とはならない。
表面側の酸化膜は、表面保護が目的であるために、可能な限り厚いことが好ましい。
表面側の酸化膜は、表面保護が目的であるために、可能な限り厚いことが好ましい。
その後、裏面に、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上、１×１０１５ａｔｏｍｓ／ｃｍ２未満とする中性元素イオン注入を行う。
ドーズ量が１×１０１２ａｔｏｍｓ／ｃｍ２を下回ると十分なゲッタリング効果が得られないので、ドーズ量は１×１０１２ａｔｏｍｓ／ｃｍ２以上とする。またドーズ量が１×１０１５ａｔｏｍｓ／ｃｍ２を上回ると長時間のイオン注入が必要となるため生産性が低くなるとともにコストが高くなるので、ドーズ量は１×１０１５ａｔｏｍｓ／ｃｍ２未満とする。
ドーズ量が１×１０１２ａｔｏｍｓ／ｃｍ２を下回ると十分なゲッタリング効果が得られないので、ドーズ量は１×１０１２ａｔｏｍｓ／ｃｍ２以上とする。またドーズ量が１×１０１５ａｔｏｍｓ／ｃｍ２を上回ると長時間のイオン注入が必要となるため生産性が低くなるとともにコストが高くなるので、ドーズ量は１×１０１５ａｔｏｍｓ／ｃｍ２未満とする。
イオン注入する中性元素としては、アルゴンが好適であるが、炭素、酸素、シリコンでも同様の効果が得られる。
イオンの加速電圧は好ましくは２００ｋｅＶ以下とする。加速電圧を高めるほどゲッタリング領域はよりバルク内部側に形成され、ＢＯＸ層下にトラップされたＮｉなどの金属汚染物に近づく結果となるため、それをゲッタリングするには好都合ではあるが、もともと数１００μｍ以上もの厚さを有するＳＯＩ基板の裏面にイオン注入しているので、注入エネルギーを高めることによるゲッタリング領域の移動（高々１μｍ程度）によるゲッタリング効果の向上はほとんどないため、それよりもむしろエネルギーロスによるコスト高を考慮し、加速電圧を２００ｋｅＶ以下に抑制することが好適である。
その後、例えば１０００℃以上で１〜１０時間のゲッタリングを目的として熱処理を行う。この熱処理によってＢＯＸ層の直下のシリコン層にトラップされたＮｉ等の重金属は拡散し、裏面に導入されたゲッタリング層に移動する。その後、表面の酸化膜を除去すると、表面の金属不純物濃度の低いＳＩＭＯＸ法によるＳＯＩ基板が得られる。
尚、このゲッタリングを目的とした熱処理工程は必ずしも必須な工程ではない。裏面にイオン注入ダメージ層を形成してあれば、デバイス工程における熱処理で、ゲッタリング効果を発揮できるからである。
尚、このゲッタリングを目的とした熱処理工程は必ずしも必須な工程ではない。裏面にイオン注入ダメージ層を形成してあれば、デバイス工程における熱処理で、ゲッタリング効果を発揮できるからである。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径３００ｍｍの単結晶シリコン基板を準備した。次に、そのシリコン基板に、加速電圧１９０ｋｅＶ、ドーズ量２．３×１０１７ａｔｏｍｓ／ｃｍ２の条件で、酸素をイオン注入して酸素イオン注入層を形成した。
その後、酸素分圧が４０％のアルゴン雰囲気下にて、１３２０℃４時間の工程を含む酸化膜形成熱処理を実施した。熱処理後の表面、裏面の酸化膜厚さは６７５ｎｍだった。片側ＨＦエッチングにより裏面のみ酸化膜を除去した。表面側は６７５ｎｍの酸化膜がそのまま保存された。
その後、裏面に、ドーズ量９．５×１０１４ａｔｏｍｓ／ｃｍ２、加速電圧１００ｋｅＶの条件でアルゴンイオン注入を行った。その後、酸素分圧が１％のアルゴン雰囲気下で、１０００℃４時間のゲッタリング熱処理を行った後、表面の酸化膜をＨＦ洗浄で除去して、ＳＯＩ基板を作製した。
次に、作製したＳＩＭＯＸ基板の表面のＳＯＩ層、ＢＯＸ層、ＢＯＸ層直下のシリコン層の１μｍの深さまでのＮｉ濃度をＩＣＰ−ＭＳにより測定した。
その結果、ＳＯＩ基板表面のＮｉ濃度は８×１０９ａｔｏｍｓ／ｃｍ２であることがわかった。
（実施例１）
直径３００ｍｍの単結晶シリコン基板を準備した。次に、そのシリコン基板に、加速電圧１９０ｋｅＶ、ドーズ量２．３×１０１７ａｔｏｍｓ／ｃｍ２の条件で、酸素をイオン注入して酸素イオン注入層を形成した。
その後、酸素分圧が４０％のアルゴン雰囲気下にて、１３２０℃４時間の工程を含む酸化膜形成熱処理を実施した。熱処理後の表面、裏面の酸化膜厚さは６７５ｎｍだった。片側ＨＦエッチングにより裏面のみ酸化膜を除去した。表面側は６７５ｎｍの酸化膜がそのまま保存された。
その後、裏面に、ドーズ量９．５×１０１４ａｔｏｍｓ／ｃｍ２、加速電圧１００ｋｅＶの条件でアルゴンイオン注入を行った。その後、酸素分圧が１％のアルゴン雰囲気下で、１０００℃４時間のゲッタリング熱処理を行った後、表面の酸化膜をＨＦ洗浄で除去して、ＳＯＩ基板を作製した。
次に、作製したＳＩＭＯＸ基板の表面のＳＯＩ層、ＢＯＸ層、ＢＯＸ層直下のシリコン層の１μｍの深さまでのＮｉ濃度をＩＣＰ−ＭＳにより測定した。
その結果、ＳＯＩ基板表面のＮｉ濃度は８×１０９ａｔｏｍｓ／ｃｍ２であることがわかった。
（比較例１）
実施例１と同様、直径３００ｍｍの単結晶シリコン基板を準備した。次に、そのシリコン基板に、加速電圧１９０ｋｅＶ、ドーズ量２．３×１０１７ａｔｏｍｓ／ｃｍ２の条件で、酸素をイオン注入して酸素イオン注入層を形成した。
その後、酸素分圧が４０％のアルゴン雰囲気下にて、１３２０℃４時間の工程を含む酸化膜形成熱処理を実施した。熱処理後の表面、裏面の酸化膜厚さは６７５ｎｍだった。
その後、裏面に中性元素イオンの注入を行わず、ゲッタリング熱処理も行うことなく、表裏両面の酸化膜をＨＦ洗浄で除去して、ＳＯＩ基板を作製した。このように作製したＳＯＩ基板のＮｉ濃度を実施例１と同じ方法で評価した。
その結果、ＳＯＩ基板表面のＮｉ濃度は３×１０１１ａｔｏｍｓ／ｃｍ２であることが分かった。
実施例１と同様、直径３００ｍｍの単結晶シリコン基板を準備した。次に、そのシリコン基板に、加速電圧１９０ｋｅＶ、ドーズ量２．３×１０１７ａｔｏｍｓ／ｃｍ２の条件で、酸素をイオン注入して酸素イオン注入層を形成した。
その後、酸素分圧が４０％のアルゴン雰囲気下にて、１３２０℃４時間の工程を含む酸化膜形成熱処理を実施した。熱処理後の表面、裏面の酸化膜厚さは６７５ｎｍだった。
その後、裏面に中性元素イオンの注入を行わず、ゲッタリング熱処理も行うことなく、表裏両面の酸化膜をＨＦ洗浄で除去して、ＳＯＩ基板を作製した。このように作製したＳＯＩ基板のＮｉ濃度を実施例１と同じ方法で評価した。
その結果、ＳＯＩ基板表面のＮｉ濃度は３×１０１１ａｔｏｍｓ／ｃｍ２であることが分かった。
上記実施例１および比較例１の結果から、中性元素イオン注入を行い、前記イオン注入ダメージ層に金属不純物をゲッタリングさせることによって、ＳＯＩ基板表面のＮｉ濃度を大きく減少させることができた。
よって、従来まではダメージ層を形成するためのイオンのドーズ量は１×１０１５ａｔｏｍｓ／ｃｍ２以上必要とされてきたが、本発明によれば、従来よりも低ドーズ量であっても基板表面の金属不純物の濃度を減少させるゲッタリング能力を有したイオン注入ダメージ層を作製することができる。よって、簡略な工程であっても金属不純物濃度の低減は可能である。
よって、従来まではダメージ層を形成するためのイオンのドーズ量は１×１０１５ａｔｏｍｓ／ｃｍ２以上必要とされてきたが、本発明によれば、従来よりも低ドーズ量であっても基板表面の金属不純物の濃度を減少させるゲッタリング能力を有したイオン注入ダメージ層を作製することができる。よって、簡略な工程であっても金属不純物濃度の低減は可能である。
（実施例２）
上記実施例１において、裏面に注入するアルゴンイオンのドーズ量を５×１０１４ａｔｏｍｓ／ｃｍ２とした以外は、実施例１と同じ条件でＳＯＩ基板を作製した。このように作製したＳＯＩ基板のＮｉ濃度を実施例１と同じ方法で評価した。
その結果、ＳＯＩ基板表面のＮｉ濃度は１．２×１０１０ａｔｏｍｓ／ｃｍ２であることが分かった。
この結果から、中性元素イオン注入量が低くてもＳＯＩ基板表面の金属不純物の濃度をかなり減少できることが分かった。
上記実施例１において、裏面に注入するアルゴンイオンのドーズ量を５×１０１４ａｔｏｍｓ／ｃｍ２とした以外は、実施例１と同じ条件でＳＯＩ基板を作製した。このように作製したＳＯＩ基板のＮｉ濃度を実施例１と同じ方法で評価した。
その結果、ＳＯＩ基板表面のＮｉ濃度は１．２×１０１０ａｔｏｍｓ／ｃｍ２であることが分かった。
この結果から、中性元素イオン注入量が低くてもＳＯＩ基板表面の金属不純物の濃度をかなり減少できることが分かった。
（実施例３）
上記実施例２において、裏面に注入する中性元素イオン種をシリコンイオンとした以外は、実施例２と同じ条件でＳＯＩ基板を作製した。このように作製したＳＯＩ基板のＮｉ濃度を実施例１と同じ方法で評価した。
その結果、ＳＯＩ基板表面のＮｉ濃度は１．３×１０１０ａｔｏｍｓ／ｃｍ２であることが分かった。
この結果から、注入する中性元素はアルゴンに限らず、シリコン等も使用しても同等の効果を得られることがわかった。
上記実施例２において、裏面に注入する中性元素イオン種をシリコンイオンとした以外は、実施例２と同じ条件でＳＯＩ基板を作製した。このように作製したＳＯＩ基板のＮｉ濃度を実施例１と同じ方法で評価した。
その結果、ＳＯＩ基板表面のＮｉ濃度は１．３×１０１０ａｔｏｍｓ／ｃｍ２であることが分かった。
この結果から、注入する中性元素はアルゴンに限らず、シリコン等も使用しても同等の効果を得られることがわかった。
（実施例４）
上記実施例１において、裏面に注入するアルゴンイオンのドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２とした以外は、実施例１と同じ条件でＳＯＩ基板を作製した。このように作製したＳＯＩ基板のＮｉ濃度を実施例１と同じ方法で評価した。
その結果、ＳＯＩ基板表面のＮｉ濃度は８×１０１０ａｔｏｍｓ／ｃｍ２であることが分かった。
この結果から、中性元素イオン注入量を低くしてもＳＯＩ基板表面の金属不純物の濃度を十分に減少できることが分かった。
上記実施例１において、裏面に注入するアルゴンイオンのドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２とした以外は、実施例１と同じ条件でＳＯＩ基板を作製した。このように作製したＳＯＩ基板のＮｉ濃度を実施例１と同じ方法で評価した。
その結果、ＳＯＩ基板表面のＮｉ濃度は８×１０１０ａｔｏｍｓ／ｃｍ２であることが分かった。
この結果から、中性元素イオン注入量を低くしてもＳＯＩ基板表面の金属不純物の濃度を十分に減少できることが分かった。
以上に示したように、本発明の製造方法によれば、低ドーズ量で低エネルギーのアルゴンイオン注入という実現が容易なイオン注入であっても、金属不純物に対するゲッタリング能力を十分に持ったゲッタリング層を形成することができ、そのゲッタリング層に金属不純物をゲッタリングさせることによって、簡略な工程でかつ低コストであっても表面の金属不純物、特にＮｉ濃度の低いＳＩＭＯＸ法によるＳＯＩ基板を製造することができる。
尚、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (4)
- 少なくとも、単結晶シリコン基板のいずれか一方の主表面から酸素イオンを注入して酸素イオン注入層を形成した後、該単結晶シリコン基板に対して形成した酸素イオン注入層を埋め込み酸化膜層に変化させる酸化膜形成熱処理を行ってＳＯＩ基板を製造する方法において、前記酸化膜形成熱処理を行った後に、裏面に中性元素イオンを１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満のドーズ量で注入してイオン注入ダメージ層を形成し、その後の熱処理で、金属不純物を前記イオン注入ダメージ層にゲッタリングさせることにより表面側の金属不純物濃度を減少させることができるようにすることを特徴とするＳＯＩ基板の製造方法。
- 前記酸化膜形成熱処理を、酸化性雰囲気で行い、その後裏面酸化膜を除去した後、前記イオン注入ダメージ層を形成する中性元素イオン注入を行うことを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
- 前記イオン注入する中性元素は、アルゴン、炭素、酸素、シリコンの少なくとも１種とすることを特徴とする請求項１または請求項２に記載のＳＯＩ基板の製造方法。
- 前記中性元素をイオン注入する際の加速電圧を、２００ｋｅＶ以下とすることを特徴とする請求項１ないし請求項３のいずれか１項に記載のＳＯＩ基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007112731A JP5200412B2 (ja) | 2007-04-23 | 2007-04-23 | Ｓｏｉ基板の製造方法 |
| US12/078,526 US7799660B2 (en) | 2007-04-23 | 2008-04-01 | Method for manufacturing SOI substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007112731A JP5200412B2 (ja) | 2007-04-23 | 2007-04-23 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008270592A true JP2008270592A (ja) | 2008-11-06 |
| JP5200412B2 JP5200412B2 (ja) | 2013-06-05 |
Family
ID=39872645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007112731A Expired - Fee Related JP5200412B2 (ja) | 2007-04-23 | 2007-04-23 | Ｓｏｉ基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7799660B2 (ja) |
| JP (1) | JP5200412B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130012008A1 (en) * | 2010-03-26 | 2013-01-10 | Bong-Gyun Ko | Method of producing soi wafer |
| US9510946B2 (en) | 2012-09-06 | 2016-12-06 | Edwards Lifesciences Corporation | Heart valve sealing devices |
| CN108962815B (zh) * | 2018-07-17 | 2020-09-25 | 北京工业大学 | 一种soi材料的制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582525A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | Ｓｉｍｏｘ基板及びその製造方法 |
| JPH09186167A (ja) * | 1995-12-27 | 1997-07-15 | Nec Corp | 半導体基板 |
| JPH10214843A (ja) * | 1997-01-30 | 1998-08-11 | Sharp Corp | 半導体基板の製造方法 |
| JP2004111498A (ja) * | 2002-09-17 | 2004-04-08 | Sumitomo Mitsubishi Silicon Corp | Ｓｉｍｏｘ基板およびその製造方法 |
| JP2005175390A (ja) * | 2003-12-15 | 2005-06-30 | Sumitomo Mitsubishi Silicon Corp | Ｓｉｍｏｘ基板及びその製造方法 |
| JP2005173590A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | サブメモリを備えた移動通信端末機のディスプレイ装置 |
| JP2005317805A (ja) * | 2004-04-28 | 2005-11-10 | Sharp Corp | 薄型半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214844A (ja) | 1997-01-31 | 1998-08-11 | Sharp Corp | 半導体基板の製造方法 |
| JP4759948B2 (ja) * | 2004-07-28 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-04-23 JP JP2007112731A patent/JP5200412B2/ja not_active Expired - Fee Related
-
2008
- 2008-04-01 US US12/078,526 patent/US7799660B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0582525A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | Ｓｉｍｏｘ基板及びその製造方法 |
| JPH09186167A (ja) * | 1995-12-27 | 1997-07-15 | Nec Corp | 半導体基板 |
| JPH10214843A (ja) * | 1997-01-30 | 1998-08-11 | Sharp Corp | 半導体基板の製造方法 |
| JP2004111498A (ja) * | 2002-09-17 | 2004-04-08 | Sumitomo Mitsubishi Silicon Corp | Ｓｉｍｏｘ基板およびその製造方法 |
| JP2005173590A (ja) * | 2003-12-10 | 2005-06-30 | Samsung Electronics Co Ltd | サブメモリを備えた移動通信端末機のディスプレイ装置 |
| JP2005175390A (ja) * | 2003-12-15 | 2005-06-30 | Sumitomo Mitsubishi Silicon Corp | Ｓｉｍｏｘ基板及びその製造方法 |
| JP2005317805A (ja) * | 2004-04-28 | 2005-11-10 | Sharp Corp | 薄型半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7799660B2 (en) | 2010-09-21 |
| JP5200412B2 (ja) | 2013-06-05 |
| US20080261411A1 (en) | 2008-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4427489B2 (ja) | 半導体装置の製造方法 | |
| JP5706391B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP2006216826A (ja) | Ｓｏｉウェーハの製造方法 | |
| TW201721710A (zh) | 貼合式soi晶圓的製造方法 | |
| JP2003163216A (ja) | エピタキシャルシリコンウエハおよびその製造方法 | |
| JP5183958B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP5248838B2 (ja) | 半導体基板の製造方法 | |
| WO2007125771A1 (ja) | Ｓｏｉウエーハの製造方法 | |
| JPWO2005024917A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5292810B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2010098167A (ja) | 貼り合わせウェーハの製造方法 | |
| JP5200412B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5541136B2 (ja) | 貼り合わせｓｏｉウエーハの製造方法 | |
| JP6086031B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010062291A (ja) | 半導体基板及びその製造方法 | |
| JP5125194B2 (ja) | 貼り合わせウエーハの製造方法 | |
| JP3660469B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPWO2002097892A1 (ja) | Ｓｏｉ基板 | |
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPS6120337A (ja) | 半導体装置の製造方法 | |
| JP2011077066A (ja) | 半導体基板の製造方法 | |
| JP5096780B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP4826993B2 (ja) | ｐ型シリコン単結晶ウェーハの製造方法 | |
| JP2010040638A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2009252759A (ja) | 半導体デバイス用シリコン単結晶ウェーハ及びその作製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090904 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5200412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |