JPH10214843A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH10214843A JPH10214843A JP1609697A JP1609697A JPH10214843A JP H10214843 A JPH10214843 A JP H10214843A JP 1609697 A JP1609697 A JP 1609697A JP 1609697 A JP1609697 A JP 1609697A JP H10214843 A JPH10214843 A JP H10214843A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- buried
- substrate
- layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 最近ではＳＯＩ層の深さ全域を利用すること
が主流になりつつあり、ＳＯＩ層内にゲッタリングサイ
トを形成することは不可能になっている。 【解決手段】 シリコン単結晶基板１にＣ+イオンの高
エネルギーイオン注入を行い、埋め込み欠陥層２を導入
する。次に、埋め込み酸化膜を形成する酸素イオンをシ
リコン単結晶基板１に注入した。この酸素イオン注入時
の際の温度加熱により、バルク内部に予め導入した埋め
込み欠陥層２にゲッタリングされる。次に、埋め込み酸
化膜５を形成するためのアニールをＡｒ雰囲気下、１３
５０℃で４時間熱処理した。この熱処理で、埋め込み欠
陥層２は、転位網４になり、埋め込み酸化膜５が形成さ
れるまでの間に、汚染不純物は転位網４にゲッタリング
され、ゲッタリング作用は完了する。
が主流になりつつあり、ＳＯＩ層内にゲッタリングサイ
トを形成することは不可能になっている。 【解決手段】 シリコン単結晶基板１にＣ+イオンの高
エネルギーイオン注入を行い、埋め込み欠陥層２を導入
する。次に、埋め込み酸化膜を形成する酸素イオンをシ
リコン単結晶基板１に注入した。この酸素イオン注入時
の際の温度加熱により、バルク内部に予め導入した埋め
込み欠陥層２にゲッタリングされる。次に、埋め込み酸
化膜５を形成するためのアニールをＡｒ雰囲気下、１３
５０℃で４時間熱処理した。この熱処理で、埋め込み欠
陥層２は、転位網４になり、埋め込み酸化膜５が形成さ
れるまでの間に、汚染不純物は転位網４にゲッタリング
され、ゲッタリング作用は完了する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板の製造
方法、詳しくは、ＳＩＭＯＸ基板の製造方法に関するも
のである。
方法、詳しくは、ＳＩＭＯＸ基板の製造方法に関するも
のである。
【０００２】
【従来の技術】今日の大規模集積回路は、動作速度の高
速化の要請により種々の改善がなされているが、更に高
速化を図るには、大幅な寄生容量の低減が不可欠とされ
ている。このような寄生容量の低減には、絶縁膜層上に
シリコン単結晶薄膜を形成し、このシリコン単結晶薄膜
を素子形成領域とするＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−
Ｉｎｓｕｌａｔｏｒ）基板が有望とされている。イオン
注入で埋め込み酸化膜を形成するＳＩＭＯＸ（Ｓｅｐａ
ｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅ
ｎ）基板は大面積で、且つ結晶性の良好な素子形成領域
を容易に得ることができるため、最も有望なＳＯＩ基板
の一つと考えられている。
速化の要請により種々の改善がなされているが、更に高
速化を図るには、大幅な寄生容量の低減が不可欠とされ
ている。このような寄生容量の低減には、絶縁膜層上に
シリコン単結晶薄膜を形成し、このシリコン単結晶薄膜
を素子形成領域とするＳＯＩ（Ｓｉｌｉｃｏｎ−ｏｎ−
Ｉｎｓｕｌａｔｏｒ）基板が有望とされている。イオン
注入で埋め込み酸化膜を形成するＳＩＭＯＸ（Ｓｅｐａ
ｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅ
ｎ）基板は大面積で、且つ結晶性の良好な素子形成領域
を容易に得ることができるため、最も有望なＳＯＩ基板
の一つと考えられている。
【０００３】しかしながら、従来のＳＩＭＯＸ基板は、
埋め込み酸化膜がシリコン単結晶基板全面にわたって形
成されているため、素子形成領域を汚染する重金属等を
除去するゲッタリング技術の応用が困難であった。この
ゲッタリングとは、素子形成領域以外に結晶欠陥等のゲ
ッタリングサイトを形成し、これに汚染不純物を捕獲、
固着する技術である。
埋め込み酸化膜がシリコン単結晶基板全面にわたって形
成されているため、素子形成領域を汚染する重金属等を
除去するゲッタリング技術の応用が困難であった。この
ゲッタリングとは、素子形成領域以外に結晶欠陥等のゲ
ッタリングサイトを形成し、これに汚染不純物を捕獲、
固着する技術である。
【０００４】通常、このゲッタリングサイトはシリコン
単結晶基板の裏面若しくはバルク内部に形成される。し
たがって、基板表面（素子形成領域）に付着し取り込ま
れた汚染不純物を、付着した部位からゲッタリングサイ
トまで拡散させる必要がある。
単結晶基板の裏面若しくはバルク内部に形成される。し
たがって、基板表面（素子形成領域）に付着し取り込ま
れた汚染不純物を、付着した部位からゲッタリングサイ
トまで拡散させる必要がある。
【０００５】ところが、ＳＩＭＯＸ基板では、素子形成
領域と基板内部若しくは基板裏面との間にシリコン酸化
膜が存在するため、汚染不純物の拡散が著しく妨げられ
る。これは、一般的な不純物拡散係数が、シリコン酸化
膜中ではシリコン単結晶中より極めて小さい値をとるこ
とによる。例えば、９００℃におけるシリコン酸化膜中
の金の拡散係数は、シリコン単結晶中の拡散係数の１０
-7以下となる。
領域と基板内部若しくは基板裏面との間にシリコン酸化
膜が存在するため、汚染不純物の拡散が著しく妨げられ
る。これは、一般的な不純物拡散係数が、シリコン酸化
膜中ではシリコン単結晶中より極めて小さい値をとるこ
とによる。例えば、９００℃におけるシリコン酸化膜中
の金の拡散係数は、シリコン単結晶中の拡散係数の１０
-7以下となる。
【０００６】以上のように、ＳＩＭＯＸ基板ではゲッタ
リング技術の適用が困難であり、素子形成領域に汚染不
純物が残留しやすく、これらの汚染不純物による素子特
性（接合リーク、耐圧）の劣化が生じやすい。
リング技術の適用が困難であり、素子形成領域に汚染不
純物が残留しやすく、これらの汚染不純物による素子特
性（接合リーク、耐圧）の劣化が生じやすい。
【０００７】このような課題を解決するために、特開平
５−８２５２５号公報には、ＳＩＭＯＸ基板に、部分的
に埋め込み酸化膜が形成されない領域を有し、且つ、基
板バルク若しくは基板裏面に何らかのゲッタリング手段
を付与する技術が開示されている。
５−８２５２５号公報には、ＳＩＭＯＸ基板に、部分的
に埋め込み酸化膜が形成されない領域を有し、且つ、基
板バルク若しくは基板裏面に何らかのゲッタリング手段
を付与する技術が開示されている。
【０００８】この構造を実現するため、例えば、図３で
はシリコン単結晶基板３１の表面に酸素イオンの注入を
遮蔽するマスク材３０を部分的に配して酸素イオンを注
入し、高温熱処理を行った後に何らかのゲッタリング手
段を基板裏面若しくは基板バルクに付与する工程をと
る。図３（ｄ）、（ｅ）ではバルクで通常使用されるＩ
Ｇ（Ｉｎｔｒｉｎｓｉｃ−Ｇｅｔｔｅｒｉｎｇ）を用い
て埋め込み酸化膜３２よりバルク内部側にシリコン結晶
製造時に含有する格子間酸素を析出させて析出核３３を
作り、これに汚染不純物をゲッタリングさせる手法を取
っている。尚、図３において、符号３４は析出物であ
る。
はシリコン単結晶基板３１の表面に酸素イオンの注入を
遮蔽するマスク材３０を部分的に配して酸素イオンを注
入し、高温熱処理を行った後に何らかのゲッタリング手
段を基板裏面若しくは基板バルクに付与する工程をと
る。図３（ｄ）、（ｅ）ではバルクで通常使用されるＩ
Ｇ（Ｉｎｔｒｉｎｓｉｃ−Ｇｅｔｔｅｒｉｎｇ）を用い
て埋め込み酸化膜３２よりバルク内部側にシリコン結晶
製造時に含有する格子間酸素を析出させて析出核３３を
作り、これに汚染不純物をゲッタリングさせる手法を取
っている。尚、図３において、符号３４は析出物であ
る。
【０００９】このように、部分的に埋め込み酸化膜の無
い領域を設けることにより、素子形成領域となる基板表
面とゲッタリングサイトを有する基板バルクもしくは基
板裏面とが単結晶シリコンのみでつながっているため、
素子形成領域に付着した重金属等の汚染原子は容易にゲ
ッタリングサイトまで拡散することが可能となる。
い領域を設けることにより、素子形成領域となる基板表
面とゲッタリングサイトを有する基板バルクもしくは基
板裏面とが単結晶シリコンのみでつながっているため、
素子形成領域に付着した重金属等の汚染原子は容易にゲ
ッタリングサイトまで拡散することが可能となる。
【００１０】
【発明が解決しようとする課題】しかしながら、特開平
５−８２５２５号公報に記載の技術ではプロセス工程
で、基板表面に付着する汚染元素に対してゲッタリング
の観点から有効である反面、以下の問題点が発生する。
５−８２５２５号公報に記載の技術ではプロセス工程
で、基板表面に付着する汚染元素に対してゲッタリング
の観点から有効である反面、以下の問題点が発生する。
【００１１】まず、シリコン単結晶基板表面に、酸素イ
オンの注入を遮蔽するマスク材を部分的に配して、酸素
イオンを注入し、基板内部に埋め込み酸化膜を形成する
ため、注入後のアニールで酸素イオン注入領域が体積膨
張する。
オンの注入を遮蔽するマスク材を部分的に配して、酸素
イオンを注入し、基板内部に埋め込み酸化膜を形成する
ため、注入後のアニールで酸素イオン注入領域が体積膨
張する。
【００１２】その結果、注入されていない領域との界
面に結晶面の転位欠陥が集中し、逆にこの転位が重金属
等の汚染元素のゲッタリングサイトになってしまうこ
と、体積膨張によって部分的にシリコン基板内部に埋
め込み酸化膜が成長するため、埋め込み酸化膜端上のＳ
ＯＩ層に体積膨張の応力が集中し、ＳＯＩ層に形成され
たデバイスの電気的特性（リーク電流等）が劣化するこ
と、酸素イオン注入領域が体積膨張して埋め込み酸化
膜が形成されるため、ＳＩＭＯＸ基板表面に段差が生
じ、微細加工技術の根幹である、フォトリソグラフィの
解像度あるいはアライメントマージンが低下すること、
埋め込み酸化膜が存在しない領域ではゲッタリング能
力が大きい反面、ＳＯＩ層上に形成されたデバイスの特
性が確保できず、パターン回路の設計が難しくなること
や基板に占めるチップ有効面積が不効率になること、
フォトリソグラフィ工程が必要であること等様々な問題
点が生じる。
面に結晶面の転位欠陥が集中し、逆にこの転位が重金属
等の汚染元素のゲッタリングサイトになってしまうこ
と、体積膨張によって部分的にシリコン基板内部に埋
め込み酸化膜が成長するため、埋め込み酸化膜端上のＳ
ＯＩ層に体積膨張の応力が集中し、ＳＯＩ層に形成され
たデバイスの電気的特性（リーク電流等）が劣化するこ
と、酸素イオン注入領域が体積膨張して埋め込み酸化
膜が形成されるため、ＳＩＭＯＸ基板表面に段差が生
じ、微細加工技術の根幹である、フォトリソグラフィの
解像度あるいはアライメントマージンが低下すること、
埋め込み酸化膜が存在しない領域ではゲッタリング能
力が大きい反面、ＳＯＩ層上に形成されたデバイスの特
性が確保できず、パターン回路の設計が難しくなること
や基板に占めるチップ有効面積が不効率になること、
フォトリソグラフィ工程が必要であること等様々な問題
点が生じる。
【００１３】ところで、近年の半導体基板を処理するプ
ロセス装置は、重金属汚染レベルが極めて微弱になって
きており、且つ、プロセス温度も低温になってきた。し
たがって、バルク内部にゲッタリングサイトを作ること
はプロセス中に付着する汚染元素の熱拡散の観点から、
ゲッタリング効率はよいとは言えない。また、ＳＩＭＯ
Ｘ基板に形成されるデバイスは、最近ではＳＯＩ層の深
さ全域を利用する完全空乏型トランジスタが主流になり
つつあり、ＳＯＩ層内にゲッタリングサイトを形成する
ことは不可能になっている。
ロセス装置は、重金属汚染レベルが極めて微弱になって
きており、且つ、プロセス温度も低温になってきた。し
たがって、バルク内部にゲッタリングサイトを作ること
はプロセス中に付着する汚染元素の熱拡散の観点から、
ゲッタリング効率はよいとは言えない。また、ＳＩＭＯ
Ｘ基板に形成されるデバイスは、最近ではＳＯＩ層の深
さ全域を利用する完全空乏型トランジスタが主流になり
つつあり、ＳＯＩ層内にゲッタリングサイトを形成する
ことは不可能になっている。
【００１４】また、従来のＩＧ基板に酸素イオン注入を
行ってＳＩＭＯＸ基板を形成する手法においてはＩＧ効
果を有すると考えられるが、この手法では、バルク基板
内部の酸素析出量が多くなっており、結晶の機械的強度
が低下するため、酸素イオン注入後の高温アニールによ
る熱ストレス、或いは埋め込み酸化膜成長時の体積膨張
ストレスで、ＳＩＭＯＸ基板に反りが発生するため使用
は難しい。
行ってＳＩＭＯＸ基板を形成する手法においてはＩＧ効
果を有すると考えられるが、この手法では、バルク基板
内部の酸素析出量が多くなっており、結晶の機械的強度
が低下するため、酸素イオン注入後の高温アニールによ
る熱ストレス、或いは埋め込み酸化膜成長時の体積膨張
ストレスで、ＳＩＭＯＸ基板に反りが発生するため使用
は難しい。
【００１５】更に、特開平８−１９１１４０号公報に
は、埋め込み酸化膜の形成領域に、イオン注入で予め結
晶欠陥を導入し、その後、酸素注入を行い埋め込み酸化
膜を形成している。この方法では、酸素注入量が少なく
できるので、結晶性の良いＳＯＩ基板が得られるが、予
め形成する結晶欠陥部と埋め込み酸化膜は同じ場所に形
成されるので、汚染不純物は埋め込み酸化膜中に取り込
まれ、埋め込み酸化膜の膜質を悪くするという問題点が
ある。
は、埋め込み酸化膜の形成領域に、イオン注入で予め結
晶欠陥を導入し、その後、酸素注入を行い埋め込み酸化
膜を形成している。この方法では、酸素注入量が少なく
できるので、結晶性の良いＳＯＩ基板が得られるが、予
め形成する結晶欠陥部と埋め込み酸化膜は同じ場所に形
成されるので、汚染不純物は埋め込み酸化膜中に取り込
まれ、埋め込み酸化膜の膜質を悪くするという問題点が
ある。
【００１６】
【課題を解決するための手段】請求項１記載の本発明の
半導体基板の製造方法は、シリコン基板に酸素イオンを
注入し、熱処理することにより埋め込みシリコン酸化膜
層を形成する、ＳＯＩ構造の半導体基板の製造方法にお
いて、上記シリコン基板に、上記埋め込みシリコン酸化
膜層が形成される深さより深い領域に埋め込み欠陥層が
形成されるように、所定の元素からなるイオンを所定の
エネルギーで注入する工程と、上記埋め込み欠陥層の上
方に、上記シリコン基板に第１所定温度に加熱しながら
酸素イオンを注入し、上記シリコン基板内に存在する不
純物を上記埋め込み欠陥層にゲッタリングする工程と、
第２所定温度による熱処理により、上記埋め込み欠陥層
を転位網に変え、上記酸素イオンが注入された領域が埋
め込み酸化膜層になるまでの間、上記転位網に上記シリ
コン基板内に存在する不純物をゲッタリングする工程と
を有することを特徴とするものである。
半導体基板の製造方法は、シリコン基板に酸素イオンを
注入し、熱処理することにより埋め込みシリコン酸化膜
層を形成する、ＳＯＩ構造の半導体基板の製造方法にお
いて、上記シリコン基板に、上記埋め込みシリコン酸化
膜層が形成される深さより深い領域に埋め込み欠陥層が
形成されるように、所定の元素からなるイオンを所定の
エネルギーで注入する工程と、上記埋め込み欠陥層の上
方に、上記シリコン基板に第１所定温度に加熱しながら
酸素イオンを注入し、上記シリコン基板内に存在する不
純物を上記埋め込み欠陥層にゲッタリングする工程と、
第２所定温度による熱処理により、上記埋め込み欠陥層
を転位網に変え、上記酸素イオンが注入された領域が埋
め込み酸化膜層になるまでの間、上記転位網に上記シリ
コン基板内に存在する不純物をゲッタリングする工程と
を有することを特徴とするものである。
【００１７】また、請求項２記載の本発明の半導体基板
の製造方法は、シリコン基板に酸素イオンを注入し、熱
処理することにより埋め込みシリコン酸化膜層を形成す
る、ＳＯＩ構造の半導体基板の製造方法において、上記
シリコン基板に、上記埋め込みシリコン酸化膜層が形成
される深さより深い領域に埋め込み欠陥層が形成される
ように、所定の元素からなるイオンを所定のエネルギー
で注入し、埋め込み欠陥層を形成する工程と、第３所定
温度で熱処理することにより、上記埋め込み欠陥層を転
位網にする工程と、上記埋め込み欠陥層の上方に、上記
シリコン基板に第１所定温度に加熱しながら酸素イオン
を注入し、上記シリコン基板内に存在する不純物を上記
転位網にゲッタリングする工程と、第２所定温度による
熱処理により、上記酸素イオンが注入された領域が埋め
込み酸化膜層になるまでの間、上記転位網に上記シリコ
ン基板内に存在する不純物をゲッタリングする工程とを
有することを特徴とするものである。
の製造方法は、シリコン基板に酸素イオンを注入し、熱
処理することにより埋め込みシリコン酸化膜層を形成す
る、ＳＯＩ構造の半導体基板の製造方法において、上記
シリコン基板に、上記埋め込みシリコン酸化膜層が形成
される深さより深い領域に埋め込み欠陥層が形成される
ように、所定の元素からなるイオンを所定のエネルギー
で注入し、埋め込み欠陥層を形成する工程と、第３所定
温度で熱処理することにより、上記埋め込み欠陥層を転
位網にする工程と、上記埋め込み欠陥層の上方に、上記
シリコン基板に第１所定温度に加熱しながら酸素イオン
を注入し、上記シリコン基板内に存在する不純物を上記
転位網にゲッタリングする工程と、第２所定温度による
熱処理により、上記酸素イオンが注入された領域が埋め
込み酸化膜層になるまでの間、上記転位網に上記シリコ
ン基板内に存在する不純物をゲッタリングする工程とを
有することを特徴とするものである。
【００１８】更に、請求項３記載の本発明の半導体基板
の製造方法は、上記欠陥層を形成するイオン注入に、上
記ＩＩＩｂ族、ＩＶｂ族、Ｖｂ族、ＶＩｂ族、ＶＩＩｂ
族のいずれかの元素から成るイオンを用いることを特徴
とする、請求項１又は請求項２記載の半導体基板の製造
方法である。
の製造方法は、上記欠陥層を形成するイオン注入に、上
記ＩＩＩｂ族、ＩＶｂ族、Ｖｂ族、ＶＩｂ族、ＶＩＩｂ
族のいずれかの元素から成るイオンを用いることを特徴
とする、請求項１又は請求項２記載の半導体基板の製造
方法である。
【００１９】
【実施の形態】以下、実施の形態に基づいて本発明につ
いて詳細に説明する。
いて詳細に説明する。
【００２０】図１は本発明の第１の実施の形態の半導体
基板の製造工程図、図２は本発明の第２の実施の形態の
半導体基板の製造工程図である。
基板の製造工程図、図２は本発明の第２の実施の形態の
半導体基板の製造工程図である。
【００２１】ＳＩＭＯＸ基板形成のための酸素イオン注
入では化学量論的にシリコン原子の２倍の酸素原子を必
要とするため、酸素注入量は、１０17〜１０18ｃｍ-2オ
ーダーの注入を必要とする。このような高ドーズ量で
は、酸素イオンが通過したシリコン層はアモルファス化
してしまい、以降の熱アニールで単結晶まで結晶性が回
復することは不可能になる。このため、酸素イオン注入
時には、５００℃以上の加熱を行いＳＯＩ層となるべき
シリコン表層の結晶性を回復確保させる技術が用いられ
る。したがって、酸素イオン注入前のゲッタリングサイ
ト形成のイオン注入では、シリコン基板表層の結晶性が
保たれた方がよい。
入では化学量論的にシリコン原子の２倍の酸素原子を必
要とするため、酸素注入量は、１０17〜１０18ｃｍ-2オ
ーダーの注入を必要とする。このような高ドーズ量で
は、酸素イオンが通過したシリコン層はアモルファス化
してしまい、以降の熱アニールで単結晶まで結晶性が回
復することは不可能になる。このため、酸素イオン注入
時には、５００℃以上の加熱を行いＳＯＩ層となるべき
シリコン表層の結晶性を回復確保させる技術が用いられ
る。したがって、酸素イオン注入前のゲッタリングサイ
ト形成のイオン注入では、シリコン基板表層の結晶性が
保たれた方がよい。
【００２２】この条件を満たすには、１０〜２００ｋｅ
Ｖの低エネルギーイオン注入では不可能であり、表面の
結晶性を保ったまま、内部に埋め込み欠陥が形成される
高エネルギーイオン注入が必要となる。したがって、イ
オン注入のエネルギーは高いほど安定してゲッタリング
サイトとなる埋め込み欠陥層が形成されるが、その後の
酸素イオン注入による汚染元素のゲッタリングを考慮す
れば、埋め込み欠陥層をシリコン基板表面にできるだけ
近づけた方が効果的である。
Ｖの低エネルギーイオン注入では不可能であり、表面の
結晶性を保ったまま、内部に埋め込み欠陥が形成される
高エネルギーイオン注入が必要となる。したがって、イ
オン注入のエネルギーは高いほど安定してゲッタリング
サイトとなる埋め込み欠陥層が形成されるが、その後の
酸素イオン注入による汚染元素のゲッタリングを考慮す
れば、埋め込み欠陥層をシリコン基板表面にできるだけ
近づけた方が効果的である。
【００２３】このような理由により、高エネルギーイオ
ン注入で採用するエネルギーは０．３〜３ＭｅＶが適切
である。また、イオン注入に用いる元素は、シリコンと
の結合エネルギーが大きく、酸素イオン注入後の高温ア
ニールで埋め込み酸化膜の電気的特性を与えない元素を
用いる必要があり、ＩＩＩｂ族のＢ，Ｇａ、ＩＶｂ族の
Ｃ，Ｓｉ、Ｖｂ族のＮ，Ｐ，Ａｓ、ＶＩｂ族のＯ，Ｓ、
ＶＩＩｂ族のＦ，Ｃｌ等が有効である。
ン注入で採用するエネルギーは０．３〜３ＭｅＶが適切
である。また、イオン注入に用いる元素は、シリコンと
の結合エネルギーが大きく、酸素イオン注入後の高温ア
ニールで埋め込み酸化膜の電気的特性を与えない元素を
用いる必要があり、ＩＩＩｂ族のＢ，Ｇａ、ＩＶｂ族の
Ｃ，Ｓｉ、Ｖｂ族のＮ，Ｐ，Ａｓ、ＶＩｂ族のＯ，Ｓ、
ＶＩＩｂ族のＦ，Ｃｌ等が有効である。
【００２４】現在、使用されているＳＩＭＯＸ基板で
は、酸素注入エネルギーは１００〜２００ｋｅＶが利用
され、例えば、１８０ｋｅＶで注入した際の酸素イオン
のシリコン内部への到達深さはおよそ０．７８μｍであ
る。高エネルギーでイオン注入する不純物元素は、ＳＩ
ＭＯＸ形成後には、通常は埋め込み酸化膜よりバルク内
部側に分布するように注入エネルギーを選択すれば、注
入元素がＳＯＩデバイスに電気的に影響を及ぼすことは
ない。
は、酸素注入エネルギーは１００〜２００ｋｅＶが利用
され、例えば、１８０ｋｅＶで注入した際の酸素イオン
のシリコン内部への到達深さはおよそ０．７８μｍであ
る。高エネルギーでイオン注入する不純物元素は、ＳＩ
ＭＯＸ形成後には、通常は埋め込み酸化膜よりバルク内
部側に分布するように注入エネルギーを選択すれば、注
入元素がＳＯＩデバイスに電気的に影響を及ぼすことは
ない。
【００２５】例えば、ここでＢ+イオン、Ｏ+イオン、Ｓ
ｉ+イオンを注入イオンとして選択する場合には、シリ
コン中のイオンの飛程で表層側にテールを引く部分が
０．７８μｍより深くなればよく、その最小注入エネル
ギーを計算すれば、それぞれ０．５６、０．５９、１．
０８ＭｅＶと計算され、実際の注入には、それ以上のエ
ネルギーを採用すればよいことになる。
ｉ+イオンを注入イオンとして選択する場合には、シリ
コン中のイオンの飛程で表層側にテールを引く部分が
０．７８μｍより深くなればよく、その最小注入エネル
ギーを計算すれば、それぞれ０．５６、０．５９、１．
０８ＭｅＶと計算され、実際の注入には、それ以上のエ
ネルギーを採用すればよいことになる。
【００２６】また、注入ドーズ量は、ゲッタリング能力
を持たせるために基板内部に十分に欠陥層を導入させる
だけの量が必要であるが、注入量の増大化に伴ってシリ
コン基板表層にイオン注入に起因した微小欠陥も導入さ
れるため、用いるイオン種によってその最適ドーズ量は
異なるが、一般的にここで用いるイオン種では、およそ
５×１０13ｃｍ-2以上のドーズ量を必要とする。
を持たせるために基板内部に十分に欠陥層を導入させる
だけの量が必要であるが、注入量の増大化に伴ってシリ
コン基板表層にイオン注入に起因した微小欠陥も導入さ
れるため、用いるイオン種によってその最適ドーズ量は
異なるが、一般的にここで用いるイオン種では、およそ
５×１０13ｃｍ-2以上のドーズ量を必要とする。
【００２７】以上のようにして、シリコン基板表層の結
晶性を破壊することなくバルク内部に埋め込み欠陥層を
導入すると、この結晶性の乱れた埋め込み欠陥層は、Ｓ
ｉ−Ｓｉ結合が切断されたり、結合角に歪みが入るよう
な状態になり、エネルギー的に高い状態になる。基板内
を熱拡散する汚染元素はこのエネルギー的に高い欠陥部
に捕獲され、ゲッタリング効果が生じることになる。
晶性を破壊することなくバルク内部に埋め込み欠陥層を
導入すると、この結晶性の乱れた埋め込み欠陥層は、Ｓ
ｉ−Ｓｉ結合が切断されたり、結合角に歪みが入るよう
な状態になり、エネルギー的に高い状態になる。基板内
を熱拡散する汚染元素はこのエネルギー的に高い欠陥部
に捕獲され、ゲッタリング効果が生じることになる。
【００２８】続いて行うＳＩＭＯＸ形成の酸素イオン注
入では、上述した通り５００℃以上の加熱を必要とする
ため、結晶製造起因の重金属、あるいは酸素イオン注入
機から生じる重金属等の汚染元素は、加熱時の熱エネル
ギーで拡散し、バルク内部に予め導入した埋め込み欠陥
層にゲッタリングされるように作用する。この際、高エ
ネルギーイオン注入で導入した結晶欠陥も、ある程度結
晶性が回復し、この過程でもゲッタリング作用が生じ
る。
入では、上述した通り５００℃以上の加熱を必要とする
ため、結晶製造起因の重金属、あるいは酸素イオン注入
機から生じる重金属等の汚染元素は、加熱時の熱エネル
ギーで拡散し、バルク内部に予め導入した埋め込み欠陥
層にゲッタリングされるように作用する。この際、高エ
ネルギーイオン注入で導入した結晶欠陥も、ある程度結
晶性が回復し、この過程でもゲッタリング作用が生じ
る。
【００２９】更に都合のよいことに、この埋め込み欠陥
層は上記酸素イオン注入後の結晶性回復の際の熱処理に
より、結晶性の保たれている埋め込み欠陥層の上下界面
からエピ成長して結晶性が回復するため、上下からの結
晶成長点が交叉する領域に転位網が残存し、ゲッタリン
グ能力を失うことはない。
層は上記酸素イオン注入後の結晶性回復の際の熱処理に
より、結晶性の保たれている埋め込み欠陥層の上下界面
からエピ成長して結晶性が回復するため、上下からの結
晶成長点が交叉する領域に転位網が残存し、ゲッタリン
グ能力を失うことはない。
【００３０】したがって、酸素イオン注入後の高温アニ
ールで注入された酸素原子が埋め込み酸化膜を形成し、
汚染元素のゲッタリングサイトまでの拡散を抑制するよ
うになるまで、ゲッタリング能力は持続するように働
く。
ールで注入された酸素原子が埋め込み酸化膜を形成し、
汚染元素のゲッタリングサイトまでの拡散を抑制するよ
うになるまで、ゲッタリング能力は持続するように働
く。
【００３１】尚、上記作用によれば、高エネルギーイオ
ン注入でバルク内部に導入した埋め込み欠陥層は、完全
に結晶性が回復することなく、ゲッタリング能力が持続
するのでプロセス工程で必要であれば、高エネルギーイ
オン注入後にアニールを行い、ゲッタリングサイトを形
成し、この後、酸素イオン注入を行うことも可能であ
る。
ン注入でバルク内部に導入した埋め込み欠陥層は、完全
に結晶性が回復することなく、ゲッタリング能力が持続
するのでプロセス工程で必要であれば、高エネルギーイ
オン注入後にアニールを行い、ゲッタリングサイトを形
成し、この後、酸素イオン注入を行うことも可能であ
る。
【００３２】以下、図１を用いて、本発明の第１の実施
の形態の半導体基板の製造工程を説明する。
の形態の半導体基板の製造工程を説明する。
【００３３】まず、Ｐ型（１００）のシリコン単結晶基
板１にＣ+イオンを注入エネルギーを０．６５ＭｅＶ、
注入量を１×１０15ｃｍ-2、そして、結晶軸チャネリン
グ防止のため、注入角度を１０°の条件で、結晶欠陥を
バルク内部に導入するための高エネルギーイオン注入を
行った。この注入で、シリコン単結晶基板１の深さ１．
１μｍ近傍におよそ０．３４μｍ前後の埋め込み欠陥層
２が導入される（図１（ａ））。ここで用いる高エネル
ギーイオン注入条件は、上述したように、ＳＩＭＯＸ基
板のＳＯＩ層に影響を与えないような注入条件を設定す
ることが必要であり、特に、埋め込み欠陥層２が埋め込
み酸化膜５より深い位置に形成されるように注入エネル
ギーを選択することが必要である。
板１にＣ+イオンを注入エネルギーを０．６５ＭｅＶ、
注入量を１×１０15ｃｍ-2、そして、結晶軸チャネリン
グ防止のため、注入角度を１０°の条件で、結晶欠陥を
バルク内部に導入するための高エネルギーイオン注入を
行った。この注入で、シリコン単結晶基板１の深さ１．
１μｍ近傍におよそ０．３４μｍ前後の埋め込み欠陥層
２が導入される（図１（ａ））。ここで用いる高エネル
ギーイオン注入条件は、上述したように、ＳＩＭＯＸ基
板のＳＯＩ層に影響を与えないような注入条件を設定す
ることが必要であり、特に、埋め込み欠陥層２が埋め込
み酸化膜５より深い位置に形成されるように注入エネル
ギーを選択することが必要である。
【００３４】次に、注入エネルギーを１８０ｋｅＶ、注
入量を４×１０17ｃｍ-2、そしてチャネリング防止のた
め、注入角度を１３°、注入温度５５０℃の条件で、埋
め込み酸化膜を形成する酸素イオンをシリコン単結晶基
板１に注入した（図１（ｂ））。この酸素イオン注入で
は、Ｏ+イオン３はシリコン単結晶基板１の表面からお
よそ０．４４μｍ近傍にピークをもつ注入分布となる。
入量を４×１０17ｃｍ-2、そしてチャネリング防止のた
め、注入角度を１３°、注入温度５５０℃の条件で、埋
め込み酸化膜を形成する酸素イオンをシリコン単結晶基
板１に注入した（図１（ｂ））。この酸素イオン注入で
は、Ｏ+イオン３はシリコン単結晶基板１の表面からお
よそ０．４４μｍ近傍にピークをもつ注入分布となる。
【００３５】この酸素イオン注入時の際の温度加熱によ
り、結晶製造時起因の重金属不純物や酸素イオン注入機
から生じる重金属等の汚染元素は、ある程度バルク内部
に予め導入した埋め込み欠陥層２にゲッタリングされ
る。
り、結晶製造時起因の重金属不純物や酸素イオン注入機
から生じる重金属等の汚染元素は、ある程度バルク内部
に予め導入した埋め込み欠陥層２にゲッタリングされ
る。
【００３６】最後に、注入した酸素イオンをバルクシリ
コンと反応させ、埋め込み酸化膜５を形成するためのア
ニールをＡｒ雰囲気下、１３５０℃で４時間熱処理し
た。この熱処理で、埋め込み欠陥層２は、転位網４にな
り、注入した酸素イオン３はシリコン表面から０．４μ
ｍの位置におよそ０．０８μｍの厚みをもった埋め込み
酸化膜５となる（図１（ｃ））。このとき、酸素イオン
３はバルクシリコンと反応して、埋め込み酸化膜５が形
成されるまでの間に、汚染不純物は転位網４にゲッタリ
ングされ、ゲッタリング作用は完了する。
コンと反応させ、埋め込み酸化膜５を形成するためのア
ニールをＡｒ雰囲気下、１３５０℃で４時間熱処理し
た。この熱処理で、埋め込み欠陥層２は、転位網４にな
り、注入した酸素イオン３はシリコン表面から０．４μ
ｍの位置におよそ０．０８μｍの厚みをもった埋め込み
酸化膜５となる（図１（ｃ））。このとき、酸素イオン
３はバルクシリコンと反応して、埋め込み酸化膜５が形
成されるまでの間に、汚染不純物は転位網４にゲッタリ
ングされ、ゲッタリング作用は完了する。
【００３７】この高温熱処理では、汚染元素によっては
温度が高温すぎると、一旦ゲッタリングされた原子がゲ
ッタリングサイトから遊離してくる場合もあるが、その
際には、バルクとＳＯＩ層の間に埋め込み酸化膜５が形
成されているので、汚染元素のバリアとして作用するよ
うになる。このため、この高温熱処理は、一般にＳＩＭ
ＯＸ基板製造において採用されている、１２００〜１３
８０℃で１〜１０時間程度の処理でよく、特に制約はな
いことになる。
温度が高温すぎると、一旦ゲッタリングされた原子がゲ
ッタリングサイトから遊離してくる場合もあるが、その
際には、バルクとＳＯＩ層の間に埋め込み酸化膜５が形
成されているので、汚染元素のバリアとして作用するよ
うになる。このため、この高温熱処理は、一般にＳＩＭ
ＯＸ基板製造において採用されている、１２００〜１３
８０℃で１〜１０時間程度の処理でよく、特に制約はな
いことになる。
【００３８】次に、図２を用いて、本発明の第２の実施
の形態の半導体基板の製造工程について説明する。
の形態の半導体基板の製造工程について説明する。
【００３９】まず、Ｐ型（１００）のシリコン単結晶基
板１にＣ+イオンを注入エネルギーを０．６５ＭｅＶ、
注入量を１×１０15ｃｍ-2、結晶軸チャネリング防止の
ため、注入角度を１０°の条件で、結晶欠陥をバルク内
部に導入するための高エネルギーイオン注入を行った
（図２（ａ））。この注入で、シリコン基板深さ１．１
μｍ近傍におよそ０．３４μｍ前後の埋め込み欠陥層２
が導入される。ここで用いる高エネルギーイオン注入条
件は、上述しましたように、ＳＩＭＯＸ基板のＳＯＩ層
に影響を与えないような注入条件を設定することが必要
であり、特に、埋め込み欠陥層２が埋め込み酸化膜５よ
り深くなるよう慎重に注入エネルギーを選択することが
肝心である。
板１にＣ+イオンを注入エネルギーを０．６５ＭｅＶ、
注入量を１×１０15ｃｍ-2、結晶軸チャネリング防止の
ため、注入角度を１０°の条件で、結晶欠陥をバルク内
部に導入するための高エネルギーイオン注入を行った
（図２（ａ））。この注入で、シリコン基板深さ１．１
μｍ近傍におよそ０．３４μｍ前後の埋め込み欠陥層２
が導入される。ここで用いる高エネルギーイオン注入条
件は、上述しましたように、ＳＩＭＯＸ基板のＳＯＩ層
に影響を与えないような注入条件を設定することが必要
であり、特に、埋め込み欠陥層２が埋め込み酸化膜５よ
り深くなるよう慎重に注入エネルギーを選択することが
肝心である。
【００４０】次に、Ａｒ雰囲気下、９００℃で３０分の
アニールを行って、埋め込み欠陥層２を転位網４に変換
した（図２（ｂ））。ここで、転位網４はシリコン表面
から深さ１．０μｍ当たりに集中的に発生するようにな
る。このときのアニールは、通常の半導体プロセスで用
いられる程度の条件で十分問題なく、条件の制約はな
い。また、この工程においてもゲッタリングが生じま
す。
アニールを行って、埋め込み欠陥層２を転位網４に変換
した（図２（ｂ））。ここで、転位網４はシリコン表面
から深さ１．０μｍ当たりに集中的に発生するようにな
る。このときのアニールは、通常の半導体プロセスで用
いられる程度の条件で十分問題なく、条件の制約はな
い。また、この工程においてもゲッタリングが生じま
す。
【００４１】次に、Ｏ+イオンを注入エネルギーを１８
０ｋｅＶ、注入量を４×１０17ｃｍ-2、チャネリング防
止のため、注入角度を１３°、注入温度を５５０℃の条
件で、埋め込み酸化膜を形成する酸素をシリコン単結晶
基板１に注入した（図２（ｃ））。この酸素注入では、
Ｏ+イオン３はシリコンの表面からおよそ０．４４μｍ
近傍にピークをもつ注入分布となる。
０ｋｅＶ、注入量を４×１０17ｃｍ-2、チャネリング防
止のため、注入角度を１３°、注入温度を５５０℃の条
件で、埋め込み酸化膜を形成する酸素をシリコン単結晶
基板１に注入した（図２（ｃ））。この酸素注入では、
Ｏ+イオン３はシリコンの表面からおよそ０．４４μｍ
近傍にピークをもつ注入分布となる。
【００４２】この酸素イオン注入時の際の温度加熱によ
り、第１の実施の形態と同様、結晶製造時起因の重金属
不純物や、酸素イオン注入機から生じる重金属等の汚染
元素は、ある程度バルク内部に予め導入した埋め込み欠
陥層２にゲッタリングされる。
り、第１の実施の形態と同様、結晶製造時起因の重金属
不純物や、酸素イオン注入機から生じる重金属等の汚染
元素は、ある程度バルク内部に予め導入した埋め込み欠
陥層２にゲッタリングされる。
【００４３】最後に、注入した酸素イオンをバルクシリ
コンと反応させ、埋め込み酸化膜を形成するためのアニ
ールをＡｒ雰囲気下、１３５０℃で４時間熱処理した。
この熱処理で、注入した酸素イオン３はシリコン表面か
ら０．４μｍの位置におよそ０．０８μｍの厚みをもっ
た埋め込み酸化膜５となる（図２（ｄ））。このとき、
酸素イオン３はバルクシリコンと反応して、埋め込み酸
化膜５が形成されるまでの間に、汚染不純物は転位網４
にゲッタリングされ、ゲッタリング作用は完了する。
コンと反応させ、埋め込み酸化膜を形成するためのアニ
ールをＡｒ雰囲気下、１３５０℃で４時間熱処理した。
この熱処理で、注入した酸素イオン３はシリコン表面か
ら０．４μｍの位置におよそ０．０８μｍの厚みをもっ
た埋め込み酸化膜５となる（図２（ｄ））。このとき、
酸素イオン３はバルクシリコンと反応して、埋め込み酸
化膜５が形成されるまでの間に、汚染不純物は転位網４
にゲッタリングされ、ゲッタリング作用は完了する。
【００４４】この高温熱処理では、汚染元素によっては
温度が高温すぎると、一旦ゲッタリングされた原子がゲ
ッタリングサイトから遊離してくる場合もあるが、その
際には、バルクとＳＯＩ層の間に埋め込み酸化膜５が形
成されているので、汚染元素のバリアとして作用するよ
うになる。このため、この高温熱処理は、一般にＳＩＭ
ＯＸ基板製造において採用されている、１２００〜１３
８０℃で１〜１０時間程度の処理でよく、特に制約はな
いことになる。
温度が高温すぎると、一旦ゲッタリングされた原子がゲ
ッタリングサイトから遊離してくる場合もあるが、その
際には、バルクとＳＯＩ層の間に埋め込み酸化膜５が形
成されているので、汚染元素のバリアとして作用するよ
うになる。このため、この高温熱処理は、一般にＳＩＭ
ＯＸ基板製造において採用されている、１２００〜１３
８０℃で１〜１０時間程度の処理でよく、特に制約はな
いことになる。
【００４５】上述の第１及び第２の実施の形態のＳＩＭ
ＯＸ基板のゲッタリング効果を検証するため、通常の従
来技術によるＳＩＭＯＸ基板を参照サンプルとして重金
属の定量汚染によるＳＯＩ層表面の結晶欠陥発生量の比
較板に硫酸銅溶液を使用して、５×１０12原子／ｃｍ2
に相当する銅を塗布した。
ＯＸ基板のゲッタリング効果を検証するため、通常の従
来技術によるＳＩＭＯＸ基板を参照サンプルとして重金
属の定量汚染によるＳＯＩ層表面の結晶欠陥発生量の比
較板に硫酸銅溶液を使用して、５×１０12原子／ｃｍ2
に相当する銅を塗布した。
【００４６】次に、酸素イオン注入時の加熱温度に相当
する５５０℃で、１０時間、続いてＳＩＭＯＸ形成のた
めの通常の高温アニールを１３５０℃で４時間施した。
この基板のＳＯＩ層表面を、ライトエッチで選択エッチ
ングし、表面欠陥密度を測定した。この結果、従来のＳ
ＩＭＯＸ基板では、重金属に起因した１０5〜１０6個／
ｃｍ2のピット及び積層欠陥が観察されたが、本発明の
第１及び第２の実施の形態では、ＳＩＭＯＸ基板のＳＯ
Ｉ層のピット及び積層欠陥密度は０〜１０3個／ｃｍ2と
表面欠陥の低減化効果が見られた。
する５５０℃で、１０時間、続いてＳＩＭＯＸ形成のた
めの通常の高温アニールを１３５０℃で４時間施した。
この基板のＳＯＩ層表面を、ライトエッチで選択エッチ
ングし、表面欠陥密度を測定した。この結果、従来のＳ
ＩＭＯＸ基板では、重金属に起因した１０5〜１０6個／
ｃｍ2のピット及び積層欠陥が観察されたが、本発明の
第１及び第２の実施の形態では、ＳＩＭＯＸ基板のＳＯ
Ｉ層のピット及び積層欠陥密度は０〜１０3個／ｃｍ2と
表面欠陥の低減化効果が見られた。
【００４７】
【発明の効果】以上、詳細に説明したように、本発明を
用いることにより、結晶製造時起因或いは酸素イオン注
入時に付着する汚染元素をＳＩＭＯＸ基板のＳＯＩ層外
へ効率的に除去することが可能となるため、ＳＩＭＯＸ
基板を用いたＳＯＩデバイスの素子の特性及び製造歩留
まりを改善できる。
用いることにより、結晶製造時起因或いは酸素イオン注
入時に付着する汚染元素をＳＩＭＯＸ基板のＳＯＩ層外
へ効率的に除去することが可能となるため、ＳＩＭＯＸ
基板を用いたＳＯＩデバイスの素子の特性及び製造歩留
まりを改善できる。
【００４８】また、請求項２記載の本発明を用いること
により、より確実にＳＯＩ層に含まれる汚染不純物をゲ
ッタリングすることができる。
により、より確実にＳＯＩ層に含まれる汚染不純物をゲ
ッタリングすることができる。
【００４９】更に、請求項３記載の本発明を用いること
により、埋め込み酸化膜の電気的特性に影響を与えるこ
となく、埋め込み欠陥層を形成することができる。
により、埋め込み酸化膜の電気的特性に影響を与えるこ
となく、埋め込み欠陥層を形成することができる。
【図１】本発明の第１の実施の形態の半導体基板の製造
工程図である。
工程図である。
【図２】本発明の第２の実施の形態の半導体基板の製造
工程図である。
工程図である。
【図３】従来のＳＩＭＯＸ基板の製造工程図である。
１ シリコン単結晶基板 ２ 埋め込み欠陥層 ３ イオン注入された酸素原子 ４ 転位網 ５ 埋め込み酸化膜
Claims (3)
- 【請求項１】 シリコン基板に酸素イオンを注入し、熱
処理することにより埋め込みシリコン酸化膜層を形成す
る、ＳＯＩ構造の半導体基板の製造方法において、 上記シリコン基板に、上記埋め込みシリコン酸化膜層が
形成される深さより深い領域に埋め込み欠陥層が形成さ
れるように、所定の元素からなるイオンを所定のエネル
ギーで注入する工程と、 上記埋め込み欠陥層の上方に、上記シリコン基板に第１
所定温度に加熱しながら酸素イオンを注入し、上記シリ
コン基板内に存在する不純物を上記埋め込み欠陥層にゲ
ッタリングする工程と、 第２所定温度による熱処理により、上記埋め込み欠陥層
を転位網に変え、上記酸素イオンが注入された領域が埋
め込み酸化膜層になるまでの間、上記転位網に上記シリ
コン基板内に存在する不純物をゲッタリングする工程と
を有することを特徴とする、半導体基板の製造方法。 - 【請求項２】 シリコン基板に酸素イオンを注入し、熱
処理することにより埋め込みシリコン酸化膜層を形成す
る、ＳＯＩ構造の半導体基板の製造方法において、 上記シリコン基板に、上記埋め込みシリコン酸化膜層が
形成される深さより深い領域に埋め込み欠陥層が形成さ
れるように、所定の元素からなるイオンを所定のエネル
ギーで注入し、埋め込み欠陥層を形成する工程と、 第３所定温度で熱処理することにより、上記埋め込み欠
陥層を転位網にする工程と、 上記埋め込み欠陥層の上方に、上記シリコン基板に第１
所定温度に加熱しながら酸素イオンを注入し、上記シリ
コン基板内に存在する不純物を上記転位網にゲッタリン
グする工程と、 第２所定温度による熱処理により、上記酸素イオンが注
入された領域が埋め込み酸化膜層になるまでの間、上記
転位網に上記シリコン基板内に存在する不純物をゲッタ
リングする工程とを有することを特徴とする、半導体基
板の製造方法。 - 【請求項３】 上記欠陥層を形成するイオン注入に、上
記ＩＩＩｂ族、ＩＶｂ族、Ｖｂ族、ＶＩｂ族又はＶＩＩ
ｂ族のいずれかの元素から成るイオンを用いることを特
徴とする、請求項１又は請求項２記載の半導体基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01609697A JP3810168B2 (ja) | 1997-01-30 | 1997-01-30 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01609697A JP3810168B2 (ja) | 1997-01-30 | 1997-01-30 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214843A true JPH10214843A (ja) | 1998-08-11 |
| JP3810168B2 JP3810168B2 (ja) | 2006-08-16 |
Family
ID=11906994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01609697A Expired - Fee Related JP3810168B2 (ja) | 1997-01-30 | 1997-01-30 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3810168B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007502541A (ja) * | 2003-08-14 | 2007-02-08 | アイビス・テクノロジー・コーポレイション | Ｓｉｍｏｘ・ｓｏｉシリコン基板中の内部ゲッタリング |
| JP2008270592A (ja) * | 2007-04-23 | 2008-11-06 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法 |
| US8293613B2 (en) | 2007-03-12 | 2012-10-23 | Samsung Electronics Co., Ltd. | Gettering structures and methods and their application |
| JP2020013905A (ja) * | 2018-07-18 | 2020-01-23 | 住友重機械イオンテクノロジー株式会社 | イオン注入方法およびイオン注入装置 |
-
1997
- 1997-01-30 JP JP01609697A patent/JP3810168B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007502541A (ja) * | 2003-08-14 | 2007-02-08 | アイビス・テクノロジー・コーポレイション | Ｓｉｍｏｘ・ｓｏｉシリコン基板中の内部ゲッタリング |
| US8293613B2 (en) | 2007-03-12 | 2012-10-23 | Samsung Electronics Co., Ltd. | Gettering structures and methods and their application |
| JP2008270592A (ja) * | 2007-04-23 | 2008-11-06 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法 |
| JP2020013905A (ja) * | 2018-07-18 | 2020-01-23 | 住友重機械イオンテクノロジー株式会社 | イオン注入方法およびイオン注入装置 |
| KR20200010066A (ko) * | 2018-07-18 | 2020-01-30 | 스미도모쥬기가이 이온 테크놀로지 가부시키가이샤 | 이온주입방법 및 이온주입장치 |
| US11830703B2 (en) | 2018-07-18 | 2023-11-28 | Sumitomo Heavy Industries Ion Technology Co, Ltd. | Ion implantation method and ion implanter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3810168B2 (ja) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759228B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH06236976A (ja) | Ｓｏｉ及びその構成方法 | |
| JPH08191140A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| KR101380514B1 (ko) | 반도체 기판의 제조 방법 | |
| EP0449589A1 (en) | Method of producing a SOI structure | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| EP1120819A1 (en) | Soi substrate and method for manufacturing the same | |
| JPH10214843A (ja) | 半導体基板の製造方法 | |
| US7084459B2 (en) | SOI substrate | |
| JP3660469B2 (ja) | Ｓｏｉ基板の製造方法 | |
| US7799660B2 (en) | Method for manufacturing SOI substrate | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JPH10214844A (ja) | 半導体基板の製造方法 | |
| JP3382092B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100335449B1 (ko) | Ｓｏｉ 기판 및 그 제조 방법 | |
| JPH1041241A (ja) | 半導体装置の製造方法 | |
| JPH02237033A (ja) | 半導体基板の製造方法 | |
| JP2943369B2 (ja) | 半導体基板の製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JPH1022289A (ja) | 半導体装置およびその製造方法 | |
| JP2002134722A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP2006134925A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2669722B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20031216 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
| A521 | Written amendment |
Effective date: 20040202 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040217 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040416 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060523 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100602 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100602 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20110602 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20120602 |
|
| LAPS | Cancellation because of no payment of annual fees |