JP2007502541A - Simox・soiシリコン基板中の内部ゲッタリング - Google Patents
Simox・soiシリコン基板中の内部ゲッタリング Download PDFInfo
- Publication number
- JP2007502541A JP2007502541A JP2006523237A JP2006523237A JP2007502541A JP 2007502541 A JP2007502541 A JP 2007502541A JP 2006523237 A JP2006523237 A JP 2006523237A JP 2006523237 A JP2006523237 A JP 2006523237A JP 2007502541 A JP2007502541 A JP 2007502541A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxygen
- silicon
- gettering
- dose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
Abstract
【解決手段】本発明は、金属不純物を遮蔽するための内部ゲッタリング層を備えたSOIウェハーを形成する方法を提供する。より詳しく言うと、本発明のある実施の形態では、金属不純物を遮蔽するための複数の部位は、シリコン基板に選択されたドーズ量の酸素イオンを打ち込むことによってシリコン基板内に形成される。ある実施の形態では、結晶シリコンのエピタキシャル層は、基板上に形成され、連続的な埋め込まれた酸化物層は、例えば、SIMOXプロセスを用いて、エピタキシャル層内に生み出される。
【選択図】図1
Description
本発明は、大まかに言って、シリコン・オン・インシュレーター(SOI:silicon-on-insulator)基板の形成方法に関し、さらに詳しく言えば、基板中に存在する金属不純物を遮蔽するための内部部位を備えたシリコン・オン・インシュレーター基板の形成方法に関する。
ある態様では、本発明は、半導体基板中に存在する金属不純物を遮蔽するために、半導体基板内に遮蔽部位を生み出す方法を提供する。本発明のその方法は、基板の上側部分を基板の大部分から電気的に絶縁するための、例えば、シリコン基板内の二酸化シリコン層などの、遮蔽部位とは別個の、基板内の絶縁層を形成することを可能にする。その絶縁層は、例えば、酸素などの、選択されたドーズ量のイオンを、基板に打ち込んで、埋め込まれた酸素が豊富な層を基板内に生成することによって、生み出される。その後、基板が、例えば、約1100度から約1400度までの範囲内の温度で、約数時間に亘って保持されることによって、焼き鈍しされ、酸素が豊富な層内に、遮蔽部位によって形成されたゲッタリング(gettering)領域とは別の、連続的な埋め込まれた酸化物層が生み出される。
本発明は、金属不純物を遮蔽し、それによって、ウェハーの上側層内に形成されたデバイスの質を高めるために、SOIウェハー内に、典型的にはウェハーのデバイス層の下の深さで、遮蔽部位を生み出す方法を提供する。簡単に言えば、本発明の方法は、そのような遮蔽部位を、酸素などのイオンをウェハーに打ち込んで、金属不純物のための遮蔽部位として作用する、酸化物の析出および/または関連する構造上の欠陥を形成することによって、生み出す。そのような内部遮蔽部位に加えて、本発明のSOIウェハーは、エピタキシャル成長させられた結晶シリコン層をも含み、前記結晶シリコン層の中に、例えばSIMOXプロセスを用いて、連続的な埋め込まれた酸化層が生み出される。
この発明の具体的な実施態様は以下の通りである。
(1)(a)基板に酸素イオンを打ち込んで、埋め込まれた酸素が豊富な領域を生み出し、そして、前記基板を焼き鈍しして前記基板の前記酸素が豊富な領域内に連続的な埋め込まれた酸化物層を生み出すことによって、または、(b)基板表面上に結晶シリコンのエピタキシャル層を成長させ、前記エピタキシャル層に酸素イオンを打ち込んで、埋め込まれた酸素が豊富な領域を生み出し、そして、前記エピタキシャル層を焼き鈍しして前記結晶エピタキシャルシリコン層の前記酸素が豊富な領域内に連続的な埋め込まれた酸化物層を生み出すことによって、シリコン・オン・インシュレーター(SOI)構造を形成する方法において、
別のゲッタリングドーズ量のイオンを前記基板に打ち込んで、前記基板中に存在する金属不純物を遮蔽するための複数の部位を生み出す過程を具備する、
シリコン・オン・インシュレーター構造を形成する方法。
(2)前記実施態様(1)記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記複数の遮蔽部位が、前記打ち込まれたイオンの前記基板との相互作用によって生み出された析出部位および/または関連する構造上の欠陥を含む、 方法。
(3)前記実施態様(1)記載のシリコン・オン・インシュレーター構造を形成する方法において、
遮蔽部位を生み出すための前記別のゲッタリングドーズ量のイオンとして酸素イオンを選択する過程をさらに具備する、 方法。
(4)前記実施態様(3)記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記遮蔽部位が、酸素の析出を含む、 方法。
(5)前記実施態様(3)記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記別のゲッタリングドーズ量の酸素イオンを打ち込む過程が、30keVから300keVまでの範囲内のエネルギーの酸素イオンのビームに前記基板をさらす過程を含む、 方法。
前記遮蔽部位を生み出すために打ち込まれる酸素の別のゲッタリングドーズ量を、5×1015cm-2から1×1018cm-2までの範囲内となるように選択する過程をさらに具備する、 方法。
(7)前記実施態様(6)記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記遮蔽部位を生み出すために打ち込まれる酸素の別のゲッタリングドーズ量を、5×1016cm-2から2×1017cm-2までの範囲内となるように選択する過程をさらに具備する、 方法。
(8)前記実施態様(1)記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記基板に別のゲッタリングドーズ量のイオンを打ち込む前記過程が、前記連続的な埋め込まれた酸化物層を形成する前に行われる、 方法。
(9)前記実施態様(1)記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記基板に別のゲッタリングドーズ量のイオンを打ち込む前記過程が、前記ゲッタリングドーズ量を、埋め込まれた酸素が豊富な領域を形成するためにイオンが打ち込まれた前記基板の表面とは別の前記基板の表面に打ち込む過程をさらに含む、 方法。
(10)前記実施態様(1)ないし(9)のいずれかに記載のシリコン・オン・インシュレーター構造を形成する方法において、
別のゲッタリングドーズ量のイオンを前記基板に打ち込む前記過程が、
前記基板内に第1のドーズ量の酸素イオンを打ち込むために、前記基板を第1のエネルギーを備えた酸素イオンのビームにさらすことによって、第1の集合の遮蔽部位を生み出す過程と、
前記基板内に第2のドーズ量の酸素イオンを打ち込むために、前記基板を前記第1のエネルギーとは異なる第2のエネルギーを備えた酸素イオンのビームにさらすことによって、第2の集合の遮蔽部位を生み出す過程と、
をさらに含む、 する方法。
前記第1のゲッタリング酸素ドーズ量が、2×1015cm-2から5×1017cm-2までの範囲内であるように選択される、 方法。
(12)前記実施態様(10)記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記第2のゲッタリング酸素ドーズ量が、2×1015cm-2から5×1017cm-2までの範囲内であるように選択される、 方法。
(13)前記実施態様(10)記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記第1のゲッタリング酸素ドーズ量および前記第2のゲッタリング酸素ドーズ量の合計が、4×1015cm-2から1018cm-2までの範囲内であるように選択される、 方法。
(14)前記実施態様(1)ないし(13)のいずれかに記載の方法によって形成された、シリコン・オン・インシュレーター構造。
14 遮蔽部位
16 基板の上面
18 酸素イオンビーム
22 エピ層
22a エピ層の上面
22b 上側領域
26 酸化物層
28 酸素イオンビーム
34 SOIウェハー
36 エピ層
36a エピ層の上面
38 シリコン基板
38a 上面
38b 底面
38c 基板の領域
40 酸化物層
42 遮蔽部位
52 ウェハー
54 酸素イオンのビーム
56 曲線
58 複数の酸素の析出および/または構造上の欠陥
62 複数の酸素の析出および/または構造上の欠陥
64 曲線
68 エピタキシャル層
70 酸化物層
Claims (14)
- (a)基板に酸素イオンを打ち込んで、埋め込まれた酸素が豊富な領域を生み出し、そして、前記基板を焼き鈍しして前記基板の前記酸素が豊富な領域内に連続的な埋め込まれた酸化物層を生み出すことによって、または、(b)基板表面上に結晶シリコンのエピタキシャル層を成長させ、前記エピタキシャル層に酸素イオンを打ち込んで、埋め込まれた酸素が豊富な領域を生み出し、そして、前記エピタキシャル層を焼き鈍しして前記結晶エピタキシャルシリコン層の前記酸素が豊富な領域内に連続的な埋め込まれた酸化物層を生み出すことによって、シリコン・オン・インシュレーター(SOI)構造を形成する方法において、
別のゲッタリング(gettering)ドーズ量のイオンを前記基板に打ち込んで、前記基板中に存在する金属不純物を遮蔽するための複数の部位を生み出す過程を具備する、
シリコン・オン・インシュレーター構造を形成する方法。 - 請求項1記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記複数の遮蔽部位が、前記打ち込まれたイオンの前記基板との相互作用によって生み出された析出部位および/または関連する構造上の欠陥を含む、方法。 - 請求項1記載のシリコン・オン・インシュレーター構造を形成する方法において、
遮蔽部位を生み出すための前記別のゲッタリングドーズ量のイオンとして酸素イオンを選択する過程をさらに具備する、方法。 - 請求項3記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記遮蔽部位が、酸素の析出を含む、方法。 - 請求項3記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記別のゲッタリングドーズ量の酸素イオンを打ち込む過程が、30keVから300keVまでの範囲内のエネルギーの酸素イオンのビームに前記基板をさらす過程を含む、方法。 - 請求項3記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記遮蔽部位を生み出すために打ち込まれる酸素の別のゲッタリングドーズ量を、5×1015cm-2から1×1018cm-2までの範囲内となるように選択する過程をさらに具備する、方法。 - 請求項6記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記遮蔽部位を生み出すために打ち込まれる酸素の別のゲッタリングドーズ量を、5×1016cm-2から2×1017cm-2までの範囲内となるように選択する過程をさらに具備する、方法。 - 請求項1記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記基板に別のゲッタリングドーズ量のイオンを打ち込む前記過程が、前記連続的な埋め込まれた酸化物層を形成する前に行われる、方法。 - 請求項1記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記基板に別のゲッタリングドーズ量のイオンを打ち込む前記過程が、前記ゲッタリングドーズ量を、埋め込まれた酸素が豊富な領域を形成するためにイオンが打ち込まれた前記基板の表面とは別の前記基板の表面に打ち込む過程をさらに含む、方法。 - 請求項1ないし9のいずれかに記載のシリコン・オン・インシュレーター構造を形成する方法において、
別のゲッタリングドーズ量のイオンを前記基板に打ち込む前記過程が、
前記基板内に第1のドーズ量の酸素イオンを打ち込むために、前記基板を第1のエネルギーを備えた酸素イオンのビームにさらすことによって、第1の集合の遮蔽部位を生み出す過程と、
前記基板内に第2のドーズ量の酸素イオンを打ち込むために、前記基板を前記第1のエネルギーとは異なる第2のエネルギーを備えた酸素イオンのビームにさらすことによって、第2の集合の遮蔽部位を生み出す過程と、
をさらに含む、方法。 - 請求項10記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記第1のゲッタリング酸素ドーズ量が、2×1015cm-2から5×1017cm-2までの範囲内であるように選択される、方法。 - 請求項10記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記第2のゲッタリング酸素ドーズ量が、2×1015cm-2から5×1017cm-2までの範囲内であるように選択される、方法。 - 請求項10記載のシリコン・オン・インシュレーター構造を形成する方法において、
前記第1のゲッタリング酸素ドーズ量および前記第2のゲッタリング酸素ドーズ量の合計が、4×1015cm-2から1018cm-2までの範囲内であるように選択される、方法。 - 請求項1ないし13のいずれかに記載の方法によって形成された、シリコン・オン・インシュレーター構造。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/640,917 US7294561B2 (en) | 2003-08-14 | 2003-08-14 | Internal gettering in SIMOX SOI silicon substrates |
PCT/US2004/025378 WO2005020307A1 (en) | 2003-08-14 | 2004-08-05 | Internal gettering in simox soi silicon substrates |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007502541A true JP2007502541A (ja) | 2007-02-08 |
Family
ID=34136214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006523237A Pending JP2007502541A (ja) | 2003-08-14 | 2004-08-05 | Simox・soiシリコン基板中の内部ゲッタリング |
Country Status (3)
Country | Link |
---|---|
US (1) | US7294561B2 (ja) |
JP (1) | JP2007502541A (ja) |
WO (1) | WO2005020307A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014099456A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP2014099457A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP2017183736A (ja) * | 2017-05-11 | 2017-10-05 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6887751B2 (en) * | 2003-09-12 | 2005-05-03 | International Business Machines Corporation | MOSFET performance improvement using deformation in SOI structure |
JP4885426B2 (ja) * | 2004-03-12 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置、半導体装置及びその製造方法 |
JP4759948B2 (ja) * | 2004-07-28 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5358189B2 (ja) * | 2006-01-20 | 2013-12-04 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 酸素含有半導体ウェハの処理方法 |
DE102006002903A1 (de) * | 2006-01-20 | 2007-08-02 | Infineon Technologies Austria Ag | Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement |
KR100759825B1 (ko) | 2006-09-29 | 2007-09-18 | 한국전자통신연구원 | 실리콘 집적 회로와 실리콘 광소자가 집적된 모놀리식 집적복합 소자 및 그 제조방법 |
US7960243B2 (en) * | 2007-05-31 | 2011-06-14 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device featuring a gate stressor and semiconductor device |
JP5487565B2 (ja) * | 2008-06-19 | 2014-05-07 | 株式会社Sumco | エピタキシャルウェーハおよびその製造方法 |
KR100984860B1 (ko) * | 2008-07-10 | 2010-10-04 | 주식회사 하이닉스반도체 | 웨이퍼 가공방법 |
US20110164253A1 (en) * | 2008-08-01 | 2011-07-07 | Xiaodong Zhou | Method of modifying a substrate for deposition of charged particles thereon |
JP2010114409A (ja) * | 2008-10-10 | 2010-05-20 | Sony Corp | Soi基板とその製造方法、固体撮像装置とその製造方法、および撮像装置 |
US9123671B2 (en) * | 2010-12-30 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon wafer strength enhancement |
US8796116B2 (en) | 2011-01-31 | 2014-08-05 | Sunedison Semiconductor Limited | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods |
CN103137456B (zh) * | 2011-12-02 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管金属栅极的制造方法 |
DE102015121890A1 (de) * | 2015-12-15 | 2017-06-22 | Infineon Technologies Ag | Verfahren zum Prozessieren eines Halbleiterwafers |
US10522367B2 (en) * | 2017-03-06 | 2019-12-31 | Qualcomm Incorporated | Gettering layer formation and substrate |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283421A (ja) * | 1993-03-18 | 1994-10-07 | Mitsubishi Materials Corp | Soi基板およびその製造方法 |
JPH07193072A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体基板の製造方法 |
JPH08191140A (ja) * | 1995-01-09 | 1996-07-23 | Nec Corp | Soi基板の製造方法 |
JPH1032210A (ja) * | 1996-07-16 | 1998-02-03 | Nec Corp | 半導体装置の製造方法 |
JPH10214843A (ja) * | 1997-01-30 | 1998-08-11 | Sharp Corp | 半導体基板の製造方法 |
JP2000150408A (ja) * | 1998-08-31 | 2000-05-30 | Nec Corp | Soi基板及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6149427A (ja) * | 1984-08-17 | 1986-03-11 | Matsushita Electronics Corp | 半導体装置の製造方法 |
US4837172A (en) | 1986-07-18 | 1989-06-06 | Matsushita Electric Industrial Co., Ltd. | Method for removing impurities existing in semiconductor substrate |
DE3833161B4 (de) | 1988-09-29 | 2005-10-13 | Infineon Technologies Ag | Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente |
JPH05198666A (ja) | 1991-11-20 | 1993-08-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH065826A (ja) * | 1992-06-18 | 1994-01-14 | Fujitsu Ltd | 半導体装置の製造方法 |
US6022793A (en) * | 1997-10-21 | 2000-02-08 | Seh America, Inc. | Silicon and oxygen ion co-implantation for metallic gettering in epitaxial wafers |
JPH11204452A (ja) | 1998-01-13 | 1999-07-30 | Mitsubishi Electric Corp | 半導体基板の処理方法および半導体基板 |
US6083324A (en) * | 1998-02-19 | 2000-07-04 | Silicon Genesis Corporation | Gettering technique for silicon-on-insulator wafers |
US6461933B2 (en) | 2000-12-30 | 2002-10-08 | Texas Instruments Incorporated | SPIMOX/SIMOX combination with ITOX option |
-
2003
- 2003-08-14 US US10/640,917 patent/US7294561B2/en not_active Expired - Fee Related
-
2004
- 2004-08-05 JP JP2006523237A patent/JP2007502541A/ja active Pending
- 2004-08-05 WO PCT/US2004/025378 patent/WO2005020307A1/en active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06283421A (ja) * | 1993-03-18 | 1994-10-07 | Mitsubishi Materials Corp | Soi基板およびその製造方法 |
JPH07193072A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | 半導体基板の製造方法 |
JPH08191140A (ja) * | 1995-01-09 | 1996-07-23 | Nec Corp | Soi基板の製造方法 |
JPH1032210A (ja) * | 1996-07-16 | 1998-02-03 | Nec Corp | 半導体装置の製造方法 |
JPH10214843A (ja) * | 1997-01-30 | 1998-08-11 | Sharp Corp | 半導体基板の製造方法 |
JP2000150408A (ja) * | 1998-08-31 | 2000-05-30 | Nec Corp | Soi基板及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014099456A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP2014099457A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
JP2017183736A (ja) * | 2017-05-11 | 2017-10-05 | 株式会社Sumco | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7294561B2 (en) | 2007-11-13 |
WO2005020307A1 (en) | 2005-03-03 |
US20050037596A1 (en) | 2005-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007502541A (ja) | Simox・soiシリコン基板中の内部ゲッタリング | |
KR100935567B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2746499B2 (ja) | 半導体装置及びその製造方法 | |
JPS6063961A (ja) | 半導体装置の製造方法 | |
JP2002501673A (ja) | 装置内にゲートが形成される前に過渡増速拡散を用いてドーパント濃度を制御する方法 | |
JPS6214459A (ja) | 半導体装置の製造方法 | |
JP2009515345A (ja) | 歪みシリコンにおける欠陥低減のための窒素ベース注入物 | |
US5087322A (en) | Selective metallization for high temperature semiconductors | |
JPH0582525A (ja) | Simox基板及びその製造方法 | |
JPS60211877A (ja) | 半導体装置の製造方法 | |
JPS60113472A (ja) | 半導体装置の製造方法 | |
US20030003680A1 (en) | Method for manufacturing isolating structures | |
JP3810168B2 (ja) | 半導体基板の製造方法 | |
JP4166426B2 (ja) | 半導体装置の製造方法 | |
JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US6709955B2 (en) | Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method | |
CN113454756B (zh) | 半导体外延晶片及其制造方法 | |
US11942376B2 (en) | Method for manufacturing semiconductor structure | |
JPH0590272A (ja) | 半導体装置およびその製造方法 | |
JP4045642B2 (ja) | 半導体デバイスの製造方法 | |
KR100400781B1 (ko) | 피모스 반도체 소자의 제조방법 | |
JPH01214172A (ja) | 半導体装置の製造方法 | |
JPS6386565A (ja) | 半導体装置の製造方法 | |
JP2744022B2 (ja) | 半導体装置の製造方法 | |
CN113964178A (zh) | 具有由富陷阱层提供的电性隔离的iii-v族化合物半导体层堆叠 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080929 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111025 |