JPH0590272A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0590272A
JPH0590272A JP3249553A JP24955391A JPH0590272A JP H0590272 A JPH0590272 A JP H0590272A JP 3249553 A JP3249553 A JP 3249553A JP 24955391 A JP24955391 A JP 24955391A JP H0590272 A JPH0590272 A JP H0590272A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
defect layer
back surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3249553A
Other languages
English (en)
Inventor
Takashi Kuroi
隆 黒井
Shigeki Komori
重樹 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3249553A priority Critical patent/JPH0590272A/ja
Priority to DE4218685A priority patent/DE4218685A1/de
Priority to KR92017307A priority patent/KR970000424B1/ko
Publication of JPH0590272A publication Critical patent/JPH0590272A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02634Homoepitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 この発明は、持続性の優れたゲッタリング層
を与えるゲッタリング技術を備える、半導体装置の製造
方法を提供することを主要な特徴とする。 【構成】 表面と裏面を有する半導体基板を準備する。
上記半導体基板の裏面に、裏面から1〜5μmの深さの
ところにイオンが留まるように選ばれた高エネルギで、
イオン注入し、それによって、上記深さのところに一次
欠陥層を形成する。上記結晶欠陥層の上部と下部の両側
から固相エピタキシャル成長を行なわせ、それによって
上記一次欠陥層の中央部付近に二次欠陥層を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一般に半導体装置に
関するものであり、より特定的には、ゲッタリング効果
の持続性に優れたゲッタリング領域を有する半導体装置
に関する。この発明は、さらにそのような半導体装置の
製造方法に関する。
【0002】
【従来の技術】デバイス製造上の重要な課題として、デ
バイス特性に有害な不純物原子の汚染防止がある。有害
な不純物としては、MOS界面の安定化を阻害するNa
+ 型のアルカリ金属イオンや半導体基板中の少数キャリ
アの寿命を劣化させるFe,Cu,Ptなどの金属等が
ある。前者はMOSFETのしきい値電圧を不安定に
し、後者はpn接合部のもれ電流や耐圧の劣化を招く。
基本的には、これらの不純物を製造ラインから完全に排
除することが好ましいが、現実的にはそれは困難なた
め、これら有害物をデバイス領域以外の部分に捕獲する
こと、すなわち、ゲッタリングの技術が必要になる。ま
た、ゲッタリング技術は、LSI製造において、高歩留
りを達成するために有効な方法としても、一般に利用さ
れている。
【0003】図6(a)は半導体基板の裏面をAl2
3 パウダを用いて、サンドブラスト処理し、それによっ
て、半導体基板1の裏面にゲッタリング領域2を形成す
る方法を示している。
【0004】図6(b)は、半導体基板1の裏面にレー
ザを照射し、それによって半導体基板1の裏面にゲッタ
リング領域2を形成する方法を示している。
【0005】図6(c)は、半導体基板1の裏面に低エ
ネルギでイオン注入を行ない、それによって裏面から、
およそ0.5μm以下の深さのところに、結晶欠陥であ
るゲッタリング領域2を形成する方法を示している。図
6(d)は、半導体基板1の裏面にCVD膜21を形成
し、それによって半導体基板1の裏面に格子歪みのよう
な応力場を伴う結晶欠陥を導入する方法を示している。
【0006】図6(e)は、半導体基板1の裏面にリン
デポジション等を行ない、それによって半導体基板1の
裏面に格子歪みのような応力場を伴う結晶欠陥を導入す
る方法を示している。
【0007】上述のような方法によって、半導体基板の
裏面近傍に導入された、応力場を伴う結晶欠陥は、重金
属不純物やプロセス中に導入された微小欠陥を集める、
ゲッタリングシンクとなる。その結果、半導体素子を形
成すべき領域から、有害な重金属不純物や微小欠陥が取
除かれる。ひいては、半導体素子を形成すべき領域に
は、リーク電流のゼネレーションセンタが生成されず、
ひいては低リーク電流の半導体装置を製造することがで
きるようになる。
【0008】
【発明が解決しようとする課題】しかしながら、従来の
ゲッタリング技術においては、半導体装置の製造工程中
に、欠陥が回復したり、あるいは除去されることがあ
り、その結果ゲッタリング効果が持続しないという問題
点があった。
【0009】また、プロセス設計者は、これらのゲッタ
リング工程をプロセス設計の中に組入れなければならな
い。しかし、これらのゲッタリングのためのプロセスは
高温熱処理を伴うことが多く、超微細構造のデバイスを
形成しようとする上では、不都合なことが多かった。
【0010】この発明の目的は、持続性の優れたゲッタ
リング層を有する半導体装置を得ることである。
【0011】この発明の他の目的は、持続性の優れたゲ
ッタリング層を与えるとともに、半導体装置の製造工程
のいずれの工程にも組入れることができるゲッタリング
技術を備える、半導体装置の製造方法を提供することに
ある。
【0012】
【課題を解決するための手段】この発明にかかる半導体
装置は、表面と裏面を有する半導体基板を備える。上記
半導体基板の中には、その裏面から1〜5μmの深さの
ところに、二次欠陥層が埋め込まれるように形成されて
いる。
【0013】この発明の他の局面に従う半導体装置の製
造方法においては、まず、表面と裏面を有する半導体基
板が準備される。上記半導体基板の裏面に、裏面から1
〜5μmの深さのところにイオンが留まるように選ばれ
た高エネルギで、イオン注入し、それによって、上記深
さのところに一次欠陥層を形成する。上記一次欠陥層の
上部と下部の両側から固相エピタキシャル成長を行なわ
せ、それによって前記一次欠陥層の中央部付近に二次欠
陥層を形成する。
【0014】この発明の好ましい実施例態様によれば、
上記イオンは、B、P、As、SiまたはGeを含む。
【0015】また、上記イオンの注入エネルギは、40
0keV〜10MeVであるのが好ましい。
【0016】さらに、上記イオンは、3×101 4 〜1
×101 6 イオン/cm2 の濃度範囲になるように注入
されるのが好ましい。
【0017】
【作用】この発明に従う半導体装置によれば、半導体基
板の中に、その裏面から1〜5μmの深さのところに、
二次欠陥層が埋め込まれるように形成されている。この
二次欠陥層は、非常に安定なので、その後の熱処理によ
って転位等の欠陥が回復することはない。
【0018】この発明の他の局面に従う半導体装置の製
造方法によれば、半導体基板の裏面に、裏面から1〜5
μmの深さのところにイオンが留まるように選ばれた高
エネルギで、イオン注入し、それによって、上記深さの
ところに一次欠陥層が形成される。得られた半導体基板
において、その後の熱処理により、上記一次欠陥層の上
部と下部の両側から固相エピタキシャル成長が起こる。
その結果、一次欠陥層の中央部付近に転移等の二次欠陥
が発生する。この二次欠陥は、非常に安定なので、その
後の熱処理によって、転位等の欠陥が回復することはな
い。それゆえに、この二次欠陥層は、持続性に優れたゲ
ッタリング層となる。
【0019】
【実施例】図1は、この発明の実施例に従った製造方法
の順序の各工程における半導体装置の部分断面図であ
る。
【0020】図1(a)を参照して、半導体基板1の裏
面1bに、400keV〜10MeVのエネルギで、イ
オン10の注入を行ない、それによって、半導体基板1
中にイオン注入層2を形成する。
【0021】イオン10には、B、P、As、Siまた
はGeが用いられる。イオン10として、SiまたはG
eを選んだ場合には、イオン注入層2(一次欠陥層)が
導電層にならないという特有の効果を奏する。イオン1
0は、3×101 4 〜1×101 6 イオン/cm2 の濃
度範囲になるように注入される。
【0022】図3は、イオンにSiを用いた場合の、注
入エネルギとイオン注入層の深さとの関係を示したグラ
フである。注入エネルギを400keV〜10MeVに
選ぶと、半導体基板の裏面1hから1〜5μmの深さの
ところにイオンが留まることがわかる。なお、半導体基
板1の厚さは、約600μmである。
【0023】図1(b)に戻って、ウェルドライブある
いは半導体基板1の表面1aに素子分離酸化膜4を形成
するための熱処理(約700℃以上)を半導体基板1に
施すことにより、イオン注入層2の中央部付近に二次欠
陥層3が形成される。
【0024】次の説明に入る前に、一次欠陥および二次
欠陥について説明する。すなわち、高温からの急冷、高
エネルギ粒子による照射損傷、塑性変形などによって結
晶中に過飽和の点欠陥が導入されるが、これらは移動集
合してより大きな欠陥を形成することがある。それぞれ
の処理によって直接発生する欠陥が一次欠陥であるのに
対し、これらの反応によって生じたものを二次欠陥とい
う(物理学辞典,培風館,1984)。
【0025】上記二次欠陥層3は、転移等の欠陥である
から、非常に安定である。そのため、この二次欠陥層3
は、その後の熱処理により、転位等の欠陥が回復するこ
とはない。よって、この二次欠陥層3は、持続性の優れ
たゲッタリング層となり、半導体装置の製造工程中に導
入された金属不純物や欠陥等を、ゲッタリングすること
ができる。
【0026】次に、ゲッタリング層が形成されるメカニ
ズムを、図3を用いてさらに詳細に説明する。
【0027】図3(a)を参照して、半導体基板1の裏
面1bに、400keV〜10MeVのエネルギで、1
×101 4 /cm2 程度以上の、たとえば、シリコンイ
オンの注入を行ない、裏面1bから1〜5μmの深さの
ところにイオン注入層2を形成する。
【0028】イオン注入層2の上部分101は、単結晶
のままである。したがって、一次欠陥領域であるイオン
注入層2は、単結晶の中に埋め込まれたような状態にな
る。イオン注入層2のイオン分布は、図4(a)に示す
ようになる。
【0029】次に、図3(b)を参照して、半導体基板
1に、半導体製造過程における熱処理が加わると、欠陥
回復のための固相エピタキシャル成長が、イオン注入層
2の上部分101と下部分102の両側から起こる。そ
の結果、図3(c)を参照して、イオン注入層2の中央
部付近に、転移等の二次欠陥層3が発生する。二次欠陥
の分布は、図4(b)に示すようになる。
【0030】二次欠陥のイメージは、図5を参照して、
参照符号Aにより示す部分で表わされる。
【0031】この二次欠陥は、非常に安定なので、その
後の熱処理で、転位等の欠陥が回復することはない。よ
って、この二次欠陥層は、持続性に優れたゲッタリング
層となり、半導体装置製造工程中に導入された金属不純
物や欠陥等をゲッタリングすることができる。
【0032】また、以上述べたイオン注入工程は、半導
体装置の製造工程のいずれの工程にも組み入れることが
できるので、当該ゲッタリング技術は、高集積化に伴う
プロセスの変更があっても、採用可能である。
【0033】
【発明の効果】以上説明したとおり、この発明に従う半
導体装置によれば、半導体基板の中に、その裏面から1
〜5μmの深さのところに、二次欠陥層が埋め込まれる
ように形成されている。この二次欠陥層は、非常に安定
なので、その後の熱処理で、転位等の欠陥が回復するこ
とはない。よって、この二次欠陥は持続性に優れたゲッ
タリング層となり、半導体装置製造工程中に導入された
金属不純物や欠陥等をゲッタリングすることができる。
【0034】この発明の他の局面に従う半導体装置の製
造方法によれば、半導体基板の裏面に、裏面から1〜5
μmの深さのところにイオンが留まるように選ばれた高
エネルギで、イオン注入し、それによって、上記深さの
ところに一次欠陥層を形成する。その後、一次欠陥層の
上部と下部の両側から固相エピタキシャル成長が起こ
る。その結果、一次欠陥層の中央部付近に転移等の二次
欠陥層が発生する。この二次欠陥層は、非常に安定なの
で、その後の熱処理で、転位等の欠陥が回復することは
ない。よって、この二次欠陥相は持続性に優れたゲッタ
リング層となり、半導体装置製造工程中に導入された金
属不純物や欠陥等をゲッタリングすることができる。そ
の結果、半導体装置を歩留りよく製造し得るという効果
を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例にかかる、半導体装置の製造
方法の順序の各工程における半導体装置の部分断面図で
ある。
【図2】イオンがシリコンである場合の、注入エネルギ
と深さとイオン注入層の関係図である。
【図3】ゲッタリング層の形成メカニズムを示す断面図
である。
【図4】注入されたSiイオンの、加熱前の分布図であ
る。(b)は、加熱後に形成された二次欠陥の分布を示
す図である。
【図5】二次欠陥のイメージを示す図である。
【図6】従来のゲッタリング技術を示す図である。
【符号の説明】
1 半導体基板 1b 半導体基板の裏面 2 イオン注入層 3 二次欠陥層 10 イオン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 表面と裏面を有する半導体基板を備え、 前記半導体基板の中には、その裏面から1〜5μmの深
    さのところに、二次欠陥層が埋め込まれるように形成さ
    れている、半導体装置。
  2. 【請求項2】 表面と裏面を有する半導体基板を準備す
    る工程と、 前記半導体基板の裏面に、裏面から1〜5μmの深さの
    ところにイオンが留まるように選ばれた高エネルギで、
    イオン注入し、それによって、前記深さのところに一次
    欠陥層を形成する工程と、 前記一次欠陥層の上部と下部の両側から固相エピタキシ
    ャル成長を行なわせ、それによって、前記一次欠陥層の
    中央部付近に二次欠陥層を形成する工程と、 を備えた、半導体装置の製造方法。
JP3249553A 1991-09-27 1991-09-27 半導体装置およびその製造方法 Withdrawn JPH0590272A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3249553A JPH0590272A (ja) 1991-09-27 1991-09-27 半導体装置およびその製造方法
DE4218685A DE4218685A1 (de) 1991-09-27 1992-06-05 Halbleitereinrichtung und verfahren zur herstellung derselben
KR92017307A KR970000424B1 (en) 1991-09-27 1992-09-23 Semiconductor device and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3249553A JPH0590272A (ja) 1991-09-27 1991-09-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0590272A true JPH0590272A (ja) 1993-04-09

Family

ID=17194710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3249553A Withdrawn JPH0590272A (ja) 1991-09-27 1991-09-27 半導体装置およびその製造方法

Country Status (3)

Country Link
JP (1) JPH0590272A (ja)
KR (1) KR970000424B1 (ja)
DE (1) DE4218685A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283638A (ja) * 2008-05-21 2009-12-03 Nippon Telegr & Teleph Corp <Ntt> 導波路型受光器の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5773356A (en) * 1996-02-20 1998-06-30 Micron Technology, Inc. Gettering regions and methods of forming gettering regions within a semiconductor wafer
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
WO2007085387A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415373A (en) * 1981-11-17 1983-11-15 Allied Corporation Laser process for gettering defects in semiconductor devices
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283638A (ja) * 2008-05-21 2009-12-03 Nippon Telegr & Teleph Corp <Ntt> 導波路型受光器の製造方法

Also Published As

Publication number Publication date
KR970000424B1 (en) 1997-01-09
DE4218685A1 (de) 1993-04-08

Similar Documents

Publication Publication Date Title
US7052973B2 (en) Bonded substrate for an integrated circuit containing a planar intrinsic gettering zone
CN100419135C (zh) 低缺陷密度的改变取向的Si及其产品
JP2746499B2 (ja) 半導体装置及びその製造方法
JPS62501320A (ja) 浅い超階段ド−プ領域を有する半導体および注入不純物を使用するその処理方法
JPS63174355A (ja) 半導体デバイス
JPH10209168A (ja) 半導体装置の製造方法
US6048778A (en) Gettering regions and methods of forming gettering regions within a semiconductor wafer
JP2007502541A (ja) Simox・soiシリコン基板中の内部ゲッタリング
JP2998330B2 (ja) Simox基板及びその製造方法
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
JPH0590272A (ja) 半導体装置およびその製造方法
JP3810168B2 (ja) 半導体基板の製造方法
JPH05235005A (ja) 半導体基板及びその製造方法
JP2701821B2 (ja) 半導体基板
JP2943369B2 (ja) 半導体基板の製造方法
JP2000183068A (ja) 半導体装置の製造方法
JP2922918B2 (ja) イオン注入方法
JP3091800B2 (ja) Soi基板の製造方法
JPS6386565A (ja) 半導体装置の製造方法
JP2664416B2 (ja) 半導体装置の製造方法
JPH1098004A (ja) 半導体装置およびその製造方法
JPH1187258A (ja) 半導体装置の製造方法
JPH09232324A (ja) 半導体基板及びその製造方法
JP3317220B2 (ja) 半導体装置の製造方法
JP2005086041A (ja) 半導体ウェーハのイオン注入方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203