DE4218685A1 - Halbleitereinrichtung und verfahren zur herstellung derselben - Google Patents
Halbleitereinrichtung und verfahren zur herstellung derselbenInfo
- Publication number
- DE4218685A1 DE4218685A1 DE4218685A DE4218685A DE4218685A1 DE 4218685 A1 DE4218685 A1 DE 4218685A1 DE 4218685 A DE4218685 A DE 4218685A DE 4218685 A DE4218685 A DE 4218685A DE 4218685 A1 DE4218685 A1 DE 4218685A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor substrate
- ions
- defect layer
- semiconductor device
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000007547 defect Effects 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 230000005923 long-lasting effect Effects 0.000 title abstract 2
- 150000002500 ions Chemical class 0.000 claims abstract description 36
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 5
- 239000007790 solid phase Substances 0.000 claims abstract description 5
- 229910052785 arsenic Inorganic materials 0.000 claims abstract description 4
- 229910052796 boron Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000968 intestinal effect Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000036647 reaction Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 210000002105 tongue Anatomy 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleitereinrichtung, insbe
sondere auf eine Halbleitereinrichtung mit einem Gettergebiet mit
guter Wirkungsdauer des Gettereffekts, sowie auf ein Verfahren zur
Herstellung einer solchen Halbleitereinrichtung.
Eines der wichtigen Probleme bei der Herstellung von Halbleiter
einrichtungen ist die Verhinderung einer Verunreinigung mit Verun
reinigungsatomen, die für die Bauelementcharakteristiken von Nach
teil ist. Unter den nachteiligen Verunreinigungen sind Alkali
metallionen vom Na⁺-Typ, die die Stabilisierung einer MOS-Grenz
fläche stören, Metalle wie Fe, Cu und Pt, die die Lebensdauer von
Minoritätsladungsträgern im Halbleitersubstrat verschlechtern o. ä. Die
ersteren bewirken, daß die Schwellspannung eines MOSFET instabil
ist, und die letzteren verursachen einen Leckstrom in einem pn-
Übergangsteil oder eine Verschlechterung der Durchbruchsspannung.
Obgleich es im Grunde wünschenswert ist, die Verunreinigung gänz
lich aus der Herstellungslinie fernzuhalten, ist dies in der
Praxis schwierig, so daß es erforderlich wird, die nachteiligen
Substanzen in anderen Teilen des Halbleitersubstrats als im
Bauelementgebiet einzufangen. Damit werden Gettertechniken
notwendig. Die Gettertechnik wird im allgemeinen auch als
wirksames Verfahren zur Erreichung einer hohen Ausbeute bei der
Herstellung von LSI verwendet.
Fig. 6 (a) stellt ein Verfahren dar, bei welchem die rückseitige
Oberfläche eines Halbleitersubstrates einer Sandstrahlbearbeitung
unter Verwendung von Al2O3-Pulver unterzogen wird, um auf der
rückseitigen Oberfläche des Halbleitersubstrates 1 ein Getter
gebiet 2 zu bilden.
Fig. 6 (b) stellt ein Verfahren dar, bei welchem die rückseitige
Oberfläche eines Halbleitersubstrates 1 einer Laserbestrahlung
unterzogen wird, um ein Gettergebiet 2 auf der rückseitigen Ober
fläche des Halbleitersubstrates 1 zu bilden.
Fig. 6 (c) stellt ein Verfahren dar, bei welchem die rückseitige
Oberfläche eines Halbleitersubstrates 1 einer Ionenimplantation
mit niedriger Energie unterzogen wird, um ein Gettergebiet 2 mit
Kristalldefekten von der rückseitigen Oberfläche auf eine Tiefe
von 0,5 µm oder weniger zu bilden.
Fig. 6(d) stellt ein Verfahren dar, bei welchem eine CVD-Schicht
21 auf der rückseitigen Oberfläche eines Halbleitersubstrates 1
gebildet wird, um mit einem Spannungsfeld bzw. einer Verzerrung
des Gitters Kristalldefekte in die rückseitige Oberfläche des
Halbleitersubstrates 1 einzuführen.
Fig. 6 (e) stellt ein Verfahren dar, bei dem auf die rückseitige
Oberfläche eines Halbleitersubstrates 1 eine Phosphorabscheidung
erfolgt, um mit einem Spannungsfeld bzw. einer Gitterverzerrung in
die rückseitige Oberfläche des Halbleitersubstrates 1 Kristall
defekte einzuführen.
Kristalldefekte mit einem Spannungsfeld, die in die Nähe der rück
seitigen Oberfläche eines Halbleitersubstrates durch eines der
oben beschriebenen Verfahren eingeführt wurden, werden eine
Gettersenke zum "Aufsammeln" von während des Prozesses eingeführ
ten Schwermetallverunreinigungen oder kleinen Defekten. Im Ergeb
nis dessen werden die nachteiligen Schwermetallverunreinigungen
oder kleinen Defekte aus dem Gebiet entfernt, wo ein Halbleiter
element zu bilden ist. Weiter wird das Erzeugungszentrum von
Leckströmen nicht in dem Gebiet gebildet, in dem ein Halbleiter
element zu bilden ist, und damit wird es weiter möglich, eine
Halbleitereinrichtung mit niedrigem Leckstrom herzustellen.
Das herkömmliche Getterverfahren weist jedoch das Problem einer
mangelnden Beständigkeit bzw. Wirkungsdauer des Gettereffekts
infolge einer Erholung oder Entfernung von Defekten während des
Herstellungsprozesses der Halbleitereinrichtung auf.
Außerdem muß der Entwerfer des Prozesses den Getterschritt in den
Prozeßentwurf einarbeiten. Der Getterprozeß ist jedoch oft durch
eine Hochtemperatur-Wärmebehandlung begleitet und damit bei der
Bildung einer Einrichtung mit sehr kleinen Strukturen unvorteil
haft.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitereinrich
tung mit einer Getterschicht mit guter Wirkungsdauer bereitzustel
len. Weiter ist es Aufgabe der Erfindung, ein Verfahren zur
Herstellung einer Halbleitereinrichtung bereitzustellen, das eine
Gettertechnik zur Erzeugung einer Getterschicht mit guter Bestän
digkeit beinhaltet, die insbesondere in einen Schritt des Herstel
lungsverfahrens der Halbleitereinrichtung integriert werden kann,
insbesondere soll bei Verfahren zur Herstellung einer Halbleiter
einrichtung die Ausbeute erhöht werden.
Eine Halbleitereinrichtung entsprechend der Erfindung enthält ein
Halbleitersubstrat mit einer vorderen und einer rückseitigen Ober
fläche. In einer Tiefe von 1 µm-5 µm von der rückseitigen Ober
fläche ist im Halbleitersubstrat eine vergrabene Sekundärdefekt
schicht gebildet.
Bei der Halbleitereinrichtung entsprechend der Erfindung ist die
Sekundärdefektschicht so gebildet, daß sie im Halbleitersubstrat
in einer Tiefe von 1 µm-5 µm von dessen rückseitiger Oberfläche zu
vergraben ist. Die Sekundärdefektschicht ist extrem stabil, so daß
Defekte wie Versetzungen durch eine Laser-Wärmebehandlung sich
nicht wieder erholen.
Bei einem Verfahren zur Herstellung einer Halbleitereinrichtung
nach einem weiteren Aspekt der Erfindung wird zuerst ein Halblei
tersubstrat mit einer vorderen und einer rückseitigen Oberfläche
bereitgestellt. Die rückseitige Oberfläche des Halbleiter
substrates wird einer Ionenimplantation mit hoher Energie, die so
gewählt ist, daß sich die Ionen in einer Tiefe von 1 µm-5 µm von
der rückseitigen Oberfläche ansammeln, um in dieser Tiefe eine
Primärdefektschicht zu bilden, unterzogen. Von beiden Seiten, dem
oberen und dem unteren Teil der Primärdefektschicht, findet ein
epitaxiales Wachsen statt, um in der Nähe des zentralen Teils der
Primärdefektschicht eine Sekundärdefektschicht zu bilden. Entspre
chend bevorzugten Ausführungsformen der Erfindung schließen die
oben genannten Ionen B-, P-, As-, Si- oder Ge-Ionen ein.
Die Implantationsenergie dieser Ionen liegt vorzugsweise im
Bereich von 400 keV-10 MeV.
Die Ionen werden des weiteren vorzugsweise so implantiert, daß
ihre Konzentration im Bereich von 3·1014 Ionen/cm2 bis 1·1016
Ionen/cm2 liegt.
Bei dem Verfahren zur Herstellung der Halbleitereinrichtung nach
oben genanntem Aspekt der Erfindung wird auf der rückseitigen
Oberfläche des Halbleitersubstrates eine Ionenimplantation mit
hoher Energie ausgeführt, die so gewählt ist, daß sich Ionen in
einer Tiefe von 1 µm-5 µm von der rückseitigen Oberfläche ansam
meln und in dieser Tiefe eine Primärdefektschicht bilden. Von
beiden Seiten des oberen Teils und des unteren Teils der Primär
defektschicht wird ein epitaxiales Festphasenwachstum im Halblei
tersubstrat durch Laser-Wärmebehandlung ausgeführt. Im Ergebnis
dessen werden Sekundärdefekte wie Versetzungen in der Nähe des
zentralen Abschnitts der Primärdefektschicht erzeugt. Die Sekun
därdefekte sind extrem stabil, so daß Defekte wie Versetzungen
durch eine Laser-Wärmebehandlung sich nicht wieder erholen bzw.
zurückbilden. Daher ist die Sekundärdefektschicht eine Getter
schicht mit guter Beständigkeit bzw. Wirkungsdauer.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich
aus der Erläuterung eines Ausführungsbeispiels anhand der Figuren.
Von den Figuren zeigen
Fig. 1 eine teilweise Querschnittsdarstellung einer Halbleiter
einrichtung in entsprechenden Schritten einer Schritt
folge eines Verfahrens zur Herstellung einer Halbleiter
einrichtung nach einer Ausführungsform,
Fig. 2 eine grafische Darstellung, die die Beziehung zwischen
der Tiefe der Ionenimplantationsschicht und der Implan
tationsenergie in einem Falle zeigt, wo die Ionen Si-
Ionen sind,
Fig. 3 eine Querschnittsdarstellung, die den Bildungsmechanismus
einer Getterschicht verdeutlicht,
Fig. 4 (a) eine grafische Darstellung, die die Verteilung der
implantierten Si-Ionen vor der Erwärmung zeigt und Fig. 4
(b) eine Darstellung, die die Verteilung von Sekundär
defekten, die nach dem Erwärmen gebildet sind, zeigt,
Fig. 5 eine Querschnittsdarstellung, die ein Bild der Sekun
därdefekte darstellt, und
Fig. 6 eine Querschnittsdarstellung, die herkömmliche Getter
techniken illustriert.
Wie Fig. 1 (a) zeigt, wird die rückseitige Oberfläche 1 (b) eines
Halbleitersubstrates 1 einer Implantation von Ionen 10 mit einer
Energie im Bereich von 400 keV-10 MeV unterzogen, um im Halblei
tersubstrat 1 eine Ionenimplantationsschicht 2 zu bilden.
Als Ionen 10 werden B, P, As, Si oder Ge verwendet. Wenn Si oder
Ge als Ionen 10 verwendet werden, wird der spezielle Effekt
erreicht, daß die Ionenimplantationsschicht 2 (die Primärdefekt
schicht) keine leitende Schicht ist. Die Ionen 10 werden so
implantiert, daß die Konzentration im Bereich von
3·1014 Ionen/cm2 bis 1·1016 Ionen/cm2 ist.
Fig. 2 ist eine grafische Darstellung, die die Beziehung zwischen
der Implantationsenergie und der Tiefe der Ionenimplantations
schicht in dem Falle zeigt, daß Si-Ionen verwendet werden. Es ist
zu erkennen, daß, wenn die Implantationsenergie im Bereich von 400
keV bis 10 MeV gewählt wird, Ionen in einer Tiefe von 1 µm-5 µm
von der rückseitigen Oberfläche 1b des Halbleitersubstrates ange
sammelt werden. Die Dicke des Halbleitersubstrates 1 ist etwa
600 µm.
Wie Fig. 1(b) zeigt, wird das Halbleitersubstrat 1 einer Wärme
behandlung zum Eindiffundieren von Ootierungen zur Bildung einer
Wanne einem Wärmebehandlungsschritt (bei etwa 700°C oder mehr)
zur Bildung einer Elementisolation-Oxidschicht 4 auf der vorderen
Oberfläche 1a des Halbleitersubstrates 1 unterzogen, wobei in der
Nähe des mittleren Abschnitts der Ionenimplantationsschicht 2
eine Sekundärdefektschicht 3 gebildet wird.
Vor der weiteren Beschreibung werden Primärdefekte und Sekundär
defekte erklärt. Speziell infolge eines schnellen Abkühlens von
einer hohen Temperatur, einer Bestrahlung mit hochenergetischen
Teilchen, einer plastischen Deformation o. ä. werden Punktdefekte
einer Übersättigung in dem Kristall eingeführt, und es kommt vor,
daß diese sich bewegen und aggregieren und damit größere Defekte
bilden. Während die direkt durch die entsprechenden Prozesse
gebildeten Defekte Primärdefekte sind, werden die durch die Reak
tionen dieser erzeugten Defekte als Sekundärdefekte bezeichnet
(Butsurigaku Jiten (Wörterbuch der Physik), Baifukan 1984).
Da die oben erwähnte Sekundärdefektschicht 3 aus Defekten wie Ver
setzungen besteht, ist sie extrem stabil. Damit werden die Defekte
wie Versetzungen in der Sekundärdefektschicht 3 durch eine spätere
Wärmebehandlung nicht wieder erholt. Damit ist die Sekundärdefekt
schicht 3 eine Getterschicht mit guter Beständigkeit und in der
Lage, während des Herstellungsprozesses der Halbleitereinrichtung
eingeführte Metall-Verunreinigungen, Defekte o. ä. zu gettern.
Im folgenden wird unter Bezugnahme auf Fig. 3 der Mechanismus der
Bildung der Getterschicht im Detail beschrieben.
Wie Fig. 3 (a) zeigt, wird auf die rückseitige Oberfläche 1b des
Halbleitersubstrates 1 eine Implantation von Siliziumionen mit
etwa 1·1014/cm2 oder mehr mit einer Energie im Bereich von 400
keV bis 10 MeV ausgeführt, um in einer Tiefe von 1 µm-5 µm von der
rückseitigen Oberfläche 1b eine Ionenimplantationsschicht 2 zu
bilden. Ein oberer Teil 101 der Ionenimplantationsschicht 2 bleibt
ein Einkristall. Damit ist die Ionenimplantationsschicht 2, die ein
Primärdefektgebiet ist, im Einkristall vergraben. Die Verteilung
der Ionen in der Ionenimplantationsschicht 2 ist wie in Fig. 4 (a)
dargestellt.
Dann wird, wie Fig. 3 (b) zeigt, wenn das Halbleitersubstrat 1 im
Prozeß zur Herstellung der Halbleitereinrichtung einer Wärme
behandlung unterzogen wird, ein epitaxiales Festphasenwachstum zur
Erholung der Defekte von beiden Seiten, dem oberen Teil 101 und
dem unteren Teil 102, der Ionenimplantationsschicht 2 durch
geführt. Im Ergebnis dessen wird, wie Fig. 3 (c) zeigt, in der
Nähe des Mittelabschnitts der Ionenimplantationsschicht 2 eine
Sekundärdefektschicht 3 aus Versetzungen, Stapelfehlern oder Zwillingen erzeugt.
Die Verteilung der Sekundärdefekte ist wie in Fig. 4(b) dargestellt.
Fig. 5 zeigt in dem durch das Bezugszeichen A bezeichneten Teil
ein Bild der Sekundärdefekte.
Die Sekundärdefekte sind extrem stabil, so daß Defekte wie Verset
zungen durch eine spätere Wärmebehandlung keiner Erholung unterlie
gen. Damit wird die Sekundärdefektschicht eine Getterschicht mit
guter Beständigkeit, und sie ist zum Gettern von während des Her
stellungsprozesses der Halbleitereinrichtung eingeführten Metall-
Verunreinigungen oder Defekten in der Lage.
Der beschriebene Schritt der Ionenimplantation kann in jeden
Schritt des Herstellungsverfahrens der Halbleitereinrichtung ein
gebaut werden, so daß die Gettertechnik auf im Zuge der Hochinte
gration vorgenommene Änderungen des Verfahrens anpaßbar ist.
Wie oben beschrieben, ist bei einer Halbleitereinrichtung entspre
chend der Erfindung im Halbleitersubstrat in einer Tiefe von 1 µm
bis 5 µm von der rückseitigen Oberfläche eine vergrabene Sekun
därdefektschicht gebildet. Die Sekundärdefektschicht ist extrem
stabil, so daß Defekte wie Versetzungen bei einer späteren Wärme
behandlung keiner Wiedererholung unterliegen.
Damit bilden die Sekundärdefekte eine Getterschicht mit guter
Beständigkeit und der Fähigkeit, während des Herstellungsprozesses
der Halbleitereinrichtung eingeführte Metall-Verunreinigungen oder
Defekte zu gettern.
Bei einem Verfahren zur Herstellung einer Halbleitereinrichtung
nach einem weiteren Aspekt der Erfindung wird die rückseitige
Oberfläche eines Halbleitersubstrates einer Implantation von Ionen
mit einer Energie, die so gewählt ist, daß sich die Ionen in einer
Tiefe von 1 µm-5 µm von der rückseitigen Oberfläche ansammeln, um
eine Primärdefektschicht in dieser Tiefe zu bilden, unterzogen.
Dann wird von beiden Seiten des oberen Teils und des unteren Teils
der Primärdefektschicht ein epitaxiales Festphasenwachstum vorge
nommen. Im Ergebnis dessen wird eine Versetzungen o. ä. aufweisende
Sekundärdefektschicht in der Nähe des Mittelabschnitts der
Primärdefektschicht erzeugt. Die Sekundärdefektschicht ist extrem
stabil, so daß Defekte wie Versetzungen bei einer späteren Wärme
behandlung keiner Erholung unterliegen. Die Sekundärdefektschicht
wird damit zu einer Getterschicht mit hoher Beständigkeit bzw.
Wirkungsdauer und der Fähigkeit, während des Herstellungsverfah
rens der Halbleitereinrichtung eingeführte Metall-Verunreinigun
gen, Defekte o. ä. zu gettern. Damit wird der Effekt erreicht, daß
Halbleitereinrichtungen mit hoher Ausbeute hergestellt werden
können.
Claims (7)
1. Halbleitereinrichtung mit einem Halbleitersubstrat mit einer
vorderen Oberfläche (1a) und einer rückseitigen Oberfläche (1b),
bei der eine in einer Tiefe von 1 µm-5 µm von der rückseitigen
Oberfläche im Halbleitersubstrat (1) vergrabene Sekundärdefekt
schicht (3) gebildet ist.
2. Verfahren zur Herstellung einer Halbleitereinrichtung mit den
Schritten:
Bereitstellen eines Halbleitersubstrates (1) mit einer vorderen Oberfläche (1a) und einer rückseitigen Oberfläche (1b),
Ausführen einer Ionenimplantation auf die rückseitige Oberfläche (1b) des Halbleitersubstrates (1) mit einer hohen Energie, die so gewählt ist, daß sich die Ionen in einer Tiefe von 1 µm-5 µm von der rückseitigen Oberfläche (1b) ansammeln und eine Primärdefekt schicht (2) in dieser Tiefe bilden,
Ausführen eines epitaxialen Festphasenwachstums von beiden Seiten des oberen und des unteren Teils der Primärdefektschicht (2) zur Bildung einer Sekundärdefektschicht (3) in der Nähe des zentralen Teils der Primärdefektschicht (2).
Bereitstellen eines Halbleitersubstrates (1) mit einer vorderen Oberfläche (1a) und einer rückseitigen Oberfläche (1b),
Ausführen einer Ionenimplantation auf die rückseitige Oberfläche (1b) des Halbleitersubstrates (1) mit einer hohen Energie, die so gewählt ist, daß sich die Ionen in einer Tiefe von 1 µm-5 µm von der rückseitigen Oberfläche (1b) ansammeln und eine Primärdefekt schicht (2) in dieser Tiefe bilden,
Ausführen eines epitaxialen Festphasenwachstums von beiden Seiten des oberen und des unteren Teils der Primärdefektschicht (2) zur Bildung einer Sekundärdefektschicht (3) in der Nähe des zentralen Teils der Primärdefektschicht (2).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die
Ionen B, P, As, Si oder Ge enthalten.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß
die Ionen Si enthalten.
5. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß
die Ionen Ge enthalten.
6. Verfahren nach einem der Ansprüche 2-5, dadurch gekennzeich
net, daß die Ionenimplantationsenergie im Bereich von 400 keV-10
MeV liegt.
7. Verfahren nach einem der Ansprüche 2-6, dadurch gekennzeich
net, daß die Ionen mit einer Konzentration im Bereich von
3·1014/cm2 bis 1·1016 Ionen/cm2 implantiert werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3249553A JPH0590272A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE4218685A1 true DE4218685A1 (de) | 1993-04-08 |
Family
ID=17194710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4218685A Ceased DE4218685A1 (de) | 1991-09-27 | 1992-06-05 | Halbleitereinrichtung und verfahren zur herstellung derselben |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0590272A (de) |
| KR (1) | KR970000424B1 (de) |
| DE (1) | DE4218685A1 (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929507A (en) * | 1996-02-20 | 1999-07-27 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| WO2007085387A1 (de) * | 2006-01-20 | 2007-08-02 | Infineon Technologies Austria Ag | Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement |
| CN101405847B (zh) * | 2006-01-20 | 2014-03-05 | 英飞凌科技奥地利股份公司 | 处理含氧半导体晶片的方法及半导体元件 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4878356B2 (ja) * | 2008-05-21 | 2012-02-15 | 日本電信電話株式会社 | 導波路型受光器の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0079484A2 (de) * | 1981-11-17 | 1983-05-25 | Allied Corporation | Verfahren zum Gettern von Defekten mittels eines Lasers in Halbleiteranordnungen |
| DE4021377A1 (de) * | 1989-07-05 | 1991-01-17 | Toshiba Kawasaki Kk | Verfahren zur herstellung einer halbleiteranordnung |
-
1991
- 1991-09-27 JP JP3249553A patent/JPH0590272A/ja not_active Withdrawn
-
1992
- 1992-06-05 DE DE4218685A patent/DE4218685A1/de not_active Ceased
- 1992-09-23 KR KR92017307A patent/KR970000424B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0079484A2 (de) * | 1981-11-17 | 1983-05-25 | Allied Corporation | Verfahren zum Gettern von Defekten mittels eines Lasers in Halbleiteranordnungen |
| DE4021377A1 (de) * | 1989-07-05 | 1991-01-17 | Toshiba Kawasaki Kk | Verfahren zur herstellung einer halbleiteranordnung |
Non-Patent Citations (4)
| Title |
|---|
| H. J. Geipel et. al., IBM J. RES. DEVELOP., Vol. 24, No. 3, Mai 1980, S. 310-317 * |
| M. C. Chem. et al., J. Elektrochem. Sec.: SOLID-STATE SCIENCE AND TECHNOLOGY Juni 1982, S. 1294-1299 * |
| R. Sawada, Japanese Journal of Applied Physics, Vol. 23, No. 8, Aug. 1984, S. 959-964 * |
| W. F. Tseng et al., Appl. Phys. Lett. 33(-5), 1. Sept. 1978, S. 442-444 * |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929507A (en) * | 1996-02-20 | 1999-07-27 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| US6048778A (en) * | 1996-02-20 | 2000-04-11 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| US6111325A (en) * | 1996-02-20 | 2000-08-29 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| US6114223A (en) * | 1996-02-20 | 2000-09-05 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| US6391746B1 (en) | 1996-02-20 | 2002-05-21 | Micron Technology, Inc. | Gettering regions and methods of forming gettering regions within a semiconductor wafer |
| WO2007085387A1 (de) * | 2006-01-20 | 2007-08-02 | Infineon Technologies Austria Ag | Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement |
| CN101405847B (zh) * | 2006-01-20 | 2014-03-05 | 英飞凌科技奥地利股份公司 | 处理含氧半导体晶片的方法及半导体元件 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970000424B1 (en) | 1997-01-09 |
| JPH0590272A (ja) | 1993-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69825931T2 (de) | Verfahren zur Herstellung von SOI-Substraten mit einer sehr effizienten Beseitigung von durch Ionenimplantation verursachten Schäden | |
| EP1604390B9 (de) | Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen | |
| DE2628087C2 (de) | ||
| DE3888883T2 (de) | Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht. | |
| DE3485880T2 (de) | Verfahren zur herstellung von halbleiteranordnungen. | |
| DE10137369B4 (de) | Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors | |
| DE69332511T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrats | |
| DE69025911T2 (de) | Verfahren zur Herstellung von CMOS/SOI-Anordnungen mit hoher Geschwindigkeit, niedrigem Leckstrom und verbesserter Strahlungshärte | |
| DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
| DE3688929T2 (de) | Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation. | |
| DE68920657T2 (de) | Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen. | |
| DE112009001476T5 (de) | Verfahren zum Herstellen von Halbleiterstrukturen und mittels solcher Verfahren erhaltene Halbleiterstrukturen | |
| DE2752439A1 (de) | Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung | |
| DE2553838A1 (de) | Verfahren zur herstellung von anreicherungs-feldeffekttransistoren | |
| DE102009036412A1 (de) | Entspannung einer Schicht aus gespanntem Material unter Anwendung eines Versteifungsmittels | |
| DE4221039C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einem vertikalen Halbleiterelement und einem weiteren Halbleiterbauelement | |
| DE4009837A1 (de) | Verfahren zur herstellung einer halbleitereinrichtung | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| DE1544275B2 (de) | Verfahren zur ausbildung von zonen unterschiedlicher leitfaehigkeit in halbleiterkristallen durch ionenimplantation | |
| DE2519432A1 (de) | Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper | |
| EP1497855B1 (de) | Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge | |
| DE68909021T2 (de) | Härtungsverfahren gegen ionisierende Strahlung für aktive elektronische Bausteine und gehärtete grosse Bausteine. | |
| DE2829983A1 (de) | Verfahren zum gettern von halbleiterbauelementen und integrierten halbleiterschaltkreisen | |
| DE2932928A1 (de) | Verfahren zur herstellung von vlsi-schaltungen | |
| DE69425787T2 (de) | Verfahren zur Herstellung epitaktischen Halbleitermaterials |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 21/22 |
|
| 8131 | Rejection |