DE2752439A1 - Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung - Google Patents

Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung

Info

Publication number
DE2752439A1
DE2752439A1 DE19772752439 DE2752439A DE2752439A1 DE 2752439 A1 DE2752439 A1 DE 2752439A1 DE 19772752439 DE19772752439 DE 19772752439 DE 2752439 A DE2752439 A DE 2752439A DE 2752439 A1 DE2752439 A1 DE 2752439A1
Authority
DE
Germany
Prior art keywords
silicon
arsenic
germanium
zone
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772752439
Other languages
English (en)
Other versions
DE2752439B2 (de
DE2752439C3 (de
Inventor
Siegfried Mader
Burton Joseph Masters
Hans Bernhard Pogge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2752439A1 publication Critical patent/DE2752439A1/de
Publication of DE2752439B2 publication Critical patent/DE2752439B2/de
Application granted granted Critical
Publication of DE2752439C3 publication Critical patent/DE2752439C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System further characterised by the doping material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/024Defect control-gettering and annealing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/061Gettering-armorphous layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/938Lattice strain control or utilization

Description

2752A39
Anmelderin: International Business Machines
Corporation, Armonk, N.Y. 10504
moe-bd
Verfahren zur Herstellung von Silicium-Halbleiteranordnungen unter Einsatz einer Ionenimplantation und zugehörige Halbleiteranordnung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Silicium-Halbleiteranordnungen entsprechend dem Oberbegriff des Patentanspruchs 1 sowie eine zugehörige Halbleiteranordnung .
Es ist seit langem bekannt, daß die Einführung leitfähigkeitsbestimmender Verunreinigungen in Silicium, wie Phosphor oder Bor, deren Atomradien kleiner sind als die des Siliciums, Gitterversetzungen erzeugt. Dadurch wird die Leitungsfähigkeit von Halbleitervorrichtungen, namentlich von integrierten Schaltungen, die aus dem Material bestehen, beeinträchtigt. Der Artikel "Strain Compensation in Silicon by Diffused Impurities" von T.H. Yeh et al, J. Electrochrom Soc: Solid State Science, Januar 1969, Seiten 73-77, behandelt die Einführung von Verunreinigungen durch thermische Diffusion und stellt fest, daaß bei der Diffusion von Bor oder Phosphor die tetraederförmig Kovalente bzw. Atomradien wesentlich unterschiedlich von denen des Siliciums aufweisen, Fehlanpassungen im Siliciumkristallgitter entstehen und dadurch Spannungen erzeugt werden, die Versetzungen hervorrufen. J.R. Carruthers et al in "X-Ray Investigation of the Perfection of Silicon", im Journal of Applied Physics, Vol. 34, No. 11, November 1969, Seiten 3389-3393, definieren ein solches Fhehlanpassungsverhältnis Γ = , wobei r. der tetraedisch kovalente Atomradius
S
des Dotierungsatoms und rgi der Atomradius des Siliciumatoms
FI 976 038
009823/0647
!ist. Phosphor hat ein Fehlanpassungsverhältnis von 0,932 Bor ein noch unterschiedlicheres von Or746. Ebenfalls angegeben 'wird dort aber, daß für Arsen nahezu Γ= 1,000 ist. Dieses (Verhältnis deutet auf praktisch vollständige Übereinstimmung hin, und Arsen sollte demgemäß keine Spannungen erzeugen, wenn es in Silicium eingebracht wird (vgl. dort auf den Seiten J3392-3393).
'Weiterhin wurde von Yeh et al in der eingangs genannten !Literaturstelle festgestellt, daß Versetzungen in Silicium, i die durch diffundiertes Bor oder Phosphor hervorgerufen werden, kompensiert werden können durch die Einführung inerter, d.h. nicht-leitfähigkeitsbestimmender Ionen wie z.B. Zinn < oder Germanium. Im Hinblick auf die Feststellung von Carruthers| et al, daß sowohl Bor als auch Phosphor wesentlich kleinere : Atomradien haben als Silicium, stellt Yeh et al fest, daß die Zinn- oder Germaniumatome, deren Atomradien größer als die des Siliciums sind, Fehlanpassung im entgegengesetzten Sinn hervorrufen, so daß dadurch ein Kristallgitterausgleich erfolgt und die resultierenden Gitterspannungen sowie Versetzungen minimal gehalten werden.
Später wurde die Einführung von leitfähigkeitsbestimmenden Dotierungsstoffen in Silicium durch Ionenimplantation entwickelt. Dabei wurde festgestellt, daß dasselbe Versetzungsproblem bei der Bildung von Substratzonen durch Ionenbeschuß von Silicium mittels Phosphoratomen auftritt, vgl. N. Yoshihiro et al, "Ion Implantation in Semiconductors", Proceedings of the 4th International Conference on Ion Implantation, 1975, Seiten 571-576. Auch diese Autoren stellten fest, daß die Fehlanpassung beseitigt werden kann, wenn in einer Doppelimplantation Phosphor und Germaniumionen in das Silicium eingebracht werden.
FI 976 038
2752^9
Im Stand der Technik findet sich jedoch kein Hinweis darauf, daß es irgendwie vorteilhaft sein könnte, auch in mit Arsen dotierte Siliciumzonen Germanium einzubringen. Offenbar war angenommen worden, daß, wie Carruthers et al darlegten, es nicht sinnvoll sei, Germanium in arsendotiertes Silicium einzubringen, weil der Atomradius des Arsens dem des Siliciums sehr ähnlich ist und keine Anpassungsprobleme aufwirft.
In diesem Zusammenhang werden Aufgabe und Lösung der vorliegenden Erfindung aus dem im folgenden aufgezeigten Sachverhalt deutlich, überraschenderweise wurde nämlich festgestellt, daß bei hohen Arsenkonzentrationen, wie sie durch Ionenimplantation hergestellt werden können, Fehlstellen im Silicium auftreten, die die Wirkung integrierter Schaltungen besonders dann nachteilig beeinflussen, wenn diese eine hohe Packungsdichte aufweisen. Obwohl der Atomradius des Arsens dem des Siliciums sehr ähnlich ist, so daß der Unterschied bisher als absolut vernachlässigbar angesehen wurde, wurde festgestellt, daß bei Arsenkonzentrationen oberhalb ein Prozent im Substrat Versetzungen durch einen Zusatz von Germanium im arsendotierten (Silicium wesentlich reduziert werden.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert.
Die Zeichnungen zeigen:
Fig. 1 - 4 schematische Querschnittsdarstellungen von
Teilen einer integrierten Schaltung in verschiedenen Herstellungsphasen;
Fig. 5 eine Elektronenmikrofotografie der Oberfläche
einer nur mit Arsen dotierten Siliciumzone;
FI 976 038
809823/0GA7
Fig. 5A eine Elektronenmikrofotografie der Oberfläche
einer Siliciumzone, die mit Arsen und Ger- : manium dotiert ist.
,Mit Bezug auf Fig. 1-4 wird nun ein Ausführungsbeispiel der Erfindung beschrieben, bei dem eine N-Zone z.B. ein Emitter!
joder Subkollektor, in einem Bipolartransistor einer integrierjten Schaltung hergestellt wird. In Fig. 1 ist mit 10 ein Jsiliciumsubstrat vom P Leitfähigkeitstyp gezeigt, dessen spezifischer Widerstand im Bereich von 8,5 - 20 ßcm liegt. Das Substrat wird durch eine Isolationsschicht 11 maskiert, die 10OO bis 2OOO 8 dick ist. Die Schicht kann aus Siliciumdioxyd bestehen, das auf bekannte Art mittels thermischer Oxydation hergestellt ist. Natürlich kommen andere Materialien wie Siliciumnitrid, Aluminiumoxyd oder Siliciumoxynitrid in Frage, die durch Niederschlag aus der Dampfphase, im Kathodensprühverfahren oder auf andere bekannte Weise niedergeschlagen sein können.
In der Schicht 11 wird durch bekannte Fotomaskierung und Ätzung eine öffnung 12 hergestellt. In der öffnung 12 wird
75 +
durch Einführung von Arsenionen As eine N-leitende Zone 13 erzeugt. Das Arsen wird durch bekannte Ionenimplantation eingeführt, wie z.B. im USA-Patent 3 756 862 beschrieben. Der j Ionenstrahl wird mit einer Dosierung von 2 χ 10 Ionen/cm2 j auf das Substrat gerichtet, wobei mit einer Spannung von 80 key gearbeitet wird. Die Energie soll so groß sein, daß die Ionen bis in eine Tiefe von größenordnungsmäßig 0,1 um in das Substrat eindringen.
74 + Gemäß Fig. 2 werden dann auf dieselbe Art Germaniumionen Ge in die arsendotierte Zone 13 implantiert. Die Dosierung beträgt
15 2
2 χ 10 Ionen/cm bei einer Spannung von 75 keV.
FI 976 038
809823/0647
2752A39
Gemäß Fig. 3 wird darauf in der Öffnung 12 eine 300 bis 500 dicke Siliciumdioxydschicht 14 durch konventionellen Niederschlag aus der Dampfphase erzeugt.
Im nächsten Schritt (Fig. 4) wird die Vorrichtung während etwa einer Stunde bei größenordnungsmäßig 1000 0C in einer Stickstoffatomsphäre getempert, wodurch sich die N-Zone 13 in das Substrat ausdehnt.
Wenn der Implantationsschritt mit Germaniumionen gemäß Fig. weggelassen wird, weisen die arsendotierten Zonen 13, deren relativ hohe Arsenkonzentration größenordnungsmäßig etwa ein Prozent im Substrat beträgt, eine beträchtliche Anzahl von Versetzungen der eingangs behandelten Art auf. Wird jedoch, wie beschrieben, Germanium beigefügt, sind kaum noch Versetzungen festzustellen. Der Vorteil der Germaniumbeifügung ist aus den Durchsichtelektronenmikroskop-Aufnahmen in Fig. und 5A ersichtlich. Die Vergleichsproben wurden dazu einer Ätzbehandlung der Rückseite, d.h. der der Implantation abgewandten Seite, unterzogen. Dazu wurde das Siliciumsubstrat mit einer Lösung von einem Teil Flußsäure und neun Teilen Salpetersäure so lange geätzt, bis eine durchscheinende, etwa 2000 - 3OOOA5 dicke Schicht im Bereich der implantationsdotierten Zonen stehen blieb. Die Aufnahmen wurden durch die implantierten Oberflächen mittels eines Philips Elektronenmikroskops "EM 301" vorgenommen.
Fig. 5 zeigt eine Siliciumzone, die nur mit Arsen dotiert ist. Es sind zahlreiche Versetzungen zu erkennen. Fig. 5A zeigt dagegen eine Siliciumzone, die mit Arsen und Germanium implantiert ist. Hier sind kaum Versetzungen vorhanden.
In vorteilhafter Weiterbildung des beschriebenen Ausführungsbeispiels kann die N-leitende, mit Arsen und Germanium dotier-
FI 976 038
809823/0647
!te Zone gleichermaßen auch in einer auf ein Substrat aufgebrachten epitaktischen Schicht aus P-leitendem Silicium hergestellt werden.
FI 976 038
809823/0647

Claims (6)

  1. 27524139 - r-
    PATENTANS PRÜCHE
    Verfahren zur Herstellung von Sllicium-Halbleiteran- ! Ordnungen mittels Ionenimplantation, insbesondere von | ι integrierten Schaltungen, dadurch gekennzeichnet, daß ' zur Erzeugung von N-leitfähigen Zonen Arsen in einer Konzentration von mehr als ein Prozent im Silicium sowie zusätzlich Germanium implantiert wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    die Germaniumkonzentration etwa ein Zehntel der Arsenkonzentration beträgt.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Arsen und Germanium in eine epitaktische Siliciumschicht eingebracht werden.
  4. 4. Silicium-Halbleiteranordnung, insbesondere hergestellt nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sie mindestens eine N-leitende Zone mit einer Arsendotierung von mehr als ein Prozent im Silicium aufweist, welche Zone zusätzlich Germanium enthält.
  5. 5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Germaniumkonzentration etwa ein Zehntel der Arsenkonzentration beträgt.
  6. 6. Anordnung nach Anspruch 4 oder 5, dadurch gekennzeichnet daß die Zone in einer epitaktischen Siliciumschicht angeordnet ist.
    PI 976 038
    809823/0647 οτρη
    ORIGINAL INSPECTED
DE2752439A 1976-12-06 1977-11-24 Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation Expired DE2752439C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/748,035 US4111719A (en) 1976-12-06 1976-12-06 Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium

Publications (3)

Publication Number Publication Date
DE2752439A1 true DE2752439A1 (de) 1978-06-08
DE2752439B2 DE2752439B2 (de) 1980-05-22
DE2752439C3 DE2752439C3 (de) 1981-01-29

Family

ID=25007704

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2752439A Expired DE2752439C3 (de) 1976-12-06 1977-11-24 Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation

Country Status (14)

Country Link
US (2) US4111719A (de)
JP (1) JPS5370668A (de)
AU (1) AU507591B2 (de)
BE (1) BE860359A (de)
BR (1) BR7707919A (de)
CA (1) CA1075831A (de)
CH (1) CH623685A5 (de)
DE (1) DE2752439C3 (de)
ES (1) ES464680A1 (de)
FR (1) FR2379162A1 (de)
GB (1) GB1536618A (de)
IT (1) IT1113672B (de)
NL (1) NL7713449A (de)
SE (1) SE425529B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103767A2 (de) * 1982-08-23 1984-03-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mittels einer Ionenimplantation und nach diesem Verfahren hergestellte Anordnung

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369072A (en) * 1981-01-22 1983-01-18 International Business Machines Corp. Method for forming IGFET devices having improved drain voltage characteristics
GB2133618B (en) * 1983-01-05 1986-09-10 Gen Electric Co Plc Fabricating semiconductor circuits
US4603471A (en) * 1984-09-06 1986-08-05 Fairchild Semiconductor Corporation Method for making a CMOS circuit having a reduced tendency to latch by controlling the band-gap of source and drain regions
US4728998A (en) * 1984-09-06 1988-03-01 Fairchild Semiconductor Corporation CMOS circuit having a reduced tendency to latch
US4837173A (en) * 1987-07-13 1989-06-06 Motorola, Inc. N-channel MOS transistors having source/drain regions with germanium
US4928156A (en) * 1987-07-13 1990-05-22 Motorola, Inc. N-channel MOS transistors having source/drain regions with germanium
JPH01220822A (ja) * 1988-02-29 1989-09-04 Mitsubishi Electric Corp 化合物半導体装置の製造方法
US4835112A (en) * 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
US5097308A (en) * 1990-03-13 1992-03-17 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
US5298435A (en) * 1990-04-18 1994-03-29 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
US5095358A (en) * 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
US5316958A (en) * 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
US5266510A (en) * 1990-08-09 1993-11-30 Micron Technology, Inc. High performance sub-micron p-channel transistor with germanium implant
US5108935A (en) * 1990-11-16 1992-04-28 Texas Instruments Incorporated Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities
US5108954A (en) * 1991-09-23 1992-04-28 Micron Technology, Inc. Method of reducing contact resistance at silicide/active area interfaces and semiconductor devices produced according to the method
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
US5426069A (en) * 1992-04-09 1995-06-20 Dalsa Inc. Method for making silicon-germanium devices using germanium implantation
KR0123434B1 (ko) * 1994-02-07 1997-11-26 천성순 실리콘 웨이퍼에서의 부정합전위의 발생을 억제화하기 위한 링패턴 형성방법 및 그 구조
JP3243146B2 (ja) 1994-12-08 2002-01-07 株式会社東芝 半導体装置
DE69941446D1 (de) * 1998-04-09 2009-11-05 Nxp Bv Halbleiter mit gleichrichtendem übergang und seine herstellung
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
US6262456B1 (en) 1998-11-06 2001-07-17 Advanced Micro Devices, Inc. Integrated circuit having transistors with different threshold voltages
US6114206A (en) * 1998-11-06 2000-09-05 Advanced Micro Devices, Inc. Multiple threshold voltage transistor implemented by a damascene process
GB9826519D0 (en) * 1998-12-02 1999-01-27 Arima Optoelectronics Corp Semiconductor devices
US20040121524A1 (en) * 2002-12-20 2004-06-24 Micron Technology, Inc. Apparatus and method for controlling diffusion
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
US7253071B2 (en) * 2004-06-02 2007-08-07 Taiwan Semiconductor Manufacturing Company Methods for enhancing the formation of nickel mono-silicide by reducing the formation of nickel di-silicide
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
EP4104214A4 (de) * 2020-02-11 2024-03-27 Qromis Inc Verfahren und system zur diffusion von magnesium in galliumnitridmaterialien unter verwendung von gesputterten magnesiumquellen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL107344C (de) * 1955-03-23
US3485684A (en) * 1967-03-30 1969-12-23 Trw Semiconductors Inc Dislocation enhancement control of silicon by introduction of large diameter atomic metals
US3836999A (en) * 1970-09-21 1974-09-17 Semiconductor Res Found Semiconductor with grown layer relieved in lattice strain
US3943016A (en) * 1970-12-07 1976-03-09 General Electric Company Gallium-phosphorus simultaneous diffusion process
NL161920C (nl) * 1971-03-12 1980-03-17 Hitachi Ltd Werkwijze voor het vervaardigen van een half- geleiderinrichting, waarbij de roostervervorming t.g.v. doteerstoffen wordt gecompenseerd.
JPS50116274A (de) * 1974-02-27 1975-09-11

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103767A2 (de) * 1982-08-23 1984-03-28 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer Halbleiteranordnung mittels einer Ionenimplantation und nach diesem Verfahren hergestellte Anordnung
EP0103767A3 (en) * 1982-08-23 1986-06-11 Kabushiki Kaisha Toshiba Method of producing a semiconductor device by ion-implantation and device produced by the method

Also Published As

Publication number Publication date
US4137103A (en) 1979-01-30
IT1113672B (it) 1986-01-20
BE860359A (fr) 1978-02-15
US4111719A (en) 1978-09-05
AU3034977A (en) 1979-05-10
CH623685A5 (de) 1981-06-15
FR2379162A1 (fr) 1978-08-25
JPS5370668A (en) 1978-06-23
CA1075831A (en) 1980-04-15
ES464680A1 (es) 1979-01-01
GB1536618A (en) 1978-12-20
AU507591B2 (en) 1980-02-21
SE7713736L (sv) 1978-06-07
DE2752439B2 (de) 1980-05-22
NL7713449A (nl) 1978-06-08
FR2379162B1 (de) 1980-12-19
BR7707919A (pt) 1978-09-05
DE2752439C3 (de) 1981-01-29
SE425529B (sv) 1982-10-04

Similar Documents

Publication Publication Date Title
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE2650511A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE2946963A1 (de) Schnelle bipolare transistoren
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE2823967A1 (de) Npn-transistor
DE1444496A1 (de) Epitaxialer Wachstumsprozess
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE3122771A1 (de) &#34;verfahren zur herstellung von sonnenzellen&#34;
DE2611559C3 (de) Verfahren zur Herstellung von Halbleiterstrukturen
DE2211709A1 (de) Verfahren zur Herstellung von Halbleitereinrichtungen
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat
DE1914745A1 (de) Halbleiterbauelement mit mindestens einem UEbergang
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2732582C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1805707A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee