DE2650511A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents

Verfahren zur herstellung einer halbleiteranordnung

Info

Publication number
DE2650511A1
DE2650511A1 DE19762650511 DE2650511A DE2650511A1 DE 2650511 A1 DE2650511 A1 DE 2650511A1 DE 19762650511 DE19762650511 DE 19762650511 DE 2650511 A DE2650511 A DE 2650511A DE 2650511 A1 DE2650511 A1 DE 2650511A1
Authority
DE
Germany
Prior art keywords
zone
masking layer
ions
layer
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762650511
Other languages
English (en)
Other versions
DE2650511C2 (de
Inventor
Paul Zandveld
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2650511A1 publication Critical patent/DE2650511A1/de
Application granted granted Critical
Publication of DE2650511C2 publication Critical patent/DE2650511C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/983—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

PKIi 8222
- y- voor/jv/jb
l8-lO-l9f650511
GuNTI1.;-. '. M
l'ii teil I üSSc
t. V. Philips' GloeilampenFabriekeo
"Verfahren zur Herstellung einer Halbleiteranordnung "
Die Erfindung bezieilt sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem in einen ersten Oberflächenteil eines Halbleitergebietes selektiv ein erster Dotierungsstoff zur Bildung einer ersten dotierten Halbleiterzone eingeführt wird, wonach in einen zweiten Oberflächenteil, der den ersten Oberflächenteil enthält und völlig umgibt, selektiv ein zweiter Dotierungsstoff zur Bildung einer zweiten dotierten Halbleiterzone eingeführt wird.
709819/0783.
PHN S222 - it - 18.10.1976
Ein Verfahren der eingangs beschriebenen Art ist aus der US-PS 3.3^5.221 bekannt und wird zur Herstellung von z.B. Kapazitätsdiode!!, Zenerdioden und Lawinen-(Photo)dioden verwendet.
Bei dem bekannten Verfahren zur Herstellung solcher Dioden wird in eine auf der Halbleiteroberfläche gebildete Isolierschicht, meistens eine Siliciumoxidschicht, ein Fenster geätzt, wonach unter Verwendung der Oxidschicht als Maske eine erste Zone vom gleichen Leitungstyp wie das Substrat z.B. durch Diffusion erzeugt wird. Dann wird das Fenster während eines zweiten Atzschrittes vergrössert und anschliessend wird wieder unter Verwendung der Oxidschicht als Maske eine zweite Zone von einem dem des Substrats entgegengezetzten Leitungstyp gebildet, wobei diese zweite Zone genügend hoch dotiert ist, um den Leitungstyp der ersten Zone örtlich umzukehren, während diese zweite Zone eine geringere Dicke als die erste Zone aufweist.
Auf diese Zweise wird z.B. Jeine Kapazitätsdiode, eine Lawinen-(Photo )'diode oder eine Zenerdiode erhalten, wobei der Teil des pn-Übergangs, der die Grenze zwischen der ersten und der zweiten Zone bildet, nicht an die Oberfläche gelangt und ausserdem praktisch flach ist. ¥enn durch die Yahl der Dotierungsprofile dafür gesorgt wird, dass bei Erhöhung der Sperrspannung über dem pn-übergang die Durchschlagspannung zuerst an
709819/0783
i->U\ 8222 - "i - 18.10. 1976
dem genannten flachen Teil des pn-Übergangs erreicht wird, tritt der Durchschlag nicht an der Oberfläche und auch nicht an Randteilen des pn-Übergangs auf, die einen sehr kleinen Krümmungsradius aufweisen, wodurch eine reproduzierbare und stabil de Durchschlagspannung erhalten wird.
Für das beschriebene bekannte Verfahren sind aber mindestens zwei Maskxerungsschritte erforderlich, wobei diese Maskierungen ausserdera verhältnismässig genau in bezug aufeinander ausgerichtet sein sollen. Dadurch wird das Verfahren verhältnismässig verwickelt.
Ausserdem ist in bestimmten Fällen eine verhältnismässig hohe Durchschlagspannung erwünscht, wobei weiter ein hyperabruptes Dotierungsprofil über wenigstens einen Teil des pn-Übergangs notwendig ist. Unter einem Iryperabrupten pn-übergang ist ein pn-übergang oder ein Teil desselben zwischen einem ersten hochdotiex'ten Gebiet vom ersten Leitungstyp und einem zweiten niedriger dotierten Gebiet vom zweiten Leitungstyp zu verstehen, wobei die Dotierungskonzentration dieses zweiten Gebietes von dem pn-Übergang her gegebenenfalls gleichmässig abnimmt. Derartige Anforderungen werden insbesondere an Kapazitätsdioden und Lawinen-(Photo)dioden gestellt. Dies kann dadurch erreicht werden, dass bei dem beschriebenen bekannten Verfahren die Dotierungsprofile
709819/0783
PHN S222 - -!Τ - I8.IO.I976
derart gewählt werden, dass sich vor dem Erreichen der Durchschlagspannung die Grenze des Erschöpfungsgebietes von einem bestimmten Wert der Sperrspannung an völlig in dem ursprünglichen Substratgebiet vom ersten Leitungstyp erstreckt, wobei also die erste Zone vom ersten Leitungstyp völlig von dem Erschöpfungsgebiet umgeben wird. In diesem Falle wird aber der Durchschlag im allgemeinen zwischen der zweiten Zone vom zweiten Leitungstyp und dem Substratgebiet auftreten, so dass die Krümmung des pn-TTbergangs in diesem Falle wieder eine Rolle spielen wird und die Durchschlagspannung beeinträchtigt, entweder dadurch, dass diese herabgesetzt wird, oder dadurch, dass ausserdem Unstabi3.itäten infolge örtlichen Durchschlags auftreten. Auch die Oberfläche spielt bei der Bestimmung dieser Durchschlagspannung dann wieder eine Rolle.
Die Erfindung bezweckt u.a., ein Verfahren zu schaffen, bei dem die genannten Probleme nicht oder wenigstens in erheblich geringerem Masse auftreten. Die Erfindung bezweckt weiter, ein einfaches Verfahren zu schaffen, bei dew unter Verwendung nur eines einzigen Maskierungsschrittes eine Diode mit einem pn-übergang erhalten werden kann, der einen sogenannten hyperabrupten Teil enthält, der nicht an der Oberfläche endet. Ausserdem bezweckt die Erfindung, ein sehr einfaches Verfahren zur Herstellung einer Halbleiteranordnung mit einer
709819/0783
£>1>1ϊ 8222 18.10.1976
Diode zu schaffen, deren pn-Übergang teilweise vom hyperabrupten Typ ist, aber deren Durchschlagspannung nicht durch diesen hyperabrupten Teil bestimmt wird.
Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass dies durch eine passend gewählte Kombination von Ionenimplantationen durch eine Maske mit einem abgeschrägten Rand und eine Maske mit einem nicht abgeschrägten Rand erreicht werden kann'.
Daher .isl ein Verfahren der eingangs beschrie-. benen Art"nach der Erfindung dadurch gekennzeichnet, dass auf der Oberfläche des genannten Halbleitergebiets eine erste Maskierungsschicht erzeugt wird; dass auf der ersten Maskierungsschicht eine zweite Maskierungsschicht erzeugt wird; dctss in der· zweiten Maskierungsschicht ein Fenster gebildet wird; dass Ionen des ersten Dotierungsstoffes mit einer derartigen Energie, dass sie ausserhalb des Fensters völlig und innerhalb .des Fensters höchstens nur teilweise zurückgehalten werden, in das genannte Gebiet implantiert werden, um die erste dotierte Zone zu bilden; dass unter Verwendung der zweiten Maskierungsschicht als Maske die erste Maskierungs schicht einer Ätzbehandlung unterworf.en wird, wodurch diese Schicht am Rande des weggeätzten teiles ein Über"gangsgebiet. mit nach aus sen zunehmender Dicke aufweist, und dass dann zur Bildung der zweiten dotierten Zone Tonen des zweiten Dohierungsstoffes in
709819/0783
PIlN 8222 - $ - 18.10.1976
die Oberfläche mit einer derartigen Energie eingerührt werden, dass diese Ionen ausserhalb des Übergangsgebiets sröl'lig und von wenigstens einem Teil des Übergangsgebiets nur teilweise zurückgehalten werden.
Das Verfahren nach der Erfindimg weist im Vergleich zu den bekannten Verfahren noch den grossen Vorteil auf, dass nur ein einziger Maskieruugsscliritt angewandt zu werden braucht, wodurch die Herstellung erheblich vereinfacht wird und Ausrichtschritte vermieden werden. Ausserdem erhält der pn-Übergang zwischen der zweiten Zone und dem Substratgebiet am Rande einen verliältnisraässig grossen Krümmungsradius , dadurch, dass die Dotierung der zweiten Zone am Rande infolge der gleichmässig verlaufenden Maskierung durch das Übergangsgebiet gleichmässig verläuft.
Eine besondere bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass Ionen eines den ersten Leitungst3rp bestimmenden ersten Dotierungsstoffes zur Bildung der ersten dotierten llalbleiterzone vom ersten Leitungstyp mit höherer Dotierung als das Halbleitergebiet implantiert werden, und dass ein den zweiten Leitungstyp bestimmender zweiter Dotierungsstoff zur Bildung der· zweiten dotierten Halbleiterzone vom zweiten Leitungst^rp und mit geringerer Dicke als die erste dotierte Zone implantiert wird, wobei die zweite dotierte- Zone an den ganzen zweiten Oborflächenteil grenzt und mit der ersten Dotierten Zone einen zu der
709819/0783
PJIN 8222
-T- 19.10.,
Oberfläche parallel verlaufenden pn-übergang bildet.
Bei einer weiteren wichtigen bevorzugten Ausführungsform wird nach der Erzeugung der ersten Maskierungsschicht und vor der Erzeugung der zweiten Maslcierungsschicht die erste Maskierungsschicht einem Teilchenbeschuss unterworfen, wodurch die Ätzgeschwindigkeit der ersten Maskierungsschicht bei der genannten Atzbehandlung in der Nähe der Oberfläche grosser als in dem darunterliegenden Teil der Schicht ist. Mit Vorteil werden für diesen Beschuss Ionen eines neutralen Gases, vorzugsweise' Argonionen, verwendet. Dadurch ist es möglich, einen pn-Übergang mit einem verhältnismässig grossen Randkrümmungsradius zu erhalten, dadurch, dass ein · Abschrägungswinkel von 5° oder weniger am Rande der ersten Maskierungsschicht erhalten werden kann. Durch diesen grossen Randkrümmungsradius wird eine verhältnismässig hohe Durchschlagspannung des pn-Übergangs erreicht.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Figuren 1 bis 7 schematisch im Querschnitt eine Halbleiteranordnung nach der Erfindung in aufeinanderfolgenden Herstellungsstufen, und
Figuren 8 bis 10 schematiscli im Querschnitt aufeiiianderfolgende Stufen der Herstellung gemäss einer
709813/0783
ΡΗλ* 8222 - » - 19.1O.1976
Abwandlung des Verfahrens>nach den Figuren 1 bis 7·
Die Figuren sind schematisch und nicht massstäblich gezeichnet; entsprechende Teile in den Figuren sind in der Regel mit den gleichen Bezugsziffern bezeichnet.
Ση Figuren 1 bis 7 wird schematisch im Querschnitt die Herstellung einer Kapazitätsdiode in aufeinanderfolgenden Stufen durch Anwendung des Verfahrens nach der Erfindung dargestellt.
Es wird (siehe Fig. 1) von einem Halbleiterkörper ausgegangen, für den in diesem Beispiel eine η-leitende Siliziumscheibe 1 mit einem spezifischen Widerstand von z.B. k fsc.cm gewählt wird. Die Dicke der Scheibe beträgt etwa 200 /um. Obgleich in diesem Falle von einer homogen dotierten Siliziumscheibe ausgegangen wird, kann das η-leitende Gebiet 1 auch durch z.B. eine η-leitende Siliziumschicht gebildet werden, die durch epitaktisches Anwachsen auf einem Substrat mit andei-ei·· Dotierung erhalten ist.
Auf der Oberfläche 2 dieses η-leitenden Gebietes 1 wird nun eine erste Maskierungsschicht 3 erzeugt. Dazu wird ζ .H>. durch thermische Oxidation in feuchtem Sauerstoff bei 1100°C eine 0,3 /um dicke Schicht 3 aus Silizium(di)oxid gebildet. Diese Schicht kann auch auf anderem ¥ege, z,B, durch pyr0l3rtisch.es Niederschlagen, erhalten werden.
709819/0783
PIHf. 8222 19.10.1976
Diese erste Maslcierungs schicht 3 wird dann einer Behandlung unterworfen, durch die die Schicht 3 an ihrer Oberfläche für eine später im Vorgang angewandte Ätzbehandlung eine höhere Ätzgeschwindigkeit als in den darunterliegenden Teilen der Schicht 3 aufweist. Dazu wird mit Vorteil ein Teilchenbeschuss, vorzugsweise ein Beschuss mit Zonen eines Inertgases, durchgeführt. Sehr geeignet ist in diesem Zusammenhang, Trie gefunden wurde, ein Beschuss mit Argonionen. In diesem Beispiel wir-d ein Beschuss mit Argonionen (Pfeile 4) mit einer Dosis von mindestens 10 Ionen/cm2 und einer Energie von mindestens 20 lceV und höchstens '3O keV durchgeführt. Dadurch wird in der Oberflächenschicht des Siliziumoxids 3 eine Konzentration von mindestens 10 Argonionen/cni3 mit zugehöriger StrulcturbeSchädigung erhalten, was erwünscht ist, um einen genügenden Unterschied in der Ätzgeschwindigkeit zwischen der Oberflächenschicht und dem übrigen Teil der Oxidschicht 3 zu erhalten. Die Eindringtiefe ("range*'), d.h. die Tiefe der maximalen Konzentration an Argonionen, beträgt bei einer Dosis von 10 Ionen/cm2 und einer Energie von 25 keV etwa 0,03 /um. Nach dieser Behandlung soll bis zu der Ätzbehandlung die Tempcrtttur etwa 175°C nicht überschreiten, weil sonst der Unterschied in der Ätzgeschwindigkeit verschwindet oder beträchtlich abnimmt .
709819/0783
PIlN 8222
19,10.1976
Obgleich, die obenbesehriebene Behandlung zur Vergrösserung der Atzgeschwindigkeit der Schicht 3 a-n der Oberfläche zu bevorzugen ist, kann dies auch auf andere Weise erreicht werden. So kann z.B. die Schicht 3 durch eine zusammengesetzte Schicht gebildet werden, die aus zwei oder mehreren aufeinander liegenden Teilschichten, z.B. einer Schicht undotierten Siliziumoxids un einer daraufliegenden Siliziumoxidschicht besteht, die mit z.B. Phosphor oder Bot dotiert ist und dadurch für ein bestimmtes Ätzmittel eine höhere A'tzgeschwindigkeit als undoüertes Siliziumoxid aufweist.
Dann wird auf dex" ersten Maskierungs schicht 3 eine zweite Maskierungsschicht 5 erzeugt. Diese Schicht 5 kann grundsätzlich aus jedem Material bestehen, das in bezug auf die Schicht 3 selektiv geätzt werden kann. Vorzugsweise besteht' die Schicht 5 aber aus einer strahl lungsempfindlichen Lackschicht, z.B. einer für elektromagnetische Strahlung oder einer für Elektronenstrahlung empfindlichen Lackschicht. In der zweiten Maskierungsschicht 5 wird danach auf übliche ¥eise ein Fenster 6 (siehe Fig. 3)> i*1 diesem Beispiel ein rundes Fenster mit einem Durchmesser von 500 /um, gebildet. Dann werden (siehe Fig. £4:)oIoh"en;-.feinesodenoLeitungstyp des Substratgebietes 1 bestimmenden Dotierungsstoffs (mit Pfeilen 7 angedeutet)', in diesem Falle also Ionen einer Donatorverunreinigung, über einen von dem Fenster 6 begrenzten ersten
709819/0783
PFIJ 8222 ι* - 19-10.1976
Oberflächenteil in das Gebiet 1 implantiert. Dabei weisen diese Ionen eine derartige Energie auf, dass sie ausserhalb des Fensters 6 völlig und innerhalb des Fensters höchstens nur teilweise zurückgehalten werden. In diesem Beispiel besteht die Schicht 5 aus einer 1 /um dicken Photοlackschicht und werden Phosphorionen mit einer Dosis von 10 Ionen/cm2 und einer Energie von 320 keV implantiert. Dadurch wird in dem Gebiet 1 eine erste η-leitende Zone 8 gebildet (siehe Fig« 4). Die Photolackschicht 5 weist eine genügende Dicke auf, um die Phosphorionen zurückzuhalten; die Oxidschicht 3 maskiert diese Ionen nur zu einem Teil.
Anschliessend wird unter Verwendung der zweiten Maskierungsschicht 5 als Maske die bereits erwähnte Ätzbehandlung durchgeführt, indem die Schicht 3 einem Ätzvorgang mit einer gepufferten HF-Lösung (z.B. aus Volumenteilen einer Lösung mit 4o Gew.% NlI^F in Wasser und 1 Volumenteil einer 50 $>-igen Hf-Lösung in Wasser) unterworfen wird. Diese Ätisbehandlung wird während etwa 6,5 Minuten bei Zimtnertemperatur durchgeführt, wonach durch die schnellere Ätzung entlang der Oberfläche der Schicht 3 die Schicht 3 am Rande des weggeätzten Teiles ein Übergangsgebiet 9 mit nach aussen zunehmender Dicke und mit einer Breite von eta 3JSz1Im aufweist, wodurch ein Absclirägungswinkel von etwa 5° erhalten wird (siehe Fig» 5)» Der Innenrand des Übergangs-
709019/0783
PUN 8222 ΐ>.ΐΰ.197-6
•gebietes 9 befindet sich dabei in Projektion in einiger Entfernung (in diesem Beispiel gleich etwa 0,5 /um) ausserhalb des Randes der ersten Zone 8.
Dann wird die Photolackschicht 5 entfernt und die Zone 8 vorzugsweise bei etwa 9000C in trockenem Stickstoff während etwa 30 Minuten ausgeglüht, um die Phosphorionen aktiv zu machen und Strahlungsbeschädigungen zu beseitigen. Danach wird (siehe Fig. 6) die Oberfläche einem Beschuss nit Ionen, eines den entgegengesetzten Leitungstyp bestimmenden Dotierungsstoffes, in diesem Falle mit Borionen (mit Pfeilen
1 1^ 10 angedeutet) ini£ einer Dosis von 10 Ionen/cm2 und einer Enei^gie von 20 keV unterworfen. Diese Energie ist derart gewählt, dass die Borionen ausserhalb des Übergangsgebietes 9 völlig und von wenigstens einem Teil- des Übergangsgebietes der Schicht 3 nur teilweise zurückgehlaten werden. Dabei wird eine zweite p-leitenden Zone 11 gebildet, die -an einen zweiten Obex"flächenteil grenzt, der einen ersten Oberflächenteil, über den die erste Zone 8 gebildet wurde, enthält und völlig umgibt. Die p-leitende Zone 11 weist eine derart hohe Dotierung auf, dass die ursprünglich erzeugte η-leitende Zone 8 an der Stelle der Zone 11 umdotiert wird. Die Zone 11 weist eine geringere Dicke als die erste Zone 8 und eine am Rande in lateraler Richtung gloichmässig verlaufende Dotierungskonzentration auf. Der pn-Übergang 12 zwischen der ersten Zone 8 und der zweiten Zone 11 erstreckt sich in einem Abstand von
709819/0783
PKN 8222 19.10.19/6
etwa 0,15/ίαπι von der Oberfläche 2 parallel zu dieser Oberfläche. Dann wird in trockenem Stickstoff bei 7000C während etwa 30 Minuten ausgeglüht.
Damit ist eine Kapazitätsdiode erhalten, die dann durch Me tall schicht en I3 und 14 (Fig. 7)-ra-uf übliche ¥eise, erwünschtenfalls über eine hochdotierte Kpntaktzone, kbntaktiert werden kann.
Die auf die beschriebene ¥eise erhaltene Dotierung der ersten Zone 8 und der zweiten Zone 11 ist im Zusammenhang mit der Dotierung des Gebietes 1 derart gewählt, dass bei zunehmender Sperrspannung über dem pn-Übergang 12 das Erschöpfungsgebiet sich durch die ganze Zone 8 hindurch erstreckt, bevor Durchschlag auftritt. Dadurch wix"d die Durchschlagspannung vor allem durch die verhältnismässig niedrige Dotierung des Gebietes 1 und durch den (grossen) Krümmungsradius am Rande des pn-Übergangs 12 bestimmt. Die erhaltene Durchschlagspannung war denn auch etwa 100 V bei mehreren der auf die beschriebene Feise hergestellten Kapazitätsdioden; dies im Gegensatz zu Kapazitätsdioden mit analoger Struktur, die auf übliche Weise durch. Diffusion hergestellt werden Trad deren Durchschlagspannung meistens nicht mehr als etwa 20 V beträgt
Das beschriebene Herstellimgsverfaliren kann auf verschiedene ¥eisen abgeändert werden, denen aber alle die Anwendung nur eines einzigen Maskiorungssehri11cs
703819/0783
PKN-
2ό. 1Ü.19V6
/9
gemeinsam ist. So -wurden im beschriebenen Beispiel die Phosphorionen zur Bildung der ersten Zone 8 durch die ganze Dicke der ersten Maskierungsschicht 3 hindurch implantiert, während die Ätzbehandlung zum Erhalten des abgeschrägten Übergangsgebietes 9 nach der Bildung der ersten Zone 8 durchgeführt wurde. Unter Umständen kann diese Reihenfolge jedoch geändert werden; dies kann namentlich erwünscht sein, wenn die Ioneny die die erste Zone 8 erzeugen, eine Energie aufweisen müssen, die nicht genügend gross ist, im in ausreichendem Masse durch die erste Maskierungsschicht 3 hindurchzudringen.
•Zur Verans chauliellung wird in den Figuren 8 bis 10 eine derartige Abänderung beschrieben, bei der die Herstellungsschritte bis Fig. 3 des vorhergehenden Beispiels einschliesslich identisch sind.
In diesem Falle wird jedoch, im Gegensatz zu dem vorhergehenden Beispiel, die erste Zone 8 unter Verwendung der zweiten Maskierungsschicht 5 als Maske nach der Ätzbehandlung erzeugt, während deren das abgeschrägte Übergangsgebiet 9 in der Schicht 3 erhalten wird. Zunächst wird -(siehe Fig. 8) z.B„ auf die bereits beim ersten Beispiel beschriebener-.lieise die erste Maskierungsschicht 3 unter dem in der Schicht 5 gebildeten Fenster 6 weggeätzts in der ¥eise, dass ein Übergangsgebiet 9. mit nach aussen zunehmender Dicke erhalten wird. Dabei bleibt die Schicht 5 intakt und
709819/0783
PIlN 8222 26.10.19/6
bildet eine Maskierung gegen die anschliessende Ionenimplantation 7 (sielie Fig. 9)> wobei die erste Zone 8 vom gleichen Leitungstyp wie das Substrat 1 gebildet wird. Dann wird die zweite Maskierungsschicht 5 entfernt und ein zweiter Beschuss durchgeführt (Pfeile 10 in Fig. 1θ), wobei die zweite Zone 11 vom entgegengesetzten Leitungstyp mit allmählich verlaufender Oberf läclienkonzentratxon unter dem Übergangsgebiet 9 erzeugt wird, welche Zone 11 mit der Zone 8 und mit dem Substrat it wie im vorhergehenden Beispiel, einen pn-Übergang'12 bildet, der am Rande einen verhältnismässig grossen Krümmungsradius aufweist„ Dadurch, dass vor der Erzeugung der Zone 8 die Schicht 3 innerhalb des Fensters völlig entfernt wird,können in diesem Beispiel erwünschtenfalls Ionen mit niedrigerer Energie als im vorhergehenden Beispiel für die Erzeugung der Zone 8 verwendet wex;den« Die Metallisierung kann wieder auf die an Hand der Fig. 7 des vorhergehenden Beispiels beschriebene Weise erfolgen. Auch die Ausglühbehandlungen wegen der durch die Ionenimplantationen herbeigeführten Kristallbeschädigungen können auf gleiche Ifeise wie im vorhergehenden Beispiel stattfinden.
Es ist einleuchtend, dass sich die Erfindung nicht auf die beschriebenen nur beispielsweise gegebenen Ausführungsformen beschränkt, sondern dass im Rahmen der Erfindung für den Fachmann viele Abwandlungen mög·-
709819/Ö783
PPN 8222 26.10.1976 .
lieh sind. Obgleich in den Beispielen von einem Halbleiterkörper aus Silizium .ausgegangen wurde, kann stattdessen auch Germanium oder·ein anderer Halbleiter,
III V
z.B. eine A B -Verbindung, wie GaAs, verwendet werden.
Obwohl die sich in senkrechter Richtung ändernde Ätzgeschwindigkeit der ersten Maskierungsschicht vorzugsweise durch einen Teilchenbeschuss erreicht wird, kann, wie oben bereits bemerkt wurde, diese Änderung der Ätzgeschwindigkeit auch durch Dotierung der Oberfläche ■der ersten Maskierungsschicht oder durch Anwendung einer zusammengesetzten ersten Maskierungsschicht aus aufeinander liegenden Schichten verschiedener Materialien mit für ein bestimmtes Ätzmittel verschiedenen Ätzgeschwindigkeiten erreicht werden. Die erste Maskierungsschicht kann völlig oder teilweise aus einem anderen Material als Siliziumoxid, z.B. aus Siliziumnitrid oder Aluminiumoxid, bestehen, wobei die angewandten Atzmittel vom Fachmann auf zweckmässige Weise gewählt werden. Ätzvorgänge, die in Verbindung mit spezifischen Zusammensetzungen bzw. Oberflächenbearbeitungen der ersten Maskierungsschicht zu abgeschrägten Ubergangsgebieten führen, sind in mehreren Veröffentlicliungen beschrieben; siehe z.B.: 1T.E.E.E. Transactions on Electron Devices" FD 20, September 1973j S. 84O und "Journal of the Electrochemical Society" Band 120, Nr. 8, August 1973, S. 1091-1095, und Band
709819/0783
PKN δ2£2 -Vf- 26.10.1976
120, Nr. 10, Oktober 1973, S. 1428-1430.
Die zweite Maskierungsschicht, für die hier eine strahlungsempfindliche Lackschicht gevah.lt wurde, kann, naturgemäss aus einem anderen Material, z.B. einer Metallschicht, bestehen. Der Maskierungsschritt wird dabei aber etwas verwickelter und umfasst im allgemeinen ausser einer Belichtung und Entwicklung einer photoempfindlichen Schicht auch, einen anschliessenden Ätzschritt.
Die erste Maskierungsschicht 3 wurde in den beschriebenen Beispielen entweder völlig oder gar nicht entfernt, bevor die Zone 8 erzeugt wurde. Nach einer Abänderung ist es möglich,, diese Schicht 3 vor der Erzeugung der Zone 8 über nur einen Teil ihrer Dicke zu entfernen»
Obwohl es grundsätzlich möglich ist, die zweite dotierte Zone in Gegenwart sowohl der ersten als auch der zweiten Maskierungsschicht (3 und 5) zu bilden, wird in der Praxis vorzugsweise, gleich wie in den beschriebenen Beispielen5 die zweite Maskierungsschicht (5) entfernt, ehe die zweite dotierte Zone (11) erzeugt wird.
Obschon sich die beschriebenen Ausfülrrungsbeispiele auf eine Kapazitätsdiode bezogens können auch andere Halbleitoranordnungen dux^clx das beschriebene Verfahren auf einfache Weise hergestellt werden. So 1st
703819/0783
PHN 8222 - I» - ' 26.10.1976
das Verfahren, nach, der Erfindung auch besonders gut für die Herstellung von Lawinen-(photo)dioden und von Zenerdioden geeignet, wobei der Durchschlag an dem Teil des pn-Übergangs zwischen den Zonen 8 und 11 auftritt, Bei der Herstellung aller dieser Anordnungen weist das erfindungsgemässe Verfahren den wichtigen Vorteil auf, dass nur ein einziger Maskierungsschritt erforderlich ist. Schliesslich sei noch bemerkt, dass die dotierten Zonen beliebige Leitimgst3?-pen und Dicken aufweisen können und dass grundsätzlich auch kein pn-Übergang vorhanden zu sein braucht. Insbesondere können in den dargestellten Beispielen die Leitungstypen der verschiedenen Zonen alle durch die entgegengesetzten Lei tungs typen einsetzt werden s wodurch die zu den Beispielen komplementären Strukturen erhalten werden. ¥eiter können die Energien und Dosen der Implantationen sowie die verwendeten Ionen für jeden Sonderfall nach Bedarf angepasst werden.
709819/0783

Claims (1)

  1. PlLNT 8222
    -W- 26,ίο,1976
    PATENTANSPRÜCHE:
    1.J Verfahren zur Herstellung einer Halbleiteran- »—s
    Ordnung bei dem in einen ersten Oberf lächeiiteil eines Halbleitergebietes selektiv ein erster Dotierungsstoff zur Bildung einer ersten dotierten Halbleiterzone eingeführt wird, wonach in einen zweiten Oberflächenteil, der den ersten Oberflächenteil enthält und völlig umgibt, selektiv ein zweiter Dotierungsstoff zur Bildung einer zweiten dotierten Halbleiterzone eingeführt wird, dadurch gekennzeichnet, dass auf der Oberfläche des Halbleitergebietes eine erste Maskiertmgsschicht gebildet wird; dass auf der ersten Maskierungsschicht eine zweite Maskierungsschicht erzeugt wird; dass in der zweiten Maskierungsschicht ein Fenster gebildet wird; dass Ionen des ersten Dotierungsstoffes mit einer derartigen Energie, dass sie ausserhalb des Fensters völlig und innerhalb des Fensters höchstens nur teilweise zurückgehalten werden, in das genannte Gebiet zur Bildung der ersten dotierten Zone implantiert werden; dass unter Verwendung der zweiten Maskiei-ungs schicht als Maske die erste Maskierungs schicht einer Ätzbehandlung unterworfen wird, wodurch diese Schicht am Rande des weggeätzten Teiles ein Übergangsgebiet mit nach aussen zunehmender Dicke aufweist, und dass dann zur Erzeugung der zweiten dotier-
    709819/0783
    PIIN 8222
    - so - 26.10.1976
    ten Zone Ionen des zweiten Dotierungsstoffes in die Obex^fläche;\mit einer derartigen Energie implaiitiei*t werden, dass diese Ionen aussex"halb des Übergangsgebietes völlig und von wenigstens einem Teil des über1-gangsgebietes nur teilweise zurückgehalten werden, 2. Verfahren nach Anspruch 1, bei dem das Halbleitergebiet von einem ersten Leitungstyp ist, dadurch gekennzeichnet, dass Ionen eines den ersten Leitungstyp bestimmenden ersten Dotzkrungsstoffes zur Bildung der ersten Dotierten Halbleiterzone vom ersten Leitungstyp mit höherer Dotierung als das Halbleitergebiet implantiert werden, und dass ein den zweiten Leitungstyp bestimmender zweiter Dotierungsstoff zur Erzeugung der zweiten dotierten Halbleiterzone vom zweiten Leitungstyp undmit einer geringerer Dicke als die erste dotierte Zone implantiert wird, wobei die zweite dotiex-te Zone an den ganzen zweiten Oberflächenteil grenzt und mit der ersten dotierten Zone einen zu der Oberfläche parallel verlaufenden pn-TTberg~ang bildet.
    3. Verfahr en nach Anspruch. 1 oder 2, dadurch gekennzeichnet, dass vor der Erzeugung der zweiten dotierten Zone die zweite Maskiex-uiigsschicht entfernt wix-d.
    k. Verfahren nach Ansprüchen 1 bis 3 β dadurch gekennzeichnet, dass die erste Maskierungsschicht aus
    709819/0783
    pun 82;;2 20.10.1976 .
    Siliciumoxid bestellt.
    5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet., dass die zweite Maskierungsschicht aus einem strahlungsempfindlichen Lack besteht.
    6. Verfahren nach Anspruch k oder 5> dadurch gekennzeichnet, dass nach der Bildung der ersten Maskierungsschicht und vor der Bildung der· zweiten Maskierungsschicht die erste Maskierungsschicht einem Teilchenbeschuss unterworfen wird, wodurch die Ätzgeschwindigkeit der ersten Maskierungsschicht bei der genannten Άtzbehandlung in der Nähe der Oberfläche der Schicht grosser als in dem darunterliegenden Teil der Schicht ist.
    7. Verfahren nach Anspruch 6, dadurch gekennzeich net, dass der genannte Teilchenbeschuss mit Ionen eines liierten Gases durchgeführt wird.
    8. Verfahren nach Anspruch 7> dadurch gekennzeichnet, dass der genannten Teilchenbeschuss mit Argonionen durchgeführt wird.
    9. Verfahren nach Anspruch 8, dadurch gekennzeich net, dass die Dosis und die Enex~gie der für den genann ten Teilchenbeschuss verwendeten Ionen derart gewählt werden, dass die maximale Konzentration dieser Ionen in der ersten Haskierungsscliicht in der Nähe der
    η 9 /τ Oberfläche wenigstens etwa 10 · lernen/cm beträgt.
    709819/0 7 83
    PIiN &222 26.1C.1976
    10. Verfahren nach Anspruch 9> dadurch gekennzeichnet, dass die für den genannten Teilchenbeschuss gewählte Energie mindestens 20 lceV und höchstens 30 keV
    14 /2 bei einer Dosis von mindestens 10 Ionen/cm beträgt.
    11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Ionen des ersten Dotierungsstoffes durch die ganze Dicke der ersten Maskierungsschicht hindurch implantiert werden.
    12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die erste Maskierungsschicht während der genannten Ätzbehandlung innerhalb .des Fensters völlig entfernt wird.
    13· Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die genannte Ätzbehandlung nach der Bildung der ersten Zone durchgeführt wird. lh. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die erste Zone vom ersten Leitungstyp unter Verwendung der zweiten Maskierungsschicht als Maske nach der genannten Atzbehandlung gebildet wird.
    15· Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die genannte Ätzbehandlung derart durchgeführt wird, dass der Innenrand des.genannten Übergangsgebietes in Projektion in einiger Entfernung ausserhalb des Randes der ersten Zone liegt. 16. Verfahren nach Anspruch 2, dadurch gekennzeich-
    709819/0783
    PIIN 8222 26.1ο,19/6 .
    net, dass die Dotierung des genannten IIalbleitergebietes und die der genannten ersten und der genannten zweiten Zone derart gewählt werden, dass bei zunehmender Sperrspannung über dem pn-übergang sich das Erschöpfungsgebiet wenigstens durch die ganze erste Zone hindurch erstreckt, bevor Durchschlag auftritt.
    709819/0783,
DE2650511A 1975-11-11 1976-11-04 Verfahren zur Herstellung eines Halbleiterbauelements Expired DE2650511C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7513161A NL7513161A (nl) 1975-11-11 1975-11-11 Werkwijze ter vervaardiging van een halfgeleider- inrichting, en inrichting vervaardigd volgens de werkwijze.

Publications (2)

Publication Number Publication Date
DE2650511A1 true DE2650511A1 (de) 1977-05-12
DE2650511C2 DE2650511C2 (de) 1983-10-27

Family

ID=19824830

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2650511A Expired DE2650511C2 (de) 1975-11-11 1976-11-04 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (9)

Country Link
US (1) US4104085A (de)
JP (1) JPS5260579A (de)
AU (1) AU505948B2 (de)
CA (1) CA1071333A (de)
DE (1) DE2650511C2 (de)
FR (1) FR2331884A1 (de)
GB (1) GB1553417A (de)
IT (1) IT1070048B (de)
NL (1) NL7513161A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3003391A1 (de) * 1980-01-31 1981-08-06 Josef Dipl.-Phys. Dr. 8041 Fahrenzhausen Kemmer Passivierter halbleiter pn-uebergang mit hoher spannungsfestigkeit

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2802838A1 (de) * 1978-01-23 1979-08-16 Siemens Ag Mis-feldeffekttransistor mit kurzer kanallaenge
US4357178A (en) * 1978-12-20 1982-11-02 Ibm Corporation Schottky barrier diode with controlled characteristics and fabrication method
FR2445617A1 (fr) * 1978-12-28 1980-07-25 Ibm France Resistance a tension de claquage amelioree obtenue par une double implantation ionique dans un substrat semi-conducteur et son procede de fabrication
JPS5826829B2 (ja) * 1979-08-30 1983-06-06 富士通株式会社 ダイナミックメモリセルの製造方法
NL7907680A (nl) * 1979-10-18 1981-04-22 Philips Nv Zenerdiode.
JPS5856481A (ja) * 1981-09-30 1983-04-04 Fujitsu Ltd ゲルマニウム受光素子の製造方法
US4473941A (en) * 1982-12-22 1984-10-02 Ncr Corporation Method of fabricating zener diodes
DE3581348D1 (de) * 1984-09-28 1991-02-21 Siemens Ag Verfahren zum herstellen eines pn-uebergangs mit hoher durchbruchsspannung.
US4579626A (en) * 1985-02-28 1986-04-01 Rca Corporation Method of making a charge-coupled device imager
US4910158A (en) * 1987-11-23 1990-03-20 Hughes Aircraft Company Zener diode emulation and method of forming the same
US4968634A (en) * 1988-05-20 1990-11-06 Siemens Aktiengesellschaft Fabrication process for photodiodes responsive to blue light
CN1011991B (zh) * 1988-08-29 1991-03-13 里特机械公司 在纺织机械内的一种加热方法
JPH02159775A (ja) * 1988-12-14 1990-06-19 Toshiba Corp 半導体受光素子及びその製造方法
US5256579A (en) * 1989-04-03 1993-10-26 Massachusetts Institute Of Technology Tunable-frequency Gunn diodes fabrication with focused ion beams
DE4020076A1 (de) * 1990-06-23 1992-01-09 El Mos Elektronik In Mos Techn Verfahren zur herstellung eines pmos-transistors sowie pmos-transistor
US5550069A (en) * 1990-06-23 1996-08-27 El Mos Electronik In Mos Technologie Gmbh Method for producing a PMOS transistor
JPH07245397A (ja) * 1994-03-07 1995-09-19 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5384273A (en) * 1994-04-26 1995-01-24 Motorola Inc. Method of making a semiconductor device having a short gate length
CN1165586A (zh) * 1995-09-18 1997-11-19 菲利浦电子有限公司 变容二极管和制造变容二极管的方法
JPH10242394A (ja) * 1997-02-27 1998-09-11 Matsushita Electron Corp 半導体装置の製造方法
JP3016371B2 (ja) * 1997-03-26 2000-03-06 日本電気株式会社 光検出器の製造方法
DE19837395C2 (de) * 1998-08-18 2001-07-19 Infineon Technologies Ag Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements
US6815363B2 (en) * 2000-08-11 2004-11-09 The Regents Of The University Of California Method for nanomachining high aspect ratio structures
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
DE102009017505B4 (de) * 2008-11-21 2014-07-10 Ketek Gmbh Strahlungsdetektor, Verwendung eines Strahlungsdetektors und Verfahren zur Herstellung eines Strahlungsdetektors
US8350365B1 (en) * 2011-01-13 2013-01-08 Xilinx, Inc. Mitigation of well proximity effect in integrated circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769109A (en) * 1972-04-19 1973-10-30 Bell Telephone Labor Inc PRODUCTION OF SiO{11 {11 TAPERED FILMS

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697829A (en) * 1968-12-30 1972-10-10 Gen Electric Semiconductor devices with improved voltage breakdown characteristics
BE756039A (fr) * 1969-09-15 1971-02-15 Western Electric Co Procede pour former, par implantation d'ions, une zone localisee dans un corps de semi-conducteur
US3666548A (en) * 1970-01-06 1972-05-30 Ibm Monocrystalline semiconductor body having dielectrically isolated regions and method of forming
JPS5624392B2 (de) * 1971-08-11 1981-06-05
DE2207654B2 (de) * 1972-02-18 1974-02-14 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen einer Zenerdiode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769109A (en) * 1972-04-19 1973-10-30 Bell Telephone Labor Inc PRODUCTION OF SiO{11 {11 TAPERED FILMS

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-Z.: Electronic Engineering, Mai 1970, S. 74-76 *
US-Z.: IEEE-Transactions on Electron Devices, Vol. ED-19, No. 2, 1972, S. 267-273 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3003391A1 (de) * 1980-01-31 1981-08-06 Josef Dipl.-Phys. Dr. 8041 Fahrenzhausen Kemmer Passivierter halbleiter pn-uebergang mit hoher spannungsfestigkeit

Also Published As

Publication number Publication date
FR2331884B1 (de) 1982-06-18
AU505948B2 (en) 1979-12-06
FR2331884A1 (fr) 1977-06-10
NL7513161A (nl) 1977-05-13
DE2650511C2 (de) 1983-10-27
JPS5756786B2 (de) 1982-12-01
IT1070048B (it) 1985-03-25
JPS5260579A (en) 1977-05-19
AU1944276A (en) 1978-05-18
GB1553417A (en) 1979-09-26
US4104085A (en) 1978-08-01
CA1071333A (en) 1980-02-05

Similar Documents

Publication Publication Date Title
DE2650511A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE2823967C2 (de)
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
DE2711562B2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
CH615781A5 (de)
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2615754C2 (de)
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2124764C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2718449C2 (de)
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2243592A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2627855A1 (de) Halbleiterbauelement mit wenigstens zwei, einen pn-uebergang bildenden zonen unterschiedlichen leitungstyps sowie verfahren zu dessen herstellung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE3122771A1 (de) "verfahren zur herstellung von sonnenzellen"
DE2640981A1 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung einer schutzschicht aus oxid
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee