CN1165586A - 变容二极管和制造变容二极管的方法 - Google Patents

变容二极管和制造变容二极管的方法 Download PDF

Info

Publication number
CN1165586A
CN1165586A CN96191080A CN96191080A CN1165586A CN 1165586 A CN1165586 A CN 1165586A CN 96191080 A CN96191080 A CN 96191080A CN 96191080 A CN96191080 A CN 96191080A CN 1165586 A CN1165586 A CN 1165586A
Authority
CN
China
Prior art keywords
district
foreign atom
conduction type
epitaxial loayer
variable capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96191080A
Other languages
English (en)
Inventor
F·R·J·休斯曼
O·J·A·拜克
W·拜奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of CN1165586A publication Critical patent/CN1165586A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种制造变容二极管的方法，其中有着第一导电类型外延层的硅衬底通过在外延层中加入第一导电类型掺杂原子而具有第一区，通过在外延层中加入和第一导电类型相反的第二导电类型掺杂原子而具有紧靠外延层表面的第二区，由此在第二区和第一区之间形成pn结。根据本发明，这种方法的特征在于在第二区的形成中，具有第二导电类型掺杂原子的多晶硅层在表面形成，以及掺杂原子从这一层扩散到外延层中，由此pn结形成在距多晶硅小于0.3μm的地方。根据本发明的措施导致变容二极管的制造，其pn结在pn结上的反向电压变化比较小时、pn结周围的耗尽区电容有很宽的变化范围。

Description

变容二极管和制造 变容二极管的方法
本发明涉及一种制造变容二极管的方法，其中有着第一导电类型外延层的硅衬底通过在外延层中加入第一导电类型掺杂原子而具有第一区，通过在外延层中加入和第一导电类型相反的第二导电类型掺杂原子而具有紧靠外延层表面的第二区，由此在第二区和第一区之间形成pn结。本发明还涉及变容二极管、接收器元件和电视接收机。
变容二极管是其pn结在使用中通过pn结上的反向电压而被反向偏置的二极管。在这种情况下pn结周围区域的电荷载流子被耗尽，从而起电容介质的作用。该电容值可通过反向电压来控制。反向电压越高，耗尽区越大，电容也就越小。变容二极管在LC电路(L线圈，C电容)调谐的应用中通常被用作可变电容。如果电容C改变，该电路可被调谐，例如，变到不同的频率。变容二极管被广泛使用，比如在电视机的接收器件中。
美国专利NO.4,475,117公开了一种如首段所述类型的方法。
所描述的已知方法的缺点是用已知方法制造的变容二极管需要比较高的电压变化以获得足够的电容变化。这样用已知方法制造的变容二极管在电压变化约25V时电容变化约20pF(参见US 4,475,117中的图5)。这样高的电压变化对许多应用来说是不利的，特别是对用电池供电的便携式应用，于是需要特别的电路来提供所需的较大电压变化。
本发明的目的是通过制造对小得多的电压变化而具有比较大电容变化的变容二极管的方法来特别克服这一缺点。
根据本发明，为此该方法的特征在于第二区通过在表面产生含有第二导电类型掺杂原子的多晶硅层而形成，以及掺杂原子从这一层扩散到外延层中，由此pn结形成在距多晶硅小于0.3μm的地方。
比较浅的、陡的pn结通过本发明的方法而制得，即从第二导电类型材料到第一导电类型材料有突变，掺杂侧面非常陡，即第一导电类型掺杂原子的浓度随在表面下的深度变化迅速下降。可以发现，具有这种掺杂侧面的陡变pn结的变容二极管对二极管上低得多的反向电压会有大得多的电容变化。已知的变容二极管所具有的pn结在表面下约1μm的深度，这样掺杂侧面的梯度不是十分陡。
多晶硅层可被原位掺杂，其中掺杂原子在硅层淀积过程中加入。不过因为多晶硅的淀积通常在比较高的温度下进行，这样在淀积过程中已经有掺杂原子从多晶硅扩散到多延层中。优选地，具有掺杂原子的多晶硅层这样形成：首先形成未掺杂的多晶硅层，然后掺杂原子通过离子注入加到多晶硅层中，但不进入外延层中。在这种方法中有关在多晶硅淀积过程中掺杂原子扩散这方面的问题不会产生。
所用的第一导电类型掺杂原子可以是，比如磷、锑或砷原子。优选地，第一导电类型掺杂原子包括砷原子。砷原子扩散相当困难，所以一旦形成了掺杂侧面，就不会受到扩散的干扰，产生具有非常陡的梯度的掺杂侧面也比较简单。
当第二导电类型掺杂原子在850℃或更低温度下从多晶硅层扩散到外延层中时，可得到另一个好处。薄的pn结在这种比较低的温度下比较容易实现。在更高的扩散温度下扩散时间变短了。这使得扩散过程更难控制，掺杂原子可轻易地扩散得过深，以至不能获得陡的pn结。
优选地，在第一区形成以前，通过在外延层中加入第一导电类型掺杂原子，在外延层中形成比较深的第三区，之后在第三区中形成比较浅的第一区。具有不同注入量的第一导电类型的浅第一区和深第三区相结合，可提供更多的选择掺杂梯度的可能性，以得到所需的电容/电压曲线。该第三区的必要性特别通过应用中所需的电压/电容变化量来确定。第一区通常具有陡掺杂侧面，而深第三区使电容在更高电压下随反向电压有更为平缓的梯度，这对使用变容二极管的接收器件的调谐行为具有良好作用。
第一区和第二区可以通过不同的掩模来形成。优选地，第一区和第三区，如果存在的话，通过掩模中的开口形成，之后不使用另外的掩模使上述开口扩大，第二区通过扩大的开口来形成。这样使得可能只通过一次掩模而形成相互对准的两个区。掩模是通过光刻工艺和腐蚀工艺形成的标准掩模。掩模中的开口可被扩大，比如其中掩模材料用各向同性腐蚀工艺腐蚀掉。这样掩模厚度变得更薄，而掩模中的开口变得更大。
本发明还涉及一种变容二极管，它含有衬底、位于衬底上的第一导电类型硅外延层、位于外延层中并含有第一导电类型掺杂原子但比外延层掺杂更重的第一区，以及含有和第一导电类型相反的第二导电类型掺杂原子并和第一区形成pn结的第二表面区。
这样变容二极管不同于US Pantent NO.4,475,117。
那里所描述的已知变容二极管的缺点是需要比较大的电压变化以获得足够的电容变化。这样已知的变容二极管在电压变化约33V时电容变化约20pF。这样大的电压变化在许多应用中是不利的，特别是在用电池供电的便携式应用中，在这种情况下需要可提供所需较大电压变化的特别的电压。
本发明的目的是通过提供对低得多的电压变化而具有比较大的电容变化的变容二极管来特别克服上述缺点。
根据本发明，为此该变容二极管的特征在于第二表面区被掺杂有第二导电类型掺杂原子的多晶硅层覆盖，pn结在距多晶硅小于0.3μm的地方。于是使得根据本发明的变容二极管在二极管上有低得多的反向电压时将显出大得多的电容变化。
根据本发明的变容二极管可有利地用在电视机的接收器件中。这种接收器件被调谐到通过天线接收到的信号上。调谐LC电路通常用在接收器件中，其具有变容二极管作为可变调谐元件C来使接收器件调谐到天线信号上。
已知的接收器件需要约33V的电源电压以获得足够的调谐范围。这样高的电源电压是不利的，因为在很多情况下它不得不单独产生。于是在电视机中有一个独立元件来产生这一电源电压。这使得电视机更加复杂和昂贵。
本发明的目的是提供一种不需要高电源电压但仍可在宽频率范围内调谐的接收器件。
为此，根据本发明的接收器件的特征在于，该接收器件具有根据本发明的变容二极管或具有通过根据本发明的方法制造的变容二极管。比较低的电源电压就足以满足这种接收器件，因为该变容二极管为获得比较大的电容变化只需要较小的反向电压变化量。
本申请还涉及具有根据本发明的接收器件的电视机。这种电视机不需要有特殊的元件来产生比较高的、约33V的电源电压。因此该电视机比已知的电视机更简单、能量效率更高。这是一个重要优点，特别是在用电池工作的便携式电视机中。
下面将参照附图以实例对本发明作更加详细的说明，附图中：
图1到图5显示了根据本发明制造变容二极管的各个阶段。
附图完全是示意的、并没有按比例画出。在附图中相对应的部分一般给予相同的参考标号。
图1画出了硅衬底1，在该实例中是低阻、锑掺杂的n++硅片，上面有第一导电类型外延层2，在该实例中为n型。在实施方案中制造的变容二极管适合用于电视机的接收器件中，频带为VHF低带：48-170MHz，VHF中带：170-460MHz，和UHF：470-860MHz。外延层的厚度和掺杂由应用情况(电容-反向电压曲线)和变容二极管所需的低串联电阻来确定(见表1)。表1给出的厚度是在制造开始时的厚度。由于在变容二极管的制造过程中外延层的氧化以及掺杂原子从衬底向外延层的扩散，完成的变容二极管中外延层的最终厚度会小一些。
频带 厚度(μm) 剂量(at./cm2)
VHF低带 4.0 1×1015
VHF中带 3.4 31×1015
UHF带 2.8 5×1015
          表1：适合不同频率范围的变容二极管外延层2
                       的磷掺杂和层厚
外延层2通过在其中加入第一导电类型掺杂原子而具有第一区3(见图2)。为此掩模层4形成在外延层2的表面上，在该实例中为1.2μm厚的二氧化硅(场氧化物)层。层4通过标准的光刻工艺形成图案，由此形成有开口5的掩模。接着为了在后续注入中得到更均匀的掺杂原子分布，生长上30nm厚的散射氧化物6。在本实例中，以80keV的注入能量，通过开口5用比较深的掺杂原子注入，首先形成第三区7。掺杂原子，注入剂量，以及热处理时间和温度在以表2中给出。
频带 掺杂原子 剂量(at./cm2) 后处理时间(min) 后处理温度(℃)
VHF低带 P 6×1011 40 1100
VHF中带 As 6×1011 30 1140
UHF带 As 4×1011 30 1140
表2：对适合不同频率范围的变容二极管形成第三区7的掺杂
            原子、剂量、后处理时间和温度
比较浅的第一区3通过开口5由砷原子注入在第三区7中形成。注入剂量和能量在以下表3中给出。
频带 剂量 注入能量(keV)
VHF低带 4.3×1013 70
VHF中带 2.6×1013 80
UHF带 2.3×1013 80
           表3：对适合不同频率范围的变容二极管
                形成第一区3的剂量和注入能量
然后第一区3在900℃给予后处理30分钟。接着第二导电类型的第二区8在第一区3中形成。第一区3和第二区8可通过不同的掩模形成。在本实例中，第一区3通过掩模4中的开口5形成，之后不使用另外的掩模使开口5扩大成扩大开口5′，随后第二区8通过扩大开口5′形成。这样就可能只通过一次掩模4而形成相互对准的两个区3和8。掩模4中的开口5可通过用各向同性腐蚀工艺从掩模腐蚀掉材料来扩大。在这一过程中掩模4的的氧化物厚度从1.2μm减小到0.5μm，掩模中的开口5变大约1.4μm(见图3)。紧靠外延层表面12的第二区8通过扩大开口5′形成，其中和第一导电类型相反的第二导电类型掺杂原子引入到外延层中，由此pn结15形成在第二区和第一区之间。根据本发明，在第二区的形成中，具有第二导电类型掺杂原子的多晶硅层9加在表面12上(见图4)。在该实例中，300nm厚、未掺杂的多晶硅9首先形成在外延层2的表面12之上。然后硼掺杂原子加入多晶硅层9中，但不进入外延层2中。为此，硼离子用离子注入方法以30keV注入能量、5×1015/cm2的剂量注入到多晶硅层中。对这一厚度的多晶硅层，硼离子注入能量必须低于40keV，因为在高于40keV的注入能量下部分硼已经会注入到外延层2中。在这种方法中、在多晶层的淀积过程中不会有掺杂原子扩散开的问题，因为在淀积中多晶层中还没有硼原子。掺杂层9通过标准的光刻工艺形成图案。硼掺杂原子从掺杂层9扩散到外延层2中。当第二导电类型掺杂原子在850℃或更低温度下从多晶层扩散到外延层可得到另一个好处。在这种比较低的温度下薄pn结比较容易实现。在更高扩散温度下扩散时间变短了，这使得扩散过程很难控制，掺杂原子也容易扩散过深。在本实例中，采用850℃约40分钟的热处理，于是pn结15形成在距多晶硅9小于0.3μm的地方，这里的距离是0.06μm(见图5)。然后0.5μm厚的铝层10形成在表面上，并通过标准光刻和腐蚀工艺形成图案。该铝层10用来接触多晶层9。该器件还通过PECVD工艺以标准方式加上0.75μm氮化硅钝化层11。然后衬底被分成单个变容二极管，每个最终被安装在封装之中。
图5所示的变容二极管含有衬底1，位于衬底上的第一导电类型硅外延层2，在外延层中并含有第一导电类型掺杂原子但比外延层2掺杂更重的第一区3，以及含有和第一导电类型相反的第二导电类型掺杂原子、并和第一区形成pn结15的第二表面区8。根据本发明，该变容二极管的特征在于第二表面区8覆盖掺杂有第二导电类型掺杂原子的多晶硅层9，而pn结位于距多晶硅9小于0.3μm的地方。
图6显示出根据本发明的变容二极管的电容电压特性，适合的频率范围为VHF低带(曲线20)、VHF中带(曲线21)和UHF带(曲线22)。图中变容二极管的电容C画在纵坐标上，变容二极管上的反向电压Vs在横坐标上。根据本发明的变容二极管对于变容二极管上约8V的电压变化有约40pF的电容变化。这样根据本发明的变容二极管对二极管上较低的反向电压具有大的电容变化。根据本发明的变容二极管具有和已知变容二极管几乎相等的串联电阻。
本发明并不局限于以上所述的实施方案和应用。在实例中制造了用于电视机特殊频带的这些变容二极管。很明显，通过调节外延层、第一、第二和第三区，用于其他频带的变容二极管也可制造出来。根据本发明，例如，变容二极管也可适用于电讯目的具有约250MHz到3GHz的频带。也有可能制造具有比较低的所谓电容比(＝电容变化量/反向电压变化量)的变容二极管，例如，对约10V的反向电压变化有因子3的电容变化。已知的变容二极管也具有这样低的电容比，但那种情况下变容二极管的串联电阻比较高。根据本发明的变容二极管由于调节外延层的厚度而具有低串联电阻。
上面描述了某些制造变容二极管的技术。这并不意味着根据本发明的方法只能采用这些技术。例如，掺杂原子注入到多晶硅层中的方法可由另外的技术来替换。比如用低温CVD的淀积方法，如在750℃。已知技术的更多细节可在一些手册中找到，比如施敏的“VLSI工艺”(S.M.Sze：“VLSI Technology”，Mc-Graw-Hill Book Company)和S.Wolf的“用于VLSI Era的硅工艺”(“Silicon Processing for theVLSI Era”，Vols.1，2，Lattic Press)。

Claims (9)

1.一种制造变容二极管的方法，其中有着第一导电类型外延层的硅衬底通过在外延层中加入第一导电类型掺杂原子而具有第一区，通过在外延层中加入和第一导电类型相反的第二导电类型掺杂原子而具有紧靠外延层表面的第二区，由此pn结形成在第二区和第一区之间，其特征在于：第二区通过在表面产生含有第二导电类型掺杂原子的多晶硅层而形成，以及，掺杂原子从这一层扩散到外延层中，由此pn结形成在距多晶硅小于0.3μm的地方。
2.根据权利要求1的方法，其特征在于在形成含有掺杂原子的多晶硅层时，首先形成未掺杂的多晶硅层，然后掺杂原子通过离子注入加到多晶硅层中，但不进入外延层中。
3.根据前述任何一项权利要求的方法，其特征在于第一导电类型掺杂原子包括砷原子。
4.根据前述任何一项权利要求的方法，其特征在于第二导电类型掺杂原子在850℃或更低温度下从多晶层扩散到外延层中。
5.根据前述任何一项权利要求的方法，其特征在于，在第一区形成前，比较深的第三区通过在外延层中加入第一导电类型掺杂原子形成在外延层中，之后比较浅的第一区形成在该第三区中。
6.根据前述任何一项权利要求的方法，其特征在于第一区通过掩模中的开口形成，之后该开口不使用另外的掩模被扩大，第二区通过该扩大开口形成。
7.一种变容二极管，它含有衬底，位于衬底上的第一导电类型硅外延层，位于外延层中、并含有第一导电类型掺杂原子但比外延层掺杂更重的第一区，以及含有和第一导电类型相反的第二导电类型掺杂原子，并和第一区形成pn结的第二表面区，其特征在于第二表面区上覆盖了掺杂有第二导电类型掺杂原子的多晶硅层，pn结位于距多晶硅小于0.3μm的地方。
8.一种用在电视机中的接收器件，其特征在于接收器件具有根据权利要求7的变容二极管或具有用根据权利要求1到6中任何一项的方法制造的变容二极管。
9.一种电视机，其特征在于具有根据权利要求8的接收器件。
CN96191080A 1995-09-18 1996-09-11 变容二极管和制造变容二极管的方法 Pending CN1165586A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP95202519.5 1995-09-18
EP95202519 1995-09-18

Publications (1)

Publication Number Publication Date
CN1165586A true CN1165586A (zh) 1997-11-19

Family

ID=8220643

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96191080A Pending CN1165586A (zh) 1995-09-18 1996-09-11 变容二极管和制造变容二极管的方法

Country Status (7)

Country Link
US (1) US5854117A (zh)
EP (1) EP0792525B1 (zh)
JP (1) JPH10509563A (zh)
KR (1) KR970707590A (zh)
CN (1) CN1165586A (zh)
DE (1) DE69617628T2 (zh)
WO (1) WO1997011498A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353549C (zh) * 2002-03-05 2007-12-05 联华电子股份有限公司 可变电容及其制造方法
CN100353567C (zh) * 2003-11-19 2007-12-05 联华电子股份有限公司 制作可变电容的方法
CN100442542C (zh) * 2003-12-15 2008-12-10 松下电器产业株式会社 制造可变电容二极管的方法及可变电容二极管
CN101834134B (zh) * 2009-03-12 2012-03-21 中芯国际集成电路制造(上海)有限公司 提高金属-氧化物半导体变容二极管的品质因子的方法
CN102667982A (zh) * 2009-12-21 2012-09-12 爱普科斯公司 变容二极管和用于制造变容二极管的方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE511721C2 (sv) * 1997-06-18 1999-11-15 Ericsson Telefon Ab L M Substrat för integrerade högfrekvenskretsar samt förfarande för substratframställning
KR100699607B1 (ko) * 2000-03-03 2007-03-23 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 쇼트키 바리캡 생성 방법
EP1139434A3 (en) * 2000-03-29 2003-12-10 Tyco Electronics Corporation Variable capacity diode with hyperabrubt junction profile
US6995068B1 (en) 2000-06-09 2006-02-07 Newport Fab, Llc Double-implant high performance varactor and method for manufacturing same
DE10032389A1 (de) * 2000-07-06 2002-01-17 Philips Corp Intellectual Pty Empfänger mit Kapazitätsvariationsdiode
US6521939B1 (en) 2000-09-29 2003-02-18 Chartered Semiconductor Manufacturing Ltd. High performance integrated varactor on silicon
US7031182B2 (en) * 2000-11-28 2006-04-18 Beigel Michael L Rectifying charge storage memory circuit
US6414543B1 (en) 2000-11-28 2002-07-02 Precision Dynamics Corporation Rectifying charge storage element
US6982452B2 (en) * 2000-11-28 2006-01-03 Precision Dynamics Corporation Rectifying charge storage element
US6924691B2 (en) * 2000-11-28 2005-08-02 Precision Dynamics Corporation Rectifying charge storage device with sensor
US6924688B1 (en) 2000-11-28 2005-08-02 Precision Dynamics Corporation Rectifying charge storage device with antenna
US6933774B2 (en) * 2000-11-28 2005-08-23 Precision Dynamics Corporation Rectifying charge storage element with transistor
US7204425B2 (en) * 2002-03-18 2007-04-17 Precision Dynamics Corporation Enhanced identification appliance
WO2006022623A1 (en) * 2004-07-22 2006-03-02 Precision Dynamics Corporation Rectifying charge storage device with sensor
US7919382B2 (en) * 2008-09-09 2011-04-05 Freescale Semicondcutor, Inc. Methods for forming varactor diodes
KR101138407B1 (ko) * 2010-03-15 2012-04-26 고려대학교 산학협력단 버랙터가 구비된 반도체 집적 회로, 및 그 제조 방법
RU2447541C1 (ru) * 2010-12-03 2012-04-10 Федеральное государственное унитарное предприятие "Научно-исследовательский институт микроприборов-К" Мдп-варикап
RU2569906C1 (ru) * 2014-08-26 2015-12-10 Акционерное общество "Научно-исследовательский институт микроприборов-К" (АО "НИИМП-К") Многоэлементный мдп варикап
KR102013867B1 (ko) 2015-08-05 2019-08-26 한국전자통신연구원 병렬 처리 장치 및 방법
RU2614663C1 (ru) * 2015-12-29 2017-03-28 Общество с ограниченной ответственностью "Лаборатория Микроприборов" Варикап и способ его изготовления
RU167582U1 (ru) * 2016-06-08 2017-01-10 Акционерное общество "Научно-исследовательский институт микроприборов-К" Свч мдп-варикап с переносом заряда
JP6299835B1 (ja) * 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
RU192894U1 (ru) * 2019-07-09 2019-10-04 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" СВЧ МДП-варикап

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7513161A (nl) * 1975-11-11 1977-05-13 Philips Nv Werkwijze ter vervaardiging van een halfgeleider- inrichting, en inrichting vervaardigd volgens de werkwijze.
US4106953A (en) * 1976-12-28 1978-08-15 Motorola, Inc. Method of producing an ion implanted tuning diode
DE2833319C2 (de) * 1978-07-29 1982-10-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Kapazitätsdiode
JPS5669869A (en) * 1979-11-09 1981-06-11 Toshiba Corp Manufacture of variable capacity diode
US4534806A (en) * 1979-12-03 1985-08-13 International Business Machines Corporation Method for manufacturing vertical PNP transistor with shallow emitter
US4656498A (en) * 1980-10-27 1987-04-07 Texas Instruments Incorporated Oxide-isolated integrated Schottky logic
JPS6057952A (ja) * 1983-09-09 1985-04-03 Toshiba Corp 半導体装置の製造方法
JPS6247166A (ja) * 1985-08-26 1987-02-28 Toshiba Corp 半導体装置の製造方法
JPS6459874A (en) * 1987-08-31 1989-03-07 Toko Inc Manufacture of variable-capacitance diode
US5197077A (en) * 1992-02-28 1993-03-23 Mcdonnell Douglas Corporation Low divergence laser

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353549C (zh) * 2002-03-05 2007-12-05 联华电子股份有限公司 可变电容及其制造方法
CN100353567C (zh) * 2003-11-19 2007-12-05 联华电子股份有限公司 制作可变电容的方法
CN100442542C (zh) * 2003-12-15 2008-12-10 松下电器产业株式会社 制造可变电容二极管的方法及可变电容二极管
CN101834134B (zh) * 2009-03-12 2012-03-21 中芯国际集成电路制造(上海)有限公司 提高金属-氧化物半导体变容二极管的品质因子的方法
CN102667982A (zh) * 2009-12-21 2012-09-12 爱普科斯公司 变容二极管和用于制造变容二极管的方法
US8988849B2 (en) 2009-12-21 2015-03-24 Epcos Ag Varactor and method for producing a varactor

Also Published As

Publication number Publication date
US5854117A (en) 1998-12-29
JPH10509563A (ja) 1998-09-14
EP0792525B1 (en) 2001-12-05
WO1997011498A1 (en) 1997-03-27
KR970707590A (ko) 1997-12-01
DE69617628T2 (de) 2002-08-14
DE69617628D1 (de) 2002-01-17
EP0792525A1 (en) 1997-09-03

Similar Documents

Publication Publication Date Title
CN1165586A (zh) 变容二极管和制造变容二极管的方法
US7700453B2 (en) Method for forming hyper-abrupt junction varactors
JP3295092B2 (ja) デュアルベース構造を使用する低電圧パンチスルー過渡サプレッサー
US6111325A (en) Gettering regions and methods of forming gettering regions within a semiconductor wafer
US3634738A (en) Diode having a voltage variable capacitance characteristic and method of making same
US6559024B1 (en) Method of fabricating a variable capacity diode having a hyperabrupt junction profile
US6653716B1 (en) Varactor and method of forming a varactor with an increased linear tuning range
EP1214737B1 (en) A method of producing a schottky varicap diode
CN1325544A (zh) 半导体制作方法
US7025615B2 (en) Fabrication method, varactor, and integrated circuit
JPH11501166A (ja) エピタキシャルｐｎ接合を備えた半導体装置の製造方法
CN113646898A (zh) 用于宽带隙超结功率器件的结终端的系统和方法
US7037799B2 (en) Breakdown voltage adjustment for bipolar transistors
WO2007054427A1 (en) Buried subcollector for super high frequency passive devices
CN101383283B (zh) 低压大变容比二极管的制造方法
EP1139434A2 (en) Variable capacity diode with hyperabrubt junction profile
EP0724779B1 (en) A variable capacitance semiconductor diode
US6747336B2 (en) Twin current bipolar device with hi-lo base profile
CN111092125B (zh) 变容二极管、集成电路及形成变容二极管的方法
DE102006046727B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einem Varaktor und einem Hochfrequenztransistor
KR100358306B1 (ko) 수직형 바이폴라 트랜지스터의 제조방법
KR100368612B1 (ko) 수직형 트랜지스터의 제조방법
JPS63148684A (ja) 超階段形バラクタダイオ−ド
JPH11233797A (ja) 半導体装置
KR970018672A (ko) 반도체 스위칭 소자의 기판구조 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication