JPS63148684A - 超階段形バラクタダイオ−ド - Google Patents
超階段形バラクタダイオ−ドInfo
- Publication number
- JPS63148684A JPS63148684A JP29591186A JP29591186A JPS63148684A JP S63148684 A JPS63148684 A JP S63148684A JP 29591186 A JP29591186 A JP 29591186A JP 29591186 A JP29591186 A JP 29591186A JP S63148684 A JPS63148684 A JP S63148684A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- low resistance
- distribution
- impurity
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 abstract 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周波数同調用のバラクタダイオードに関し、特
に同調範囲の広い場合に適した容量変化比が大きく、か
つ同調特性が改善されたバラクタダイオードに関するも
のである。
に同調範囲の広い場合に適した容量変化比が大きく、か
つ同調特性が改善されたバラクタダイオードに関するも
のである。
ＴＶ、ＶＴＲ，ＣＡＴＶ等の電子チェーナに使用される
バラクタダイオードは、それぞれのチェーナの可変周波
数範囲の要求から、種々の容量−電圧特性をもったもの
が従来より広く利用されている。
バラクタダイオードは、それぞれのチェーナの可変周波
数範囲の要求から、種々の容量−電圧特性をもったもの
が従来より広く利用されている。
これらは一般に小さな逆方向バイアスで大きな接合容量
変化比が得られる超階段接合のものが使用されている。
変化比が得られる超階段接合のものが使用されている。
これらは一般に第１図に示すような不純物濃度分布をも
っている。これは、低抵抗ｎ形Ｓｉ基板１の上に使走の
不純物濃度を有するエピタキシャル層２が形成されたＳ
ｉウェハースに、イオン注入及び押込拡散によりて５Ｘ
１０”〜１０ ”ａｎ−程度の不純物濃度を有するｎ形
低抵抗層３を形成し、さらにこのうえにイオン注入、拡
散等によってｐ形低抵抗層４が形成されたものである。
っている。これは、低抵抗ｎ形Ｓｉ基板１の上に使走の
不純物濃度を有するエピタキシャル層２が形成されたＳ
ｉウェハースに、イオン注入及び押込拡散によりて５Ｘ
１０”〜１０ ”ａｎ−程度の不純物濃度を有するｎ形
低抵抗層３を形成し、さらにこのうえにイオン注入、拡
散等によってｐ形低抵抗層４が形成されたものである。
最近チューナの多チャンネル化から、容量変化比の大き
な超階段バラクタの要求が一段と高まりつつある。この
容量変化比を所定の電圧範囲で大きくするためには使用
するエピタキシャル層２の濃度とイオン注入及び押込拡
散によって形成した層３のピーク濃度の比を大きくする
必要がある。
な超階段バラクタの要求が一段と高まりつつある。この
容量変化比を所定の電圧範囲で大きくするためには使用
するエピタキシャル層２の濃度とイオン注入及び押込拡
散によって形成した層３のピーク濃度の比を大きくする
必要がある。
この濃度比が大きい場合、ｎ形低抵抗層３のエピタキシ
ャル層２近辺での不純物分布は急峻となシ、図２の破線
５に示すような容量−電圧特性となる。
ャル層２近辺での不純物分布は急峻となシ、図２の破線
５に示すような容量−電圧特性となる。
これはある印加電圧のところで急激に容量が小さくなシ
、この部分での周波数同調特性が不安定となるという欠
点を有していた。
、この部分での周波数同調特性が不安定となるという欠
点を有していた。
上述のように、従来の超階段不純物分布の場合、容量変
化比を大きくとるとき、ある電圧部分で容量が急激に変
化するという欠点を有している。一方、この容量−電圧
特性の直線性を改善するためには、イオン注入後長時間
押込拡散をし低抵抗層３の不純物分布をなだらかにする
必要がある。この場合、上述の低抵抗層３のピンク濃度
が低下し、大きな容量変化比を得ることが難しい。現在
のところ容量−電圧特性の直線性が良好なバラクタダイ
オードにおいては、不純物濃度が３〜４ＸＩＱ”ａｆｒ
”のエピウェーバースを使用して、印加電圧が２■と２
５Ｖの時の容量比は１０程度となっている。本発明では
容量−電圧特性をそこ表うことなく、上記容量変化比の
値が１３〜１４程度のバラクタを得んとするものである
。
化比を大きくとるとき、ある電圧部分で容量が急激に変
化するという欠点を有している。一方、この容量−電圧
特性の直線性を改善するためには、イオン注入後長時間
押込拡散をし低抵抗層３の不純物分布をなだらかにする
必要がある。この場合、上述の低抵抗層３のピンク濃度
が低下し、大きな容量変化比を得ることが難しい。現在
のところ容量−電圧特性の直線性が良好なバラクタダイ
オードにおいては、不純物濃度が３〜４ＸＩＱ”ａｆｒ
”のエピウェーバースを使用して、印加電圧が２■と２
５Ｖの時の容量比は１０程度となっている。本発明では
容量−電圧特性をそこ表うことなく、上記容量変化比の
値が１３〜１４程度のバラクタを得んとするものである
。
本発明は低抵抗基板１上に所定のエピタキシャル層を形
成する時、図３の破線を示すように表面方向に徐々に不
純物濃度を高くしたエピタキシャルウェハースを使用す
ることによって上記欠点を解消せんとするものである。
成する時、図３の破線を示すように表面方向に徐々に不
純物濃度を高くしたエピタキシャルウェハースを使用す
ることによって上記欠点を解消せんとするものである。
第３図は本発明の実施例１を示す超階段バラクタの濃度
分布である。横軸にウェハース表面からの距離、縦軸に
不純物濃度を示す。
分布である。横軸にウェハース表面からの距離、縦軸に
不純物濃度を示す。
これはｎ形像抵抗基板１のうえに所定の濃度のエピタキ
シャル層７が形成される。この場合、このエピタキシャ
ル層は破線に示すように基板１近くの不純物濃度にくら
べ表面の不純物濃度は２〜３倍程度になるよう傾斜した
濃度分布を有している。このようなエピタキシャルウェ
ーバースに酸化膜等を形成し、所定の酸化膜の窓をあけ
たのち所定のドース量、エネルギーにてリン等の不純物
を・ｒオン注入し、１０００〜１１００℃にて不純物の
リンを押込み所定の分布となるようｎ形低抵抗層８を形
成する。その後ボロン等をイオン注入又は拡散等により
て高濃度のｐ形層９を形成したるのち、上記酸化膜窓を
おおうように所定の大きさのＡｆｉ等の金属膜を形成し
、超階段バラクタを形成するものである。このようにし
て形成した超階段バラクタの場合、ｎ形低抵抗層８の不
純物分布のすそがエピタキシャル７８ｉ７の傾斜と重な
って、従来急峻となっていた分布をなだらかにすること
が出来、図２の６のような容量−電圧特性の直ね性が良
好なパラクンを得ることが出来る。
シャル層７が形成される。この場合、このエピタキシャ
ル層は破線に示すように基板１近くの不純物濃度にくら
べ表面の不純物濃度は２〜３倍程度になるよう傾斜した
濃度分布を有している。このようなエピタキシャルウェ
ーバースに酸化膜等を形成し、所定の酸化膜の窓をあけ
たのち所定のドース量、エネルギーにてリン等の不純物
を・ｒオン注入し、１０００〜１１００℃にて不純物の
リンを押込み所定の分布となるようｎ形低抵抗層８を形
成する。その後ボロン等をイオン注入又は拡散等により
て高濃度のｐ形層９を形成したるのち、上記酸化膜窓を
おおうように所定の大きさのＡｆｉ等の金属膜を形成し
、超階段バラクタを形成するものである。このようにし
て形成した超階段バラクタの場合、ｎ形低抵抗層８の不
純物分布のすそがエピタキシャル７８ｉ７の傾斜と重な
って、従来急峻となっていた分布をなだらかにすること
が出来、図２の６のような容量−電圧特性の直ね性が良
好なパラクンを得ることが出来る。
〔実施例２〕
第４図は本発明の実施例２を示す超階段バラクタの濃度
分布である。これはｎ形像抵抗基板１に所定の第１エピ
タキシャル層１０と第１エピタキシャル層にくらべ２〜
３倍程度高い濃度を有する第２エピタキシャル層１１が
形成されている。との第２エピタキシャル層の厚さはイ
オン注入及び押込拡散によって形成される低抵抗層８の
厚さとほぼ等しい厚さくする。このような２段エピタキ
シャル層に実施例１で説明したような手法にて超階段バ
ラクタを形成した場合、前述と同様な効果が期待出来る
。この実施例の２段エピタキシャル成長のは、実施例１
の傾斜エピタキシャル成長にくらベコン）ｏ−ル性が良
く作りやすいという利点をもっている。
分布である。これはｎ形像抵抗基板１に所定の第１エピ
タキシャル層１０と第１エピタキシャル層にくらべ２〜
３倍程度高い濃度を有する第２エピタキシャル層１１が
形成されている。との第２エピタキシャル層の厚さはイ
オン注入及び押込拡散によって形成される低抵抗層８の
厚さとほぼ等しい厚さくする。このような２段エピタキ
シャル層に実施例１で説明したような手法にて超階段バ
ラクタを形成した場合、前述と同様な効果が期待出来る
。この実施例の２段エピタキシャル成長のは、実施例１
の傾斜エピタキシャル成長にくらベコン）ｏ−ル性が良
く作りやすいという利点をもっている。
以上説明したように本発明によって、従来高容量変化比
を有する超階段バラクタの欠点であった容量−電圧特性
の急峻性をｎ形像抵抗のイオン注入層を深く押込むとと
なく改善出来る。したがって従来より高い容量変化比に
よって、周波数同調の安定性をそこなうことなく、可変
範囲の広いバラクタダイオードを得ることが出来る。
を有する超階段バラクタの欠点であった容量−電圧特性
の急峻性をｎ形像抵抗のイオン注入層を深く押込むとと
なく改善出来る。したがって従来より高い容量変化比に
よって、周波数同調の安定性をそこなうことなく、可変
範囲の広いバラクタダイオードを得ることが出来る。
第１図は従来の超階段バラクタの不純物分布、第３図、
第４図は本発明による超階段バラクタの不純物分布、第
２図は従来のものと本発明によるものの容量−電圧特性
を示す。第１．３．４図の横軸はウェハース表面からの
距離、縦軸は不純物濃度である。又、第２図の横軸は印
加電圧、縦軸は容量である。 １・・・・・・ｎ形像抵抗基板、２・・・・・・ｎ形エ
ピタキシャル層、３，８・・・・・・イオン注入及び押
込拡散によって形成されたｎ形低抵抗層、４，９・・・
・・・Ｐ形低抵抗層、５・・・・・・従来のバラクタの
容量−電圧特性、６・・・・・・本発明忙よるバラクタ
の容量−電圧特性、７・・・・・・濃度傾斜を有するｎ
形エピタキシャル層、１０・・・・・・２段エピタキシ
ャル層の低い濃度の第１エピタキシャル層、１１・・・
・・・２段エピタキシャル層の高い濃度の第２エピタキ
シャル層。 第１ 図 寿２図 第３ の 帛４ｖ
第４図は本発明による超階段バラクタの不純物分布、第
２図は従来のものと本発明によるものの容量−電圧特性
を示す。第１．３．４図の横軸はウェハース表面からの
距離、縦軸は不純物濃度である。又、第２図の横軸は印
加電圧、縦軸は容量である。 １・・・・・・ｎ形像抵抗基板、２・・・・・・ｎ形エ
ピタキシャル層、３，８・・・・・・イオン注入及び押
込拡散によって形成されたｎ形低抵抗層、４，９・・・
・・・Ｐ形低抵抗層、５・・・・・・従来のバラクタの
容量−電圧特性、６・・・・・・本発明忙よるバラクタ
の容量−電圧特性、７・・・・・・濃度傾斜を有するｎ
形エピタキシャル層、１０・・・・・・２段エピタキシ
ャル層の低い濃度の第１エピタキシャル層、１１・・・
・・・２段エピタキシャル層の高い濃度の第２エピタキ
シャル層。 第１ 図 寿２図 第３ の 帛４ｖ
Claims (1)
- 低抵抗ｎ形半導体基板上に、表面側の不純物濃度が前記
基板側よりも高くなるように傾斜、あるいは２段の不純
物分布を有するｎ形エピタキシャル層が形成され、この
ようなエピタキシャルウェハースにイオン注入及び押込
拡散によって形成されたｎ形低抵抗層とそれにｐ形低抵
抗層によって接合部が形成されていることを特徴とする
超階段形バラクタダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29591186A JPS63148684A (ja) | 1986-12-12 | 1986-12-12 | 超階段形バラクタダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29591186A JPS63148684A (ja) | 1986-12-12 | 1986-12-12 | 超階段形バラクタダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63148684A true JPS63148684A (ja) | 1988-06-21 |
Family
ID=17826737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29591186A Pending JPS63148684A (ja) | 1986-12-12 | 1986-12-12 | 超階段形バラクタダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63148684A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147420A (ja) * | 1993-11-25 | 1995-06-06 | Nec Corp | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
| US11251084B2 (en) | 2019-06-28 | 2022-02-15 | Stmicroelectronics (Crolles 2) Sas | Method for producing a diode |
| US11348834B2 (en) | 2019-06-28 | 2022-05-31 | Stmicroelectronics (Crolles 2) Sas | Method for producing a diode |
-
1986
- 1986-12-12 JP JP29591186A patent/JPS63148684A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147420A (ja) * | 1993-11-25 | 1995-06-06 | Nec Corp | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
| US11251084B2 (en) | 2019-06-28 | 2022-02-15 | Stmicroelectronics (Crolles 2) Sas | Method for producing a diode |
| US11348834B2 (en) | 2019-06-28 | 2022-05-31 | Stmicroelectronics (Crolles 2) Sas | Method for producing a diode |
| US11817353B2 (en) | 2019-06-28 | 2023-11-14 | Stmicroelectronics (Crolles 2) Sas | Method for producing a diode |
| US11984360B2 (en) | 2019-06-28 | 2024-05-14 | Stmicroelectronics (Crolles 2) Sas | Method for producing a diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0792525B1 (en) | A varicap diode and method of manufacturing a varicap diode | |
| US6093613A (en) | Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits | |
| KR100272067B1 (ko) | Pnp 디바이스를 위한 p 매립층의 제조방법 | |
| GB2156583A (en) | Process for producing semiconductor device | |
| US3943555A (en) | SOS Bipolar transistor | |
| US3974560A (en) | Method of making a bipolar transistor | |
| US5024955A (en) | Variable-capacitance diode element having wide capacitance variation range | |
| JPS63148684A (ja) | 超階段形バラクタダイオ−ド | |
| US4132573A (en) | Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion | |
| US5350700A (en) | Method of fabricating bipolar transistors with buried collector region | |
| US4692784A (en) | Dielectric insulation type semiconductor integrated circuit having low withstand voltage devices and high withstand voltage devices | |
| US5017950A (en) | Variable-capacitance diode element having wide capacitance variation range | |
| US4038106A (en) | Four-layer trapatt diode and method for making same | |
| US4459606A (en) | Integrated injection logic semiconductor devices | |
| US4886762A (en) | Monolithic temperature compensated voltage-reference diode and method for its manufacture | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JP3145694B2 (ja) | 半導体装置 | |
| KR100358306B1 (ko) | 수직형 바이폴라 트랜지스터의 제조방법 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JPS60133763A (ja) | 可変容量ダイオ−ドおよびその製造方法 | |
| JPS60189270A (ja) | 化合物半導体装置の製造方法 | |
| JPS6321355B2 (ja) | ||
| JPH06314771A (ja) | 半導体装置及びその製造方法 | |
| van Nielen et al. | MOS transistors in thin monocrystalline silicon layers | |
| KR0144353B1 (ko) | 바이폴라소자의 제조방법 |