JPH07147420A - 可変容量装置および該可変容量装置を有する半導体集積回路装置 - Google Patents
可変容量装置および該可変容量装置を有する半導体集積回路装置Info
- Publication number
- JPH07147420A JPH07147420A JP5295428A JP29542893A JPH07147420A JP H07147420 A JPH07147420 A JP H07147420A JP 5295428 A JP5295428 A JP 5295428A JP 29542893 A JP29542893 A JP 29542893A JP H07147420 A JPH07147420 A JP H07147420A
- Authority
- JP
- Japan
- Prior art keywords
- region
- variable capacitance
- capacitance
- impurity concentration
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000012535 impurity Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 可変容量装置および該可変容量装置を有する
半導体集積回路装置を、半導体基板上に形成でき、かつ
安定性に優れたものとする。 【構成】 Ｎ型拡散層１４は、不純物濃度が比較的同程
度の領域と急激に変化する領域とが交互に繰り返し、表
面からの深さｘが深くなるほど不純物濃度が大きくなる
不純物プロファイルを有する。このような不純物プロフ
ァイルは、Ｎ型不純物原子をイオン注入法で添加する際
に、エネルギーを変えてＮ型不純物原子を複数回注入す
ることにより形成することができ、また、エピタキシャ
ル成長する際に、成長時に添加するリンなどのＮ型不純
物原子の濃度を変化させることによっても形成すること
ができる。
半導体集積回路装置を、半導体基板上に形成でき、かつ
安定性に優れたものとする。 【構成】 Ｎ型拡散層１４は、不純物濃度が比較的同程
度の領域と急激に変化する領域とが交互に繰り返し、表
面からの深さｘが深くなるほど不純物濃度が大きくなる
不純物プロファイルを有する。このような不純物プロフ
ァイルは、Ｎ型不純物原子をイオン注入法で添加する際
に、エネルギーを変えてＮ型不純物原子を複数回注入す
ることにより形成することができ、また、エピタキシャ
ル成長する際に、成長時に添加するリンなどのＮ型不純
物原子の濃度を変化させることによっても形成すること
ができる。
Description
【０００１】
【産業上の利用分野】本発明は、可変容量装置および該
可変容量装置を有する半導体集積回路装置に関する。
可変容量装置を有する半導体集積回路装置に関する。
【０００２】
【従来の技術】従来、半導体基板上に形成される可変容
量装置としては、ＰＮ接合容量を利用して印加電圧によ
って容量値の制御を行う可変容量ダイオードが多用され
ている。たとえば、ＰＮ接合面から離れるに従って不純
物濃度が減少する超階段接合からなる可変容量ダイオー
ドでは、その接合容量値は印加電圧に応じて指数関数的
にほぼ一様に変化する。すなわち、図８（Ａ）に示すよ
うな不純物プロファイルを有する、高濃度のＰ型拡散
層，このＰ型拡散層と超階段接合を形成するＮ型拡散層
および埋込Ｎ+ 領域によって形成される可変容量ダイオ
ードでは、その容量値Ｃは、図８（Ｂ）に示すように、
印加電圧Ｖに応じて指数関数的にほぼ一様に変化する。
なお、図８（Ｂ）の縦軸および横軸はともに対数表示で
ある。したがって、このような可変容量ダイオードの容
量値Ｃと印加電圧Ｖとの間には、次式で示す関係があ
る。
量装置としては、ＰＮ接合容量を利用して印加電圧によ
って容量値の制御を行う可変容量ダイオードが多用され
ている。たとえば、ＰＮ接合面から離れるに従って不純
物濃度が減少する超階段接合からなる可変容量ダイオー
ドでは、その接合容量値は印加電圧に応じて指数関数的
にほぼ一様に変化する。すなわち、図８（Ａ）に示すよ
うな不純物プロファイルを有する、高濃度のＰ型拡散
層，このＰ型拡散層と超階段接合を形成するＮ型拡散層
および埋込Ｎ+ 領域によって形成される可変容量ダイオ
ードでは、その容量値Ｃは、図８（Ｂ）に示すように、
印加電圧Ｖに応じて指数関数的にほぼ一様に変化する。
なお、図８（Ｂ）の縦軸および横軸はともに対数表示で
ある。したがって、このような可変容量ダイオードの容
量値Ｃと印加電圧Ｖとの間には、次式で示す関係があ
る。
【０００３】Ｃ＝Ｃ0・（ＶD−Ｖ）-n （１） ただし、Ｃ0 は不純物プロファイルによって決まる比例
定数 ＶD は拡散電位 超階段接合では、上記（１）式の指数ｎは”１”また
は”２”という大きな値をとることができるため、容量
値Ｃは印加電圧Ｖに対して大きな変化率を有するものと
なる。
定数 ＶD は拡散電位 超階段接合では、上記（１）式の指数ｎは”１”また
は”２”という大きな値をとることができるため、容量
値Ｃは印加電圧Ｖに対して大きな変化率を有するものと
なる。
【０００４】図９（Ａ）は、可変容量装置の他の従来例
を示す断面図である。
を示す断面図である。
【０００５】可変容量装置500 は、たとえば特開昭６０
−２４５２８２号公報に記載されているように、印加電
圧に対して容量値が階段状に変化するものである（図９
（Ｂ）参照）。可変容量装置500 は、半絶縁性基板501
と、半絶縁性基板501 中に形成された、アノード電極50
5 下で深さが階段状に異なる動作層502 と、半絶縁性基
板501 の表面上に形成された絶縁膜503 と、絶縁膜503
に形成された開口を介して動作層502 の図示左側の深さ
の深い部分と電気的に接続するよう絶縁膜503上に形成
されたカソード電極504 と、絶縁膜503 に形成された他
の開口を介して動作層502 の図示右側の深さが階段状に
異なる部分と電気的に接続するよう絶縁膜503 上に形成
されたアノード電極505 とを含む。
−２４５２８２号公報に記載されているように、印加電
圧に対して容量値が階段状に変化するものである（図９
（Ｂ）参照）。可変容量装置500 は、半絶縁性基板501
と、半絶縁性基板501 中に形成された、アノード電極50
5 下で深さが階段状に異なる動作層502 と、半絶縁性基
板501 の表面上に形成された絶縁膜503 と、絶縁膜503
に形成された開口を介して動作層502 の図示左側の深さ
の深い部分と電気的に接続するよう絶縁膜503上に形成
されたカソード電極504 と、絶縁膜503 に形成された他
の開口を介して動作層502 の図示右側の深さが階段状に
異なる部分と電気的に接続するよう絶縁膜503 上に形成
されたアノード電極505 とを含む。
【０００６】可変容量装置500 では、アノード電極505
にアノード電圧ＶA を印加すると、アノード電極505 か
ら空乏層が拡がる。容量値Ｃは空乏層の幅と拡がった空
乏層の面積とによって決まるため、動作層503 の深さが
階段状に異なる部分よりも図示左側に空乏層が拡がった
とき実効的な空乏層の面積が狭くなる結果、容量値Ｃは
急激に減少する。したがって、アノード電圧ＶA を大き
くしていった場合、動作層503 の深さが階段状に異なる
部分よりも図示左側に空乏層が拡がるごとに容量値Ｃが
急に小さくなるため、可変容量装置500 の容量値Ｃは、
図９（Ｂ）に示すように、アノード電圧ＶA に対して階
段状に変化する。なお、同図の縦軸および横軸はともに
対数表示である。
にアノード電圧ＶA を印加すると、アノード電極505 か
ら空乏層が拡がる。容量値Ｃは空乏層の幅と拡がった空
乏層の面積とによって決まるため、動作層503 の深さが
階段状に異なる部分よりも図示左側に空乏層が拡がった
とき実効的な空乏層の面積が狭くなる結果、容量値Ｃは
急激に減少する。したがって、アノード電圧ＶA を大き
くしていった場合、動作層503 の深さが階段状に異なる
部分よりも図示左側に空乏層が拡がるごとに容量値Ｃが
急に小さくなるため、可変容量装置500 の容量値Ｃは、
図９（Ｂ）に示すように、アノード電圧ＶA に対して階
段状に変化する。なお、同図の縦軸および横軸はともに
対数表示である。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たＰＮ接合面から離れるに従って不純物濃度が減少する
超階段接合からなる可変容量ダイオードでは、図８
（Ｂ）に示したように、印加電圧Ｖに対して一定の比率
で容量値Ｃが変化するため、印加電圧Ｖにより所望の容
量値を得ることは可能であるが、印加電圧Ｖが変動する
と容量値Ｃも変動して所望の容量値からずれるという問
題がある。
たＰＮ接合面から離れるに従って不純物濃度が減少する
超階段接合からなる可変容量ダイオードでは、図８
（Ｂ）に示したように、印加電圧Ｖに対して一定の比率
で容量値Ｃが変化するため、印加電圧Ｖにより所望の容
量値を得ることは可能であるが、印加電圧Ｖが変動する
と容量値Ｃも変動して所望の容量値からずれるという問
題がある。
【０００８】図９（Ａ）に示した可変容量装置500 で
は、深さが階段状に異なる動作層502を形成するため
に、異なるマスクパターンを用いた複数回の選択的イオ
ン注入工程が必要となり、その製造工程が複雑となると
いう問題がある。また、可変容量装置500 では、動作層
502 が形成される基板が半絶縁性基板501 でないと、動
作層502 下への空乏層の拡がりやブレークダウンなどが
生じるため、シリコン基板を実用上使用することができ
ないという問題がある。さらに、動作層502 の深さが階
段状に異なっているため、アノード電圧ＶA に対して階
段状に容量値を変化させることは可能であっても、図９
（Ｂ）における容量値が比較的平坦な領域において、ア
ノード電圧ＶA に対する容量値の変化を小さくすること
がなされていないという問題がある。
は、深さが階段状に異なる動作層502を形成するため
に、異なるマスクパターンを用いた複数回の選択的イオ
ン注入工程が必要となり、その製造工程が複雑となると
いう問題がある。また、可変容量装置500 では、動作層
502 が形成される基板が半絶縁性基板501 でないと、動
作層502 下への空乏層の拡がりやブレークダウンなどが
生じるため、シリコン基板を実用上使用することができ
ないという問題がある。さらに、動作層502 の深さが階
段状に異なっているため、アノード電圧ＶA に対して階
段状に容量値を変化させることは可能であっても、図９
（Ｂ）における容量値が比較的平坦な領域において、ア
ノード電圧ＶA に対する容量値の変化を小さくすること
がなされていないという問題がある。
【０００９】本発明の目的は、半導体基板上に形成で
き、かつ、安定性に優れた可変容量装置および該可変容
量装置を有する半導体集積回路装置を提供することにあ
る。
き、かつ、安定性に優れた可変容量装置および該可変容
量装置を有する半導体集積回路装置を提供することにあ
る。
【００１０】
【課題を解決するための手段】本発明の可変容量装置
は、半導体基板に形成された一導電型の第１の領域と該
第１の領域上に形成された他の導電型の第２の領域とで
構成される接合容量の容量値を印加電圧に応じて変化さ
せる可変容量装置において、前記印加電圧の変化に対し
て前記容量値の変化量が大きい領域と該容量値の変化量
がほぼ一定の領域とが繰り返すように前記第１の領域の
不純物濃度を該第１の領域の深さ方向に変化させたこと
を特徴とする。
は、半導体基板に形成された一導電型の第１の領域と該
第１の領域上に形成された他の導電型の第２の領域とで
構成される接合容量の容量値を印加電圧に応じて変化さ
せる可変容量装置において、前記印加電圧の変化に対し
て前記容量値の変化量が大きい領域と該容量値の変化量
がほぼ一定の領域とが繰り返すように前記第１の領域の
不純物濃度を該第１の領域の深さ方向に変化させたこと
を特徴とする。
【００１１】ここで、前記第１の領域の不純物濃度を該
第１の領域の深さ方向に対して階段状に大きくしてもよ
いし、前記第１の領域の不純物濃度を該第１の領域の深
さ方向に対して連続的に小さくするとともに該第１の領
域の所定の深さおよびその近傍において局部的に大きく
してもよいし、前記第１の領域の少なくとも２つ以上の
所定の深さおよびその近傍において該第１の領域の不純
物濃度を局部的に大きくしてもよいし、前記第１の領域
の不純物濃度を該第１の領域の深さ方向に対して連続的
に小さくするとともに該第１の領域の所定の深さおよび
その近傍において一定にしてもよいし、前記第１の領域
の少なくとも２つ以上の所定の深さおよびその近傍にお
いて該第１の領域の不純物濃度を一定にしてもよし、前
記第１の領域が７００℃以下の成長温度の選択的エピタ
キシャル成長で形成されていてもよい。
第１の領域の深さ方向に対して階段状に大きくしてもよ
いし、前記第１の領域の不純物濃度を該第１の領域の深
さ方向に対して連続的に小さくするとともに該第１の領
域の所定の深さおよびその近傍において局部的に大きく
してもよいし、前記第１の領域の少なくとも２つ以上の
所定の深さおよびその近傍において該第１の領域の不純
物濃度を局部的に大きくしてもよいし、前記第１の領域
の不純物濃度を該第１の領域の深さ方向に対して連続的
に小さくするとともに該第１の領域の所定の深さおよび
その近傍において一定にしてもよいし、前記第１の領域
の少なくとも２つ以上の所定の深さおよびその近傍にお
いて該第１の領域の不純物濃度を一定にしてもよし、前
記第１の領域が７００℃以下の成長温度の選択的エピタ
キシャル成長で形成されていてもよい。
【００１２】本発明の半導体集積回路装置は、本発明の
可変容量装置を有する。
可変容量装置を有する。
【００１３】または、ＥＣＬ回路部とアクティブプルダ
ウン部とから構成される半導体集積回路装置において、
前記ＥＣＬ回路部と前記アクティブプルダウン部とを結
合させる本発明の可変容量装置を有する。
ウン部とから構成される半導体集積回路装置において、
前記ＥＣＬ回路部と前記アクティブプルダウン部とを結
合させる本発明の可変容量装置を有する。
【００１４】または、本発明の可変容量装置を少なくと
も２個以上有し、該各可変容量装置の前記第１の領域と
前記第２の領域とが互いに異なる不純物濃度で接合して
いる。
も２個以上有し、該各可変容量装置の前記第１の領域と
前記第２の領域とが互いに異なる不純物濃度で接合して
いる。
【００１５】
【作用】本発明の可変容量装置は、印加電圧の変化に対
して容量値の変化量が大きい領域と容量値の変化量がほ
ぼ一定の領域とが繰り返すように第１の領域の不純物濃
度を第１の領域の深さ方向に変化させたことにより、半
導体基板上に容易に形成できるとともに、容量値の変化
量がほぼ一定の領域に所望の容量値がくるように第１の
領域と第２の領域との間の印加電圧を設定すれば、印加
電圧の変動による容量値の変動を小さくすることができ
る。
して容量値の変化量が大きい領域と容量値の変化量がほ
ぼ一定の領域とが繰り返すように第１の領域の不純物濃
度を第１の領域の深さ方向に変化させたことにより、半
導体基板上に容易に形成できるとともに、容量値の変化
量がほぼ一定の領域に所望の容量値がくるように第１の
領域と第２の領域との間の印加電圧を設定すれば、印加
電圧の変動による容量値の変動を小さくすることができ
る。
【００１６】本発明の半導体集積回路装置は、本発明の
可変容量装置を有することにより、異なるマスクパター
ンを用いた複数回の選択的イオン注入工程を必要とする
ことなく、可変容量装置を半導体基板上に形成すること
ができる。
可変容量装置を有することにより、異なるマスクパター
ンを用いた複数回の選択的イオン注入工程を必要とする
ことなく、可変容量装置を半導体基板上に形成すること
ができる。
【００１７】
【実施例】次に、本発明の実施例について、図面を参照
して説明する。
して説明する。
【００１８】図１は、本発明の可変容量装置の第１の実
施例を示す断面図である。
施例を示す断面図である。
【００１９】可変容量装置１０は、Ｐ型シリコン基板１
１と、Ｐ型シリコン基板１１中に形成された埋込Ｎ+ 領
域１２と、埋込Ｎ+ 領域１２上の図示左側に形成され
た、容量形成用の第１のＮ型エピタキシャル成長層１３
1 と、埋込Ｎ+ 領域１２上の図示右側に形成された、埋
込Ｎ+ 領域１２の引出し用の第２のＮ型エピタキシャル
成長層１３2 と、第１のＮ型エピタキシャル成長層１３
1 上に形成されたＮ型拡散層１４と、Ｐ型シリコン基板
１１上に形成されたシリコン酸化膜１５と、シリコン酸
化膜１５に設けられた開口を介してＮ型拡散層１４上に
形成されたＰ型多結晶シリコン膜１６と、Ｎ型拡散層１
４中にＰ型多結晶シリコン膜１６からボロン原子が拡散
されて形成されたＰ型拡散層１７と、Ｐ型多結晶シリコ
ン膜１６上に形成された第１のアルミ電極１８1 と、シ
リコン酸化膜１５に設けられた他の開口を介して第２の
Ｎ型エピタキシャル成長層１３2 上に形成されたＮ型多
結晶シリコン膜１９と、Ｎ型多結晶シリコン膜１９上に
形成された第２のアルミ電極１８2 とを含む。
１と、Ｐ型シリコン基板１１中に形成された埋込Ｎ+ 領
域１２と、埋込Ｎ+ 領域１２上の図示左側に形成され
た、容量形成用の第１のＮ型エピタキシャル成長層１３
1 と、埋込Ｎ+ 領域１２上の図示右側に形成された、埋
込Ｎ+ 領域１２の引出し用の第２のＮ型エピタキシャル
成長層１３2 と、第１のＮ型エピタキシャル成長層１３
1 上に形成されたＮ型拡散層１４と、Ｐ型シリコン基板
１１上に形成されたシリコン酸化膜１５と、シリコン酸
化膜１５に設けられた開口を介してＮ型拡散層１４上に
形成されたＰ型多結晶シリコン膜１６と、Ｎ型拡散層１
４中にＰ型多結晶シリコン膜１６からボロン原子が拡散
されて形成されたＰ型拡散層１７と、Ｐ型多結晶シリコ
ン膜１６上に形成された第１のアルミ電極１８1 と、シ
リコン酸化膜１５に設けられた他の開口を介して第２の
Ｎ型エピタキシャル成長層１３2 上に形成されたＮ型多
結晶シリコン膜１９と、Ｎ型多結晶シリコン膜１９上に
形成された第２のアルミ電極１８2 とを含む。
【００２０】ここで、埋込Ｎ+ 領域１２は、たとえばひ
素原子をイオン注入法などによってＰ型シリコン基板１
１中に約１０19ｃｍ-3の濃度に添加して形成されたもの
であり、その厚さは約２μｍ程度である。第１のＮ型エ
ピタキシャル成長層１３1 および第２のＮ型エピタキシ
ャル成長層１３2 は、たとえば約１０16ｃｍ-3の濃度で
厚さ１μｍで形成されたものである。シリコン酸化膜１
５は、素子分離領域用および埋込Ｎ+ 領域１２の引出し
領域と容量形成領域との分離用のものである。Ｐ型拡散
層１７の不純物濃度は、約１０20ｃｍ-3である。
素原子をイオン注入法などによってＰ型シリコン基板１
１中に約１０19ｃｍ-3の濃度に添加して形成されたもの
であり、その厚さは約２μｍ程度である。第１のＮ型エ
ピタキシャル成長層１３1 および第２のＮ型エピタキシ
ャル成長層１３2 は、たとえば約１０16ｃｍ-3の濃度で
厚さ１μｍで形成されたものである。シリコン酸化膜１
５は、素子分離領域用および埋込Ｎ+ 領域１２の引出し
領域と容量形成領域との分離用のものである。Ｐ型拡散
層１７の不純物濃度は、約１０20ｃｍ-3である。
【００２１】図２（Ａ）に、可変容量装置１０の容量形
成領域の不純物プロファイルを示す。Ｎ型拡散層１４
は、同図に示すように、不純物濃度が比較的同程度の領
域と急激に変化する領域とが交互に繰り返し、表面から
の深さｘが深くなるほど不純物濃度が大きくなる不純物
プロファイルを有する。このような不純物プロファイル
は、Ｎ型不純物原子をイオン注入法で添加する際に、エ
ネルギーを変えてＮ型不純物原子を複数回注入すること
により形成することができ、また、エピタキシャル成長
する際に、成長時に添加するリンなどのＮ型不純物原子
の濃度を変化させることによっても形成することができ
る。
成領域の不純物プロファイルを示す。Ｎ型拡散層１４
は、同図に示すように、不純物濃度が比較的同程度の領
域と急激に変化する領域とが交互に繰り返し、表面から
の深さｘが深くなるほど不純物濃度が大きくなる不純物
プロファイルを有する。このような不純物プロファイル
は、Ｎ型不純物原子をイオン注入法で添加する際に、エ
ネルギーを変えてＮ型不純物原子を複数回注入すること
により形成することができ、また、エピタキシャル成長
する際に、成長時に添加するリンなどのＮ型不純物原子
の濃度を変化させることによっても形成することができ
る。
【００２２】図２（Ｂ）に、可変容量装置１０の容量値
Ｃと印加電圧Ｖとの関係を示す。なお、同図の縦軸およ
び横軸はともに対数表示である。印加電圧Ｖを逆方向を
加えた場合（すなわち、Ｖ＜０）の容量値Ｃは、上記
（１）式と同様にして、次式で表わされる。
Ｃと印加電圧Ｖとの関係を示す。なお、同図の縦軸およ
び横軸はともに対数表示である。印加電圧Ｖを逆方向を
加えた場合（すなわち、Ｖ＜０）の容量値Ｃは、上記
（１）式と同様にして、次式で表わされる。
【００２３】Ｃ＝Ｃ0・（ＶD−Ｖ）-n （２） ただし、Ｃ0 は不純物プロファイルによって決まる比例
定数 ＶD は拡散電位 ここで、比例定数Ｃ0 は、ドナー密度ＮD がアクセプタ
密度ＮA よりもかなり小さい場合（ＮD 《 ＮA の場
合）には、 Ｃ0 ＝Ｋ1 ・（ＮD）1/2 （３） ただし、Ｋ1 は比例定数 と表わされ、また、上記（２）式の指数ｎは、階段接合
の場合には”１／２”の値をとる。したがって、容量値
Ｃは、Ｎ型拡散層１４の不純物濃度が平坦な領域では印
加電圧Ｖに対して（ＶD−Ｖ）-1/2 に比例して低下する
が、不純物濃度が急激に変化する領域では、（ＮD）1/2
・（ＶD−Ｖ）-1/2 ＝｛Ｎ0／（Ｖ0−Ｖ）｝1/2 に比例
して低下する。これは、拡散容量は印加電圧Ｖによる空
乏層の拡がりに反比例して低下するので、不純物濃度が
急激に変化する深さまで空乏化した時点で、印加電圧Ｖ
に対しての空乏化のレートが見かけ上低くなり、容量値
Ｃの変化が小さくなるためである。
定数 ＶD は拡散電位 ここで、比例定数Ｃ0 は、ドナー密度ＮD がアクセプタ
密度ＮA よりもかなり小さい場合（ＮD 《 ＮA の場
合）には、 Ｃ0 ＝Ｋ1 ・（ＮD）1/2 （３） ただし、Ｋ1 は比例定数 と表わされ、また、上記（２）式の指数ｎは、階段接合
の場合には”１／２”の値をとる。したがって、容量値
Ｃは、Ｎ型拡散層１４の不純物濃度が平坦な領域では印
加電圧Ｖに対して（ＶD−Ｖ）-1/2 に比例して低下する
が、不純物濃度が急激に変化する領域では、（ＮD）1/2
・（ＶD−Ｖ）-1/2 ＝｛Ｎ0／（Ｖ0−Ｖ）｝1/2 に比例
して低下する。これは、拡散容量は印加電圧Ｖによる空
乏層の拡がりに反比例して低下するので、不純物濃度が
急激に変化する深さまで空乏化した時点で、印加電圧Ｖ
に対しての空乏化のレートが見かけ上低くなり、容量値
Ｃの変化が小さくなるためである。
【００２４】以上より、容量値Ｃと印加電圧Ｖとの関係
は、図２（Ｂ）に示したように、階段状のものとなる。
ここで、同図に領域Ａおよび領域Ｂで示す部分は、図２
（Ａ）に示した不純物濃度が急激に変化する深さにそれ
ぞれ対応する。したがって、同一チップ内でたとえばＣ
1 およびＣ1 ／２の容量値Ｃを得たい場合には、容量の
面積およびＮ型拡散層１４の不純物プロファイルを最適
化することにより、たとえば印加電圧Ｖ＝ＶD−１
〔Ｖ〕 のときに容量値Ｃ＝Ｃ1 および印加電圧Ｖ＝ＶD
−４〔Ｖ〕 のときに容量値Ｃ＝Ｃ2／２ となるように
設定することができる。さらに、領域Ａおよび領域Ｂで
は、印加電圧Ｖの変動に対する容量値Ｃの変動は小さい
ため、所望の容量値Ｃを容易に得ることができる。
は、図２（Ｂ）に示したように、階段状のものとなる。
ここで、同図に領域Ａおよび領域Ｂで示す部分は、図２
（Ａ）に示した不純物濃度が急激に変化する深さにそれ
ぞれ対応する。したがって、同一チップ内でたとえばＣ
1 およびＣ1 ／２の容量値Ｃを得たい場合には、容量の
面積およびＮ型拡散層１４の不純物プロファイルを最適
化することにより、たとえば印加電圧Ｖ＝ＶD−１
〔Ｖ〕 のときに容量値Ｃ＝Ｃ1 および印加電圧Ｖ＝ＶD
−４〔Ｖ〕 のときに容量値Ｃ＝Ｃ2／２ となるように
設定することができる。さらに、領域Ａおよび領域Ｂで
は、印加電圧Ｖの変動に対する容量値Ｃの変動は小さい
ため、所望の容量値Ｃを容易に得ることができる。
【００２５】以上説明したように、可変容量装置１０で
は、回路中に同一パターンで互いに異なる安定した接合
容量を実現することができるため、たとえばゲートアレ
ー形式の回路においても、あらかじめ回路にあわせて容
量値の異なる複数のダイオードパターンを配置しなくて
もよく、パターン効率上有用である。
は、回路中に同一パターンで互いに異なる安定した接合
容量を実現することができるため、たとえばゲートアレ
ー形式の回路においても、あらかじめ回路にあわせて容
量値の異なる複数のダイオードパターンを配置しなくて
もよく、パターン効率上有用である。
【００２６】次に、本発明の可変容量装置の第２の実施
例について、その製造工程を含めて説明する。
例について、その製造工程を含めて説明する。
【００２７】図３（Ａ）に示すように、Ｐ型シリコン基
板３１中に選択的にＡｓ原子が１０ 19ｃｍ-3程度の濃度
でイオン注入法などにより添加されることにより、埋込
Ｎ+領域３２が形成されたのち、熱酸化によって厚さ２
００ｎｍ程度の第１のシリコン酸化膜３３がＰ型シリコ
ン基板３１上に形成される。続いて、第１のシリコン酸
化膜３３が写真蝕刻法によって選択的に開口されること
により、埋込Ｎ+ 領域３２の図示左側の部分の表面が露
出される。続いて、たとえばフォスフィンなどを使用し
てリン原子を添加しながら５００℃〜７００℃の成長温
度でＵＨＶ／ＣＶＤ法（超高真空ＣＶＤ法）によって、
Ｎ型拡散層３４が、図３（Ｂ）に示すように、表面が露
出された埋込Ｎ+ 領域３２上に形成される。続いて、Ｃ
ＶＤ法によって第２のシリコン酸化膜３５が第１のシリ
コン酸化膜３３およびＮ型拡散層３４上に形成される。
続いて、第２のシリコン酸化膜３５が、図３（Ｃ）に示
すように、写真蝕刻法によって選択的に開口されること
により、Ｎ型拡散層３４の表面の一部が露出される。
板３１中に選択的にＡｓ原子が１０ 19ｃｍ-3程度の濃度
でイオン注入法などにより添加されることにより、埋込
Ｎ+領域３２が形成されたのち、熱酸化によって厚さ２
００ｎｍ程度の第１のシリコン酸化膜３３がＰ型シリコ
ン基板３１上に形成される。続いて、第１のシリコン酸
化膜３３が写真蝕刻法によって選択的に開口されること
により、埋込Ｎ+ 領域３２の図示左側の部分の表面が露
出される。続いて、たとえばフォスフィンなどを使用し
てリン原子を添加しながら５００℃〜７００℃の成長温
度でＵＨＶ／ＣＶＤ法（超高真空ＣＶＤ法）によって、
Ｎ型拡散層３４が、図３（Ｂ）に示すように、表面が露
出された埋込Ｎ+ 領域３２上に形成される。続いて、Ｃ
ＶＤ法によって第２のシリコン酸化膜３５が第１のシリ
コン酸化膜３３およびＮ型拡散層３４上に形成される。
続いて、第２のシリコン酸化膜３５が、図３（Ｃ）に示
すように、写真蝕刻法によって選択的に開口されること
により、Ｎ型拡散層３４の表面の一部が露出される。
【００２８】その後、図４（Ａ）に示すように、ボロン
原子が１０20ｃｍ-3程度添加されたＰ型多結晶シリコン
膜３６が、ＣＶＤ法および写真蝕刻法によって、表面が
露出されたＮ型拡散層３４上およびその周辺の第２のシ
リコン酸化膜３５上に選択的に形成される。続いて、９
００℃で３０秒の熱処理が行われることにより、Ｐ型拡
散層３７がＮ型拡散層３４内に形成される。続いて、図
４（Ｂ）に示すように、第１のシリコン酸化膜３３およ
び第２のシリコン酸化膜３５が写真蝕刻法によって選択
的に開口されることにより、埋込Ｎ+ 領域３２の図示右
側の部分の表面が露出される。続いて、第１のアルミ電
極３８1 がＰ型多結晶シリコン膜３６上に選択的に形成
されるとともに、第２のアルミ電極３８2 が表面が露出
された埋込Ｎ+ 領域３２上およびその周辺の第２のシリ
コン酸化膜３５上に選択的に形成される。これにより、
可変容量装置３０が作成される。
原子が１０20ｃｍ-3程度添加されたＰ型多結晶シリコン
膜３６が、ＣＶＤ法および写真蝕刻法によって、表面が
露出されたＮ型拡散層３４上およびその周辺の第２のシ
リコン酸化膜３５上に選択的に形成される。続いて、９
００℃で３０秒の熱処理が行われることにより、Ｐ型拡
散層３７がＮ型拡散層３４内に形成される。続いて、図
４（Ｂ）に示すように、第１のシリコン酸化膜３３およ
び第２のシリコン酸化膜３５が写真蝕刻法によって選択
的に開口されることにより、埋込Ｎ+ 領域３２の図示右
側の部分の表面が露出される。続いて、第１のアルミ電
極３８1 がＰ型多結晶シリコン膜３６上に選択的に形成
されるとともに、第２のアルミ電極３８2 が表面が露出
された埋込Ｎ+ 領域３２上およびその周辺の第２のシリ
コン酸化膜３５上に選択的に形成される。これにより、
可変容量装置３０が作成される。
【００２９】ここで、図２（Ａ）に示した不純物プロフ
ァイルの場合よりも、さらに小さい印加電圧で容量値を
大きく可変できるとともに、所望の容量値では印加電圧
の変動に対して安定な容量値を得ることができるよう
に、Ｎ型拡散層３４の不純物プロファイルは、図５
（Ａ）に実線で示すように、深さｘが深くなるほど不純
物濃度が低下するものであるが、所定の深さｘ1，ｘ2お
よびこれら近傍で不純物濃度が局部的に大きくされてい
る。
ァイルの場合よりも、さらに小さい印加電圧で容量値を
大きく可変できるとともに、所望の容量値では印加電圧
の変動に対して安定な容量値を得ることができるよう
に、Ｎ型拡散層３４の不純物プロファイルは、図５
（Ａ）に実線で示すように、深さｘが深くなるほど不純
物濃度が低下するものであるが、所定の深さｘ1，ｘ2お
よびこれら近傍で不純物濃度が局部的に大きくされてい
る。
【００３０】すなわち、ＵＨＶ／ＣＶＤ法によって選択
的に形成されたＮ型拡散層３４は、埋込Ｎ+ 領域３２か
ら表面に向けて不純物濃度が増加する超階段接合となっ
ており、所望の容量値Ｃ1 ，Ｃ1 ／２を得ることのでき
る空乏層の幅と一致する深さｘ1，ｘ2およびその近傍で
不純物濃度がその周辺より大きくされている。このよう
な超階段接合を有する可変容量装置３０では、容量値Ｃ
と印加電圧Ｖとの間には、 ｌｏｇ(Ｃ)＝−２・ｌｏｇ(ＶD−Ｖ) （４） の関係が成立し、傾きは”−２”となる。したがって、
数ボルト以内の小さな印加電圧Ｖにより容量値Ｃを大き
く変えることができる。容量値Ｃは前述のとおり空乏層
の幅に反比例する。Ｐ型拡散層３７とＮ型拡散層３４と
の接合面から印加電圧Ｖにより拡がる空乏層が所望の容
量値Ｃ1 ，Ｃ1 ／２を与える幅となる深さｘ1，ｘ2およ
びその近傍のＮ型拡散層３４の不純物濃度を局所的に変
えることにより、印加電圧Ｖに対する空乏層の拡がりは
抑制される。その結果として、図５（Ｂ）に実線で示す
ように、所望の容量値Ｃ1 ，Ｃ1 ／２における印加電圧
Ｖの変動に対する容量値Ｃの変動をほとんど”０”とす
ることができる。
的に形成されたＮ型拡散層３４は、埋込Ｎ+ 領域３２か
ら表面に向けて不純物濃度が増加する超階段接合となっ
ており、所望の容量値Ｃ1 ，Ｃ1 ／２を得ることのでき
る空乏層の幅と一致する深さｘ1，ｘ2およびその近傍で
不純物濃度がその周辺より大きくされている。このよう
な超階段接合を有する可変容量装置３０では、容量値Ｃ
と印加電圧Ｖとの間には、 ｌｏｇ(Ｃ)＝−２・ｌｏｇ(ＶD−Ｖ) （４） の関係が成立し、傾きは”−２”となる。したがって、
数ボルト以内の小さな印加電圧Ｖにより容量値Ｃを大き
く変えることができる。容量値Ｃは前述のとおり空乏層
の幅に反比例する。Ｐ型拡散層３７とＮ型拡散層３４と
の接合面から印加電圧Ｖにより拡がる空乏層が所望の容
量値Ｃ1 ，Ｃ1 ／２を与える幅となる深さｘ1，ｘ2およ
びその近傍のＮ型拡散層３４の不純物濃度を局所的に変
えることにより、印加電圧Ｖに対する空乏層の拡がりは
抑制される。その結果として、図５（Ｂ）に実線で示す
ように、所望の容量値Ｃ1 ，Ｃ1 ／２における印加電圧
Ｖの変動に対する容量値Ｃの変動をほとんど”０”とす
ることができる。
【００３１】なお、以上の説明では、Ｎ型拡散層３４の
不純物濃度を所定の深さｘ1，ｘ2およびこれらの近傍で
局部的に大きくしたが、図５（Ａ）に破線で示すよう
に、Ｎ型拡散層３４の不純物濃度を所定の深さｘ1，ｘ2
およびこれらの近傍において一定となるようにしてもよ
い。この場合にも、図５（Ｂ）に破線で示すように、所
望の容量値Ｃ1 ，Ｃ1 ／２における印加電圧Ｖの変動に
対する容量値Ｃの変動をその周辺よりも小さくすること
ができる。また、Ｎ型拡散層３４の不純物プロファイル
として、図２（Ａ）に示したものを用いても、上述した
第１の実施例の可変容量装置１０と同様の効果が得られ
る。
不純物濃度を所定の深さｘ1，ｘ2およびこれらの近傍で
局部的に大きくしたが、図５（Ａ）に破線で示すよう
に、Ｎ型拡散層３４の不純物濃度を所定の深さｘ1，ｘ2
およびこれらの近傍において一定となるようにしてもよ
い。この場合にも、図５（Ｂ）に破線で示すように、所
望の容量値Ｃ1 ，Ｃ1 ／２における印加電圧Ｖの変動に
対する容量値Ｃの変動をその周辺よりも小さくすること
ができる。また、Ｎ型拡散層３４の不純物プロファイル
として、図２（Ａ）に示したものを用いても、上述した
第１の実施例の可変容量装置１０と同様の効果が得られ
る。
【００３２】本実施例の可変容量装置３０では、埋込Ｎ
+ 領域３２上にＮ型エピタキシャル成長層を形成してい
ないが、１０16ｃｍ-3程度のＮ型不純物原子を添加した
エピタキシャル成長を行うことにより、埋込Ｎ+ 領域３
２上にＮ型エピタキシャル成長層を形成してもよい。
+ 領域３２上にＮ型エピタキシャル成長層を形成してい
ないが、１０16ｃｍ-3程度のＮ型不純物原子を添加した
エピタキシャル成長を行うことにより、埋込Ｎ+ 領域３
２上にＮ型エピタキシャル成長層を形成してもよい。
【００３３】以上説明した本発明の可変容量装置の各実
施例では、基板の表面を高濃度のＰ型拡散層とするとと
もにＮ型拡散層を低濃度で設定したが、Ｐ型およびＮ型
は逆でもよい。また、接合の深い拡散層を高濃度で、接
合の浅い拡散層を低濃度に形成しても、同様の特性およ
び効果を得ることができる。
施例では、基板の表面を高濃度のＰ型拡散層とするとと
もにＮ型拡散層を低濃度で設定したが、Ｐ型およびＮ型
は逆でもよい。また、接合の深い拡散層を高濃度で、接
合の浅い拡散層を低濃度に形成しても、同様の特性およ
び効果を得ることができる。
【００３４】次に、本発明の半導体集積回路装置の第１
の実施例について、図６（Ａ），（Ｂ）をそれぞれ参照
して説明する。なお、本実施例の半導体集積回路装置は
上述した第２の実施例の可変容量装置３０と同様の構成
の可変容量装置を復数個有するものであるため、第２の
実施例の可変容量装置３０の説明に用いた各構成要素の
符号を参照して説明する。
の実施例について、図６（Ａ），（Ｂ）をそれぞれ参照
して説明する。なお、本実施例の半導体集積回路装置は
上述した第２の実施例の可変容量装置３０と同様の構成
の可変容量装置を復数個有するものであるため、第２の
実施例の可変容量装置３０の説明に用いた各構成要素の
符号を参照して説明する。
【００３５】本実施例の半導体集積回路装置は、以下に
示す特徴を有する。 （１）同一チップ内に複数個の可変容量装置を作成する
際に、各可変容量装置の所望の容量値Ｃに応じて、Ｐ型
拡散層３７のＰ型不純物原子拡散源となるＰ型多結晶シ
リコン膜３６中のボロン原子濃度を異ならせることによ
り、Ｐ型多結晶シリコン膜３６から同時に熱処理を施し
て形成するＰ型拡散層３７の拡散深さを各可変容量装置
ごとに異ならせている。 （２）Ｎ型拡散層３４の不純物プロファイルは、Ｐ型拡
散層３７との接合面の周辺で、深さｘが深くなるに従っ
て不純物濃度が階段状に高くなるようにしている。
示す特徴を有する。 （１）同一チップ内に複数個の可変容量装置を作成する
際に、各可変容量装置の所望の容量値Ｃに応じて、Ｐ型
拡散層３７のＰ型不純物原子拡散源となるＰ型多結晶シ
リコン膜３６中のボロン原子濃度を異ならせることによ
り、Ｐ型多結晶シリコン膜３６から同時に熱処理を施し
て形成するＰ型拡散層３７の拡散深さを各可変容量装置
ごとに異ならせている。 （２）Ｎ型拡散層３４の不純物プロファイルは、Ｐ型拡
散層３７との接合面の周辺で、深さｘが深くなるに従っ
て不純物濃度が階段状に高くなるようにしている。
【００３６】すなわち、たとえばＰ型多結晶シリコン膜
３６中のボロン原子濃度をたとえば濃度Ｎ1 ，濃度Ｎ2
および濃度Ｎ3 （Ｎ1 ＜Ｎ2 ＜Ｎ3 ）というように異な
る３つの濃度として、Ｐ型多結晶シリコン膜３６から同
時に熱処理を施すことにより、互いに異なる容量値Ｃを
有する３つの可変容量装置のＰ型拡散層３７を同一チッ
プ内に構成するため、各Ｐ型拡散層３７の拡散深さは、
図６（Ａ）に示すように、Ｐ型多結晶シリコン膜３６中
のボロン原子の濃度Ｎ1，Ｎ2，Ｎ3 に応じてそれぞれ異
なるものとなっている。その結果、Ｎ型拡散層３４の不
純物プロファイルをたとえば図６（Ａ）に示すような階
段状として各Ｐ型拡散層３７との接合濃度Ｎ1’，
Ｎ2’，Ｎ3’ が異なるように設定することにより、同
じ印加電圧Ｖでも、図６（Ｂ）に示すように、各可変容
量装置の容量値Ｃを異ならせることができる。このと
き、Ｐ型拡散層３７とＮ型拡散層３４との接合面の深さ
からＮ型拡散層３４の階段状に不純物濃度が高くなる深
さまでの距離を、所望の容量値Ｃが得られる空乏層幅と
一致させることにより、印加電圧Ｖの変動による容量値
Ｃの変動を小さくすることができることは、上述した第
１の実施例の可変容量装置１０および第２の実施例の可
変容量装置３０と同様である。
３６中のボロン原子濃度をたとえば濃度Ｎ1 ，濃度Ｎ2
および濃度Ｎ3 （Ｎ1 ＜Ｎ2 ＜Ｎ3 ）というように異な
る３つの濃度として、Ｐ型多結晶シリコン膜３６から同
時に熱処理を施すことにより、互いに異なる容量値Ｃを
有する３つの可変容量装置のＰ型拡散層３７を同一チッ
プ内に構成するため、各Ｐ型拡散層３７の拡散深さは、
図６（Ａ）に示すように、Ｐ型多結晶シリコン膜３６中
のボロン原子の濃度Ｎ1，Ｎ2，Ｎ3 に応じてそれぞれ異
なるものとなっている。その結果、Ｎ型拡散層３４の不
純物プロファイルをたとえば図６（Ａ）に示すような階
段状として各Ｐ型拡散層３７との接合濃度Ｎ1’，
Ｎ2’，Ｎ3’ が異なるように設定することにより、同
じ印加電圧Ｖでも、図６（Ｂ）に示すように、各可変容
量装置の容量値Ｃを異ならせることができる。このと
き、Ｐ型拡散層３７とＮ型拡散層３４との接合面の深さ
からＮ型拡散層３４の階段状に不純物濃度が高くなる深
さまでの距離を、所望の容量値Ｃが得られる空乏層幅と
一致させることにより、印加電圧Ｖの変動による容量値
Ｃの変動を小さくすることができることは、上述した第
１の実施例の可変容量装置１０および第２の実施例の可
変容量装置３０と同様である。
【００３７】なお、各可変容量装置は、上述した第２の
実施例の可変容量装置３０と同様にして製造することが
できる。また、Ｎ型拡散層３４の不純物プロファイルは
深さｘが深くなるに従って不純物濃度が階段状に大きく
なるものとしたが、Ｎ型拡散層３４の不純物プロファイ
ルはこれに限ったものではなく、Ｐ型拡散層３７の拡散
深さに応じてＮ型拡散層３４の不純物濃度が変化する不
純物プロファイルとすることにより、同一パターンを用
いて異なる容量値を有する複数個の可変容量装置を同一
チップ内に容易に得ることができる。
実施例の可変容量装置３０と同様にして製造することが
できる。また、Ｎ型拡散層３４の不純物プロファイルは
深さｘが深くなるに従って不純物濃度が階段状に大きく
なるものとしたが、Ｎ型拡散層３４の不純物プロファイ
ルはこれに限ったものではなく、Ｐ型拡散層３７の拡散
深さに応じてＮ型拡散層３４の不純物濃度が変化する不
純物プロファイルとすることにより、同一パターンを用
いて異なる容量値を有する複数個の可変容量装置を同一
チップ内に容易に得ることができる。
【００３８】次に、本発明の半導体集積回路装置の第２
の実施例であるアクティブプルダウン付ＥＣＬ回路につ
いて、図７を参照して説明する。
の実施例であるアクティブプルダウン付ＥＣＬ回路につ
いて、図７を参照して説明する。
【００３９】アクティブプルダウン付ＥＣＬ回路100
は、ＥＣＬ回路部を構成する第１のトランジスタＱ1 ，
第２のトランジスタＱ2 ，第３のトランジスタＱ3 ，第
１の抵抗Ｒ1 ，第２の抵抗Ｒ2 および第３の抵抗Ｒ3
と、アクティブプルダウン部を構成する第４のトランジ
スタＱ4 ，第５のトランジスタＱ5 ，第６のトランジス
タＱ6 ，第４の抵抗Ｒ4 および容量Ｃ10（本発明の可変
容量装置からなる。）とからなる。ここで、第１のトラ
ンジスタＱ1 のベースには、入力電圧ＶINが入力されて
いる。第２のトランジスタＱ2 のベースには、基準電圧
ＶREF が入力されている。第３のトランジスタＱ3 のベ
ースには、第１のバイアス電圧Ｖ1 が入力されている。
第４のトランジスタＱ4 のベースには、第２のバイアス
電圧Ｖ2 が入力されている。第５のトランジスタＱ5 の
ベースは、第２の抵抗Ｒ2 と第２のトランジスタＱ2 の
コレクタとの接続点と接続されている。第６のトランジ
スタＱ 6 （アクティブプルダウントランジスタ）のベー
スは、第１の抵抗Ｒ1 と第１のトランジスタＱ1 のコレ
クタとの接続点と容量Ｃ10を介して接続されているとと
もに、第４のトランジスタＱ4 のエミッタと接続されて
いる。出力信号ＶOUT は、第５のトランジスタＱ5 もエ
ミッタと第６のトランジスタＱ6 のコレクタとの接続点
から出力されている。第６のトランジスタＱ6 のエミッ
タとコレクタとの間には、寄生負荷容量ＣOUT が接続さ
れる。
は、ＥＣＬ回路部を構成する第１のトランジスタＱ1 ，
第２のトランジスタＱ2 ，第３のトランジスタＱ3 ，第
１の抵抗Ｒ1 ，第２の抵抗Ｒ2 および第３の抵抗Ｒ3
と、アクティブプルダウン部を構成する第４のトランジ
スタＱ4 ，第５のトランジスタＱ5 ，第６のトランジス
タＱ6 ，第４の抵抗Ｒ4 および容量Ｃ10（本発明の可変
容量装置からなる。）とからなる。ここで、第１のトラ
ンジスタＱ1 のベースには、入力電圧ＶINが入力されて
いる。第２のトランジスタＱ2 のベースには、基準電圧
ＶREF が入力されている。第３のトランジスタＱ3 のベ
ースには、第１のバイアス電圧Ｖ1 が入力されている。
第４のトランジスタＱ4 のベースには、第２のバイアス
電圧Ｖ2 が入力されている。第５のトランジスタＱ5 の
ベースは、第２の抵抗Ｒ2 と第２のトランジスタＱ2 の
コレクタとの接続点と接続されている。第６のトランジ
スタＱ 6 （アクティブプルダウントランジスタ）のベー
スは、第１の抵抗Ｒ1 と第１のトランジスタＱ1 のコレ
クタとの接続点と容量Ｃ10を介して接続されているとと
もに、第４のトランジスタＱ4 のエミッタと接続されて
いる。出力信号ＶOUT は、第５のトランジスタＱ5 もエ
ミッタと第６のトランジスタＱ6 のコレクタとの接続点
から出力されている。第６のトランジスタＱ6 のエミッ
タとコレクタとの間には、寄生負荷容量ＣOUT が接続さ
れる。
【００４０】第６のトランジスタＱ6 のベース電位はＥ
ＣＬ回路部のロジックスイングによる電圧変動を容量Ｃ
10から受けると一時的に高くなり、第６のトランジスタ
Ｑ6のコレクタ電流として寄生負荷容量ＣOUT を急速に
放電する。ここで、容量Ｃ10は第６のトランジスタＱ6
のベース電位を高くする時間を決定するものであるた
め、その容量値が小さすぎると寄生負荷容量ＣOUT の放
電が終了する前に第６のトランジスタＱ6 のベース電位
が低下していまう結果、寄生負荷容量ＣOUT を急速に放
電することができない。一方、容量Ｃ10の容量値が大き
すぎると、寄生負荷容量ＣOUT が放電された後も第６の
トランジスタＱ6 のベース電位が高いかまたは容量Ｃ10
が寄生容量として働く結果、回路のスピード特性を落と
してしまう。このように、容量Ｃ10の容量値は寄生負荷
容量ＣOUT に対応した最適値とする必要があるため、ゲ
ートアレーなどのように寄生負荷容量ＣOUT すなわち配
線長が異なる場合には、容量Ｃ10の容量値を寄生負荷容
量ＣOUT （配線長）に応じた最適値とする必要である。
ＣＬ回路部のロジックスイングによる電圧変動を容量Ｃ
10から受けると一時的に高くなり、第６のトランジスタ
Ｑ6のコレクタ電流として寄生負荷容量ＣOUT を急速に
放電する。ここで、容量Ｃ10は第６のトランジスタＱ6
のベース電位を高くする時間を決定するものであるた
め、その容量値が小さすぎると寄生負荷容量ＣOUT の放
電が終了する前に第６のトランジスタＱ6 のベース電位
が低下していまう結果、寄生負荷容量ＣOUT を急速に放
電することができない。一方、容量Ｃ10の容量値が大き
すぎると、寄生負荷容量ＣOUT が放電された後も第６の
トランジスタＱ6 のベース電位が高いかまたは容量Ｃ10
が寄生容量として働く結果、回路のスピード特性を落と
してしまう。このように、容量Ｃ10の容量値は寄生負荷
容量ＣOUT に対応した最適値とする必要があるため、ゲ
ートアレーなどのように寄生負荷容量ＣOUT すなわち配
線長が異なる場合には、容量Ｃ10の容量値を寄生負荷容
量ＣOUT （配線長）に応じた最適値とする必要である。
【００４１】アクティブプルダウン付ＥＣＬ回路100 で
は、容量Ｃ10を本発明の可変容量装置で構成しているた
め、寄生負荷容量ＣOUT （配線長）に応じた容量パター
ンを回路上に用意しなくてもよい結果、回路レイアウト
上の微細化が可能となる。また、ＥＣＬ回路などでは論
理振幅を４００〜５００〔ｍＶ〕程度にとるが、本発明
の可変容量装置からなる容量Ｃ10では、このような論理
振幅による容量値の変動をほぼなくすことができるた
め、回路の安定動作の観点からも有効である。たとえ
ば、図５（Ｂ）に示した例では、印加電圧Ｖが２〜２．
５〔Ｖ〕の範囲で変動した場合に、従来例となる超階段
接合では容量値は約３６％変動するが、本発明の可変容
量装置からなる容量Ｃ10では約０〜１７％の変動とな
り、従来例の１／２以下の変動に抑えることが可能とな
る。
は、容量Ｃ10を本発明の可変容量装置で構成しているた
め、寄生負荷容量ＣOUT （配線長）に応じた容量パター
ンを回路上に用意しなくてもよい結果、回路レイアウト
上の微細化が可能となる。また、ＥＣＬ回路などでは論
理振幅を４００〜５００〔ｍＶ〕程度にとるが、本発明
の可変容量装置からなる容量Ｃ10では、このような論理
振幅による容量値の変動をほぼなくすことができるた
め、回路の安定動作の観点からも有効である。たとえ
ば、図５（Ｂ）に示した例では、印加電圧Ｖが２〜２．
５〔Ｖ〕の範囲で変動した場合に、従来例となる超階段
接合では容量値は約３６％変動するが、本発明の可変容
量装置からなる容量Ｃ10では約０〜１７％の変動とな
り、従来例の１／２以下の変動に抑えることが可能とな
る。
【００４２】
【発明の効果】本発明は、上述したとおり構成されてい
るので、次の効果を奏する。
るので、次の効果を奏する。
【００４３】請求項１乃至請求項７記載の発明（本発明
の可変容量装置）は、半導体基板上に容易に形成できる
とともに、印加電圧の変動による容量値の変動を小さく
することができるために安定性の向上が図れる。すなわ
ち、容量を構成する空乏層が印加電圧によって拡がる方
向で所望の容量値を得ることができる空乏層幅となる深
さで濃度が高くなるなどの変化を不純物プロファイルの
形状にもたせることにより、印加電圧の変動に対して容
量値の変動がほぼ一定となる印加電圧領域を得ることが
できる。
の可変容量装置）は、半導体基板上に容易に形成できる
とともに、印加電圧の変動による容量値の変動を小さく
することができるために安定性の向上が図れる。すなわ
ち、容量を構成する空乏層が印加電圧によって拡がる方
向で所望の容量値を得ることができる空乏層幅となる深
さで濃度が高くなるなどの変化を不純物プロファイルの
形状にもたせることにより、印加電圧の変動に対して容
量値の変動がほぼ一定となる印加電圧領域を得ることが
できる。
【００４４】請求項８乃至請求項１０記載の発明（本発
明の半導体集積回路装置）は、異なるマスクパターンを
用いた複数回の選択的イオン注入工程を必要とすること
なく可変容量装置を半導体基板上に形成することができ
るため、半導体基板上に容易に形成することができる。
特に、接合深さおよび接合濃度を同一チップ上の異なる
可変容量装置で変えることにより、同じ印加電圧で異な
る容量値を得ることも可能であるため、同一回路内で異
なる所望の容量値が必要とされるゲートアレーにおいて
有用である。
明の半導体集積回路装置）は、異なるマスクパターンを
用いた複数回の選択的イオン注入工程を必要とすること
なく可変容量装置を半導体基板上に形成することができ
るため、半導体基板上に容易に形成することができる。
特に、接合深さおよび接合濃度を同一チップ上の異なる
可変容量装置で変えることにより、同じ印加電圧で異な
る容量値を得ることも可能であるため、同一回路内で異
なる所望の容量値が必要とされるゲートアレーにおいて
有用である。
【図１】本発明の可変容量装置の第１の実施例を示す断
面図である。
面図である。
【図２】図１に示した可変容量装置について説明するた
めの図であり、（Ａ）はその不純物プロファイルを示す
グラフ、（Ｂ）は容量値と印加電圧との関係を示すグラ
フである。
めの図であり、（Ａ）はその不純物プロファイルを示す
グラフ、（Ｂ）は容量値と印加電圧との関係を示すグラ
フである。
【図３】本発明の可変容量装置の第２の実施例の製造工
程を示す断面図である。
程を示す断面図である。
【図４】本発明の可変容量装置の第２の実施例の製造工
程を示す断面図である。
程を示す断面図である。
【図５】本発明の可変容量装置の第２の実施例について
説明するための図であり、（Ａ）はその不純物プロファ
イルを示すグラフ、（Ｂ）は容量値と印加電圧との関係
を示すグラフである。
説明するための図であり、（Ａ）はその不純物プロファ
イルを示すグラフ、（Ｂ）は容量値と印加電圧との関係
を示すグラフである。
【図６】本発明の半導体集積回路装置の第１の実施例に
ついて説明するための図であり、（Ａ）は各可変容量装
置の不純物プロファイルを示すグラフ、（Ｂ）は容量値
とＰ型多結晶シリコン膜中のボロン原子濃度との関係を
示すグラフである。
ついて説明するための図であり、（Ａ）は各可変容量装
置の不純物プロファイルを示すグラフ、（Ｂ）は容量値
とＰ型多結晶シリコン膜中のボロン原子濃度との関係を
示すグラフである。
【図７】本発明の半導体集積回路装置の第２の実施例で
あるアクティブプルダウン付ＥＣＬ回路を示す回路図で
ある。
あるアクティブプルダウン付ＥＣＬ回路を示す回路図で
ある。
【図８】従来の超階段接合からなる可変容量ダイオード
について説明するための図であり、（Ａ）はその不純物
プロファイルを示すグラフ、（Ｂ）は容量値と印加電圧
との関係を示すグラフである。
について説明するための図であり、（Ａ）はその不純物
プロファイルを示すグラフ、（Ｂ）は容量値と印加電圧
との関係を示すグラフである。
【図９】可変容量装置の他の従来例を説明するための図
であり、（Ａ）はその断面図、（Ｂ）は容量値とアノー
ド電圧との関係を示すグラフである。
であり、（Ａ）はその断面図、（Ｂ）は容量値とアノー
ド電圧との関係を示すグラフである。
【符号の説明】 １０，３０ 可変容量装置 １１，３１ Ｐ型シリコン基板 １２，３２ 埋込Ｎ+ 領域 １３1 第１のＮ型エピタキシャル成長層 １３2 第２のＮ型エピタキシャル成長層 １４，３４ Ｎ型拡散層 １５ シリコン酸化膜 １６，３６ Ｐ型多結晶シリコン膜 １７，３７ Ｐ型拡散層 １８1，３８1 第１のアルミ電極 １８2，３８2 第２のアルミ電極 １９ Ｎ型多結晶シリコン膜 ３３ 第１のシリコン酸化膜 ３５ 第２のシリコン酸化膜 100 アクティブプルダウン付ＥＣＬ回路 Ｑ1〜Ｑ6 トランジスタ Ｒ1〜Ｒ4 抵抗 Ｃ10 容量 ＣOUT 寄生負荷容量 ＶIN 入力電圧 ＶREF 基準電圧 Ｖ1，Ｖ2 バイアス電圧 ＶOUT 出力信号
Claims (10)
- 【請求項１】 半導体基板に形成された一導電型の第１
の領域と該第１の領域上に形成された他の導電型の第２
の領域とで構成される接合容量の容量値を印加電圧に応
じて変化させる可変容量装置において、 前記印加電圧の変化に対して前記容量値の変化量が大き
い領域と該容量値の変化量がほぼ一定の領域とが繰り返
すように前記第１の領域の不純物濃度を該第１の領域の
深さ方向に変化させたことを特徴とする可変容量装置。 - 【請求項２】 前記第１の領域の不純物濃度を該第１の
領域の深さ方向に対して階段状に大きくしたことを特徴
とする請求項１記載の可変容量装置。 - 【請求項３】 前記第１の領域の不純物濃度を該第１の
領域の深さ方向に対して連続的に小さくするとともに該
第１の領域の所定の深さおよびその近傍において局部的
に大きくしたことを特徴とする請求項１記載の可変容量
装置。 - 【請求項４】 前記第１の領域の少なくとも２つ以上の
所定の深さおよびその近傍において該第１の領域の不純
物濃度を局部的に大きくしたことを特徴とする請求項３
記載の可変容量装置。 - 【請求項５】 前記第１の領域の不純物濃度を該第１の
領域の深さ方向に対して連続的に小さくするとともに該
第１の領域の所定の深さおよびその近傍において一定に
したことを特徴とする請求項１記載の可変容量装置。 - 【請求項６】 前記第１の領域の少なくとも２つ以上の
所定の深さおよびその近傍において該第１の領域の不純
物濃度を一定にしたことを特徴とする請求項５記載の可
変容量装置。 - 【請求項７】 前記第１の領域が７００℃以下の成長温
度の選択的エピタキシャル成長で形成されたことを特徴
とする請求項１乃至請求項６いずれかに記載の可変容量
装置。 - 【請求項８】 請求項１乃至請求項７いずれかに記載の
可変容量装置を有する半導体集積回路装置。 - 【請求項９】 ＥＣＬ回路部とアクティブプルダウン部
とから構成される半導体集積回路装置において、 前記ＥＣＬ回路部と前記アクティブプルダウン部とを結
合させる、請求項１乃至請求項７いずれかに記載の可変
容量装置を有することを特徴とする半導体集積回路装
置。 - 【請求項１０】 請求項１乃至請求項７いずれかに記載
の可変容量装置を少なくとも２個以上有し、 該各可変容量装置の前記第１の領域と前記第２の領域と
が互いに異なる不純物濃度で接合している半導体集積回
路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295428A JP2755135B2 (ja) | 1993-11-25 | 1993-11-25 | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
| US08/341,141 US5506442A (en) | 1993-11-25 | 1994-11-16 | Variable-capacitance device and semiconductor integrated circuit device having such variable-capacitance device |
| US08/520,738 US5627402A (en) | 1993-11-25 | 1995-08-29 | Variable-capacitance device and semiconductor integrated circuit device having such variable-capacitance device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295428A JP2755135B2 (ja) | 1993-11-25 | 1993-11-25 | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147420A true JPH07147420A (ja) | 1995-06-06 |
| JP2755135B2 JP2755135B2 (ja) | 1998-05-20 |
Family
ID=17820479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5295428A Expired - Fee Related JP2755135B2 (ja) | 1993-11-25 | 1993-11-25 | 可変容量装置および該可変容量装置を有する半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5506442A (ja) |
| JP (1) | JP2755135B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
| US6987309B2 (en) | 2001-12-27 | 2006-01-17 | Kabushiki Kaisha Toshiba | Semiconductor device applied to a variable capacitance capacitor and amplifier |
| JP2008527714A (ja) * | 2005-01-06 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 補償されたカソード・コンタクトを使用する１マスク超階段接合バラクタの形成方法 |
| JP2009517862A (ja) * | 2005-11-24 | 2009-04-30 | テクニシェ・ウニフェルシテイト・デルフト | バラクタ素子および低歪バラクタ回路装置 |
| JP2010067977A (ja) * | 2008-09-08 | 2010-03-25 | Cree Inc | ドープされた電圧阻止層を含むバラクタダイオード |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3994443B2 (ja) * | 1995-05-18 | 2007-10-17 | 三菱電機株式会社 | ダイオード及びその製造方法 |
| US5789801A (en) * | 1995-11-09 | 1998-08-04 | Endgate Corporation | Varactor with electrostatic barrier |
| US6559024B1 (en) | 2000-03-29 | 2003-05-06 | Tyco Electronics Corporation | Method of fabricating a variable capacity diode having a hyperabrupt junction profile |
| US6995068B1 (en) * | 2000-06-09 | 2006-02-07 | Newport Fab, Llc | Double-implant high performance varactor and method for manufacturing same |
| US6825546B1 (en) * | 2001-12-28 | 2004-11-30 | Lsi Logic Corporation | CMOS varactor with constant dC/dV characteristic |
| SE0200137L (sv) * | 2002-01-18 | 2003-07-19 | Ericsson Telefon Ab L M | Tillverkningsmetod, varaktor samt integrerad krets |
| JP5309360B2 (ja) * | 2008-07-31 | 2013-10-09 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US8643132B2 (en) * | 2011-06-08 | 2014-02-04 | Omnivision Technologies, Inc. | In-pixel high dynamic range imaging |
| JP6846119B2 (ja) * | 2016-05-02 | 2021-03-24 | 株式会社 日立パワーデバイス | ダイオード、およびそれを用いた電力変換装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50161171A (ja) * | 1974-06-17 | 1975-12-26 | ||
| JPS5249780A (en) * | 1975-10-20 | 1977-04-21 | Hitachi Ltd | Semiconductor integrated circuit |
| JPS5313370A (en) * | 1976-07-22 | 1978-02-06 | Sanyo Electric Co Ltd | Varactor diode |
| JPS63148684A (ja) * | 1986-12-12 | 1988-06-21 | Nec Corp | 超階段形バラクタダイオ−ド |
| JPH0537349A (ja) * | 1991-07-29 | 1993-02-12 | Nec Corp | Ｅｃｌ論理回路 |
| JPH05226247A (ja) * | 1991-10-08 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | エピタキシアル・シリコン膜 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57103367A (en) * | 1980-12-18 | 1982-06-26 | Clarion Co Ltd | Variable-capacitance device |
| JPS58162071A (ja) * | 1982-03-19 | 1983-09-26 | Matsushita Electronics Corp | ダイオ−ド |
| JPS58162072A (ja) * | 1982-03-23 | 1983-09-26 | Chino Works Ltd | 光−抵抗値変換素子 |
| JPS60245282A (ja) * | 1984-05-21 | 1985-12-05 | Toshiba Corp | バラクタダイオ−ド |
| JPS6181674A (ja) * | 1984-09-28 | 1986-04-25 | Nec Corp | 可変容量ダイオ−ド |
| JPS6453582A (en) * | 1987-08-25 | 1989-03-01 | Toko Inc | Variable capacitance diode device |
| US5338966A (en) * | 1989-09-21 | 1994-08-16 | Toko Kabushiki Kaisha | Variable capacitance diode device |
-
1993
- 1993-11-25 JP JP5295428A patent/JP2755135B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-16 US US08/341,141 patent/US5506442A/en not_active Expired - Fee Related
-
1995
- 1995-08-29 US US08/520,738 patent/US5627402A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50161171A (ja) * | 1974-06-17 | 1975-12-26 | ||
| JPS5249780A (en) * | 1975-10-20 | 1977-04-21 | Hitachi Ltd | Semiconductor integrated circuit |
| JPS5313370A (en) * | 1976-07-22 | 1978-02-06 | Sanyo Electric Co Ltd | Varactor diode |
| JPS63148684A (ja) * | 1986-12-12 | 1988-06-21 | Nec Corp | 超階段形バラクタダイオ−ド |
| JPH0537349A (ja) * | 1991-07-29 | 1993-02-12 | Nec Corp | Ｅｃｌ論理回路 |
| JPH05226247A (ja) * | 1991-10-08 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | エピタキシアル・シリコン膜 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353470A (ja) * | 2001-05-23 | 2002-12-06 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
| US6987309B2 (en) | 2001-12-27 | 2006-01-17 | Kabushiki Kaisha Toshiba | Semiconductor device applied to a variable capacitance capacitor and amplifier |
| JP2008527714A (ja) * | 2005-01-06 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 補償されたカソード・コンタクトを使用する１マスク超階段接合バラクタの形成方法 |
| JP2009517862A (ja) * | 2005-11-24 | 2009-04-30 | テクニシェ・ウニフェルシテイト・デルフト | バラクタ素子および低歪バラクタ回路装置 |
| JP2010067977A (ja) * | 2008-09-08 | 2010-03-25 | Cree Inc | ドープされた電圧阻止層を含むバラクタダイオード |
| US8796809B2 (en) | 2008-09-08 | 2014-08-05 | Cree, Inc. | Varactor diode with doped voltage blocking layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2755135B2 (ja) | 1998-05-20 |
| US5506442A (en) | 1996-04-09 |
| US5627402A (en) | 1997-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365447B1 (en) | High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth | |
| US9577063B2 (en) | Bipolar transistor, band-gap reference circuit and virtual ground reference circuit and methods of fabricating thereof | |
| JPH07147420A (ja) | 可変容量装置および該可変容量装置を有する半導体集積回路装置 | |
| US6093613A (en) | Method for making high gain lateral PNP and NPN bipolar transistor compatible with CMOS for making BICMOS circuits | |
| JP2590295B2 (ja) | 半導体装置及びその製造方法 | |
| JP5762687B2 (ja) | 所望のドーパント濃度を実現するためのイオン注入法 | |
| JPH022664A (ja) | 半導体装置およびその製造方法 | |
| US4138782A (en) | Inverter with improved load line characteristic | |
| US6987309B2 (en) | Semiconductor device applied to a variable capacitance capacitor and amplifier | |
| JP2680798B2 (ja) | 可変容量ダイオード | |
| JPH0555493A (ja) | 半導体集積回路装置 | |
| US6153915A (en) | CMOS semiconductor device | |
| JPH0666467B2 (ja) | 半導体装置 | |
| JPS6237548B2 (ja) | ||
| JPH04225238A (ja) | ラテラルトランジスタ及びそれを用いたカレントミラー回路 | |
| JP3017838B2 (ja) | 半導体装置およびその製造方法 | |
| JP2671304B2 (ja) | 論理回路 | |
| JP4777618B2 (ja) | 半導体装置の製造方法 | |
| JP3400234B2 (ja) | 半導体装置 | |
| JPS59124157A (ja) | 相補型半導体集積回路 | |
| KR20010046433A (ko) | 가변용량 다이오드 및 그 제조방법 | |
| KR940009359B1 (ko) | 바이씨모스(bicmos)의 구조 및 제조방법 | |
| JP2003174188A5 (ja) | ||
| JPH05109745A (ja) | 半導体装置 | |
| JP2005175351A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |