JP2010067977A - ドープされた電圧阻止層を含むバラクタダイオード - Google Patents

ドープされた電圧阻止層を含むバラクタダイオード Download PDF

Info

Publication number
JP2010067977A
JP2010067977A JP2009207111A JP2009207111A JP2010067977A JP 2010067977 A JP2010067977 A JP 2010067977A JP 2009207111 A JP2009207111 A JP 2009207111A JP 2009207111 A JP2009207111 A JP 2009207111A JP 2010067977 A JP2010067977 A JP 2010067977A
Authority
JP
Japan
Prior art keywords
blocking layer
junction
varactor diode
doping concentration
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009207111A
Other languages
English (en)
Other versions
JP2010067977A5 (ja
JP5491109B2 (ja
Inventor
Christopher Harris
ハリス クリストファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2010067977A publication Critical patent/JP2010067977A/ja
Publication of JP2010067977A5 publication Critical patent/JP2010067977A5/ja
Application granted granted Critical
Publication of JP5491109B2 publication Critical patent/JP5491109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0808—Varactor diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】増幅効率改善のための負荷変調方式で使用されるバラクタダイオードを提供する。
【解決手段】バラクタダイオードが、第１の伝導型を有するコンタクト層と、第１の伝導および第１の正味ドーピング濃度を有する、コンタクト層上の電圧阻止層と、電圧阻止層上の阻止接合と、キャリア注入接合から間隔を開けて配置された、電圧阻止層中の複数の個別ドープ領域とを含む。複数の個別ドープ領域は、第１の伝導型と、第１の正味ドーピング濃度よりも高い第２の正味ドーピング濃度とを有し、複数の個別ドープ領域は、バラクタダイオードの空乏領域が阻止接合に加えられた逆バイアス電圧に応答して広がるときに、バラクタダイオードのキャパシタンスを変調するように構成されている。バラクタダイオードを形成する関連した方法も開示されている。
【選択図】図１

Description

本発明は、電子デバイスに関し、特に、増幅効率改善のための負荷変調方式で使用されるバラクタダイオードに関する。
高周波増幅器は、インピーダンス整合負荷、すなわち、増幅器の出力インピーダンスに等しい入力インピーダンスを持った負荷に、増幅器の出力が供給されるとき、最も効率よく動作する。しかし、高周波増幅器の出力インピーダンスは、増幅器の動作周波数と増幅器によって出力される電力との両方の関数である。したがって、所定の動作周波数で高い効率を得るためには、増幅器によって出力される電力に基づいて負荷のインピーダンスを適応させることが望ましい。例えば、いくつかのデジタル変調技術では、ピーク対平均電力の比が高い。ＲＦ電力モジュールの設計者は、ピーク出力電力における効率のために増幅器チェーンを最適化することを選ぶことがある。しかし、その場合に、平均電力レベルでの増幅器の効率は損なわれることがある。
バラクタダイオードは、バリキャップダイオード、可変キャパシタンスダイオード、および同調ダイオードとも呼ばれ、高周波増幅器用のインピーダンス整合変成器で可変リアクタンス素子として使用されることがある。バラクタダイオードのキャパシタンスは、ダイオードの逆バイアスレベルを調節することにより制御できる。バラクタダイオードは逆バイアスで動作するので、その動作中においては、限られた電流のみがダイオードを流れる。しかし、逆バイアスダイオードの空乏領域の厚さは印加バイアス電圧によって変化するので、ダイオードのキャパシタンスを制御することができる。従来のダイオード構造では、空乏領域の厚さは印加電圧の平方根に比例し、ダイオードのキャパシタンスは、空乏領域の厚さに逆比例する。したがって、通常のダイオードのキャパシタンスは、印加電圧の平方根に逆比例する。
バラクタの性能は、また、容量性リアクタンスと等価直列抵抗（ＥＳＲ）の比として定義されるいわゆるＱ値によって特徴付けられる。高いＱ値（すなわち、低損失性）を実現するために、バラクタを形成用の材料は、低抵抗を維持しながら高い制御電圧に耐えることができなければならない。ＳｉＣまたはＧａＮを含む（ただし、これらに限定されない）ワイドバンドギャップ材料は、本質的に高電界強度を有し、これにより、高濃度ドープされた薄膜は高い破壊電圧を有することができる。したがって、そのような材料により、非常に高いＱ値が低挿入損失で実現されるであろう。
米国特許出願公開第２００７／０２９２９９９号明細書 米国特許第５，８５１，９０８号明細書 米国特許第６，１０７，１４２号明細書
ダイオードの電圧阻止領域に段階的なドーピング分布を設けることによって、シリコンまたはガリウム砒素ベースのバラクタダイオードのキャパシタンス−電圧関係を変える試みがいくつかなされている。段階的なドーピング分布は、一般に、エピタキシャル成長、拡散、または注入のいずれかを使用してこれまで実現された。しかし、再現可能に製造で使用されるプロセスの限界のために、複雑な段階的なドーピング分布を実現することは、実際には困難であると分かる。
いくつかの実施形態によるバラクタダイオードは、このデバイスの基板を含むことが可能な高濃度ドープコンタクト層と、第１の伝導型および第１の正味ドーピング濃度を有する、コンタクト層上の電圧阻止層と、電圧阻止層上の阻止接合と、キャリア注入接合から間隔を開けて配置された、電圧阻止層中の複数の個別ドープ領域とを含む。個別ドープ領域は、第１の伝導型と、第１の正味ドーピング濃度よりも高い第２の正味ドーピング濃度とを有する。個別ドープ領域は、バラクタダイオードの空乏領域が阻止接合の両端間に印加される逆バイアス電圧に応答して広がるときに、バラクタダイオードのキャパシタンスを調節するように構成されている。個別に明確に区分けされたドーピング領域を含むいくつかの並列結合ダイオードを使用して、複雑な段階的ドーピング分布の近似が可能である。
複数の個別ドープ領域は、阻止接合から第１の距離の間隔を開けて配置された第１の個別ドープ領域と、キャリア注入接合から第２の距離の間隔を開けて配置された第２の個別ドープ領域とを含むことができ、第２の距離は第１の距離よりも大きい。
第１の個別ドープ領域は、阻止接合から第１の距離のところに第１の全電荷を供給することができ、第２の個別ドープ領域は、第１の全電荷以上である第２の全電荷を阻止接合から第２の距離のところに供給することができる。
第１の個別ドープ領域は、第１の正味ドーピング濃度を有することができ、第２の個別ドープ領域は、第１の正味ドーピング濃度よりも低い第２の正味ドーピング濃度を有することができる。
複数の個別ドープ領域は、阻止接合から、第２の距離よりも大きな第３の距離の間隔を開けて配置された第３の個別ドープ領域をさらに備えることができ、第３の個別ドープ領域は、第２の正味ドーピング濃度よりも低い第３の正味ドーピング濃度を有することができる。
複数の個別ドープ領域は、阻止接合から、第２の距離よりも大きな第３の距離の間隔を開けて配置された第３の個別ドープ領域をさらに含むことができる。
第１、第２、および第３の個別ドープ領域は、キャリア注入接合に平行な横方向で必ずしも重なり合っていないことがある。
このバラクタダイオードは、さらに、電圧阻止層上にショットキー金属コンタクトを含むことがあり、阻止接合はショットキー障壁接合を含むことがある。
このバラクタダイオードは、第１の伝導型と反対の第２の伝導型を有する第２の層を電圧阻止層上にさらに含むことができ、それによって阻止接合は、第２の層と電圧阻止層の間のＰ−Ｎ接合によって形成される。
電圧阻止層は、炭化珪素などのワイドバンドギャップ半導体材料を含むことができる。
本発明のいくつかの実施形態は、上述のようなバラクタダイオードを含む高周波増幅器用可変インピーダンス整合回路を実現する。
本発明のいくつかの実施形態によるバラクタダイオードを形成する方法は、第１の伝導型および第１の正味ドーピング濃度を有する電圧阻止層を形成するステップと、阻止接合から間隔を開けて配置された複数の個別ドープ領域を電圧阻止層中に形成するステップとを含む。阻止接合は、電圧阻止層上に形成される。個別ドープ領域は、第１の伝導型と、第１の正味ドーピング濃度よりも高い第２の正味ドーピング濃度とを有し、複数の個別ドープ領域は、バラクタダイオードの空乏領域が印加逆バイアス電圧に応答して広がるときにバラクタダイオードのキャパシタンスを変調するように構成されている。
複数の個別ドープ領域を形成するステップは、電圧阻止層中へイオンを注入するステップを含むことができる。特に、複数の個別ドープ領域を形成するステップは、第１の注入エネルギーおよび第１のドーズ量で第１のイオンを選択的に注入して、阻止接合から第１の距離の間隔を開けて配置された第１の個別ドープ領域を形成し、第２の注入エネルギーおよび第２のドーズ量で第２のイオンを選択的に注入して、阻止接合から第１の距離よりも大きな第２の距離の間隔を開けて配置された第２の個別ドープ領域を形成するステップを含むことができる。
第１のイオンおよび第２のイオンを選択的に注入するステップは、第１および第２の個別ドープ領域がキャリア注入接合に平行な横方向で重なり合わないように、第１のイオンおよび第２のイオンを選択的に注入するステップを含むことができる。
第１の個別ドープ領域は、阻止接合から第１の距離のところに第１の全電荷を供給し、第２の個別ドープ領域は、第１の全電荷以上の第２の全電荷を阻止接合から第２の距離のところに供給する。
第１の個別ドープ領域は、第１の正味ドーピング濃度を有することができ、第２の個別ドープ領域は、第１の正味ドーピング濃度よりも低い第２の正味ドーピング濃度を有することができる。
電圧阻止層中へイオンを注入するステップは、電圧阻止層上に多レベル注入マスクを形成して、多レベル注入マスクを通して注入されたイオンが多レベル注入マスクの異なる厚さに対応して電圧阻止層中の異なる深さに位置付けされるように多層注入マスクを通して電圧阻止層中へイオンを注入するステップを含むことができる。
いくつかの実施形態によるバラクタダイオード構造は、第１の伝導型を有する共通コンタクト層と、第１の伝導型および第１の正味ドーピング濃度を有する、共通コンタクト層の第１の電圧阻止層と、第１の電圧阻止層上の第１の阻止接合と、第１の阻止接合から間隔を開けて配置された、第１の電圧阻止層中の第１の複数の個別ドープ領域とを含む。第１の複数の個別ドープ領域は、第１の伝導型と、第１の正味ドーピング濃度よりも高い第２の正味ドーピング濃度とを有する。本構造は、第１の電圧阻止層から間隔を開けて配置され第１の伝導型および第３の正味ドーピング濃度を有する、共通コンタクト層上の第２の電圧阻止層と、第２の電圧阻止層上の第２の阻止接合と、第２の阻止接合から間隔を開けて配置された、第２の電圧阻止層中の第２の複数の個別ドープ領域とをさらに含む。第２の複数の個別ドープ領域は、第１の伝導型と、第３の正味ドーピング濃度よりも高い第４の正味ドーピング濃度とを有する。オーミックコンタクトが共通コンタクト層上にある。
本発明のさらなる理解を可能にするために含まれ、本出願の一部分に組み込まれ、本出願の一部分を構成する添付の図面は、本発明の特定の実施形態を示す。
本発明のいくつかの実施形態に従ったショットキーダイオード構造を示す断面図である。 本発明のいくつかの実施形態に従ったＰＩＮダイオード構造を示す断面図である。 本発明のいくつかの実施形態に従ったショットキーダイオード構造の製造を示す断面図である。 本発明のさらに他の実施形態に従ったショットキーダイオード構造を示す断面図である。 本発明のさらに他の実施形態に従ったショットキーダイオード構造を示す断面図である。 本発明のいくつかの実施形態に従った可変インピーダンス整合回路を含む高周波増幅器を示す回路図である。 本発明のいくつかの実施形態に従った構造を示す断面図であり、逆直列構成に接続された一対のショットキーダイオードを含む。
本発明の実施形態が示されている添付の図面を参照して、本発明の実施形態が以下でより完全に説明される。しかし、この発明は、多くの異なる形態で具体化することができるので、本明細書で説明される実施形態に限定されるように解釈してはならない。むしろ、これらの実施形態は、この開示が十分に完全なものであり、かつ本発明の範囲を当業者に完全に伝達できるように提供される。全体を通して、同様な数字は同様な要素を指している。
第１、第２などの用語が本明細書で様々な要素を説明するために使用されることがあるが、これらの要素は、これらの用語によって限定されるべきでないことが理解されよう。これらの用語は、１つの要素と他の要素を区別するために使用されるだけである。例えば、本発明の範囲から逸脱することなしに、第１の要素は第２の要素と呼ばれるかもしれないし、同様に第２の要素が第１の要素と呼ばれるかもしれない。本明細書で使用されるときに、用語「および／または」は、関連して列挙された事項の１つまたは複数の任意および全ての組合せを含む。
本明細書で使用される用語は、特定の実施形態だけを説明する目的のためのものであり、本発明を限定する意図でない。本明細書で使用されるときに、単数形である「１つ」および「その」は、背景が明確に示さない限り、複数形をもまた含むことが意図される。さらに、「備える」、「備えている」、「含む」および／または「含んでいる」の用語は、本明細書で使用されるとき、述べられた特徴、完全体、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、完全体、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことが理解されよう。
特に定義されない限り、本明細書で使用されるすべての用語は（技術的および科学的用語を含む）、本発明が属する分野における当業者により一般に理解されるのと同じ意味を持つ。さらに理解されることであろうが、本明細書で使用される用語は、この明細書および関連技術の背景におけるそれの意味と一致する意味を持つものとして解釈されるべきであり、本明細書で特にそのように定義されない限り、理想的な意味または過度に形式的な意味により解釈されない。
層、領域または基板のような要素が他の要素の「上に」ある、または他の要素の「上へ」広がるものとして言及されるとき、その要素は、他の要素の直ぐ上にあることがあり、または他の要素の直ぐ上へ広がることがあり、または介在する要素も存在することがあることが理解されよう。対照的に、要素が他の要素の「直ぐ上に」ある、または他の要素の「直ぐ上へ」広がるものとして言及されるとき、介在する要素は存在しない。また、要素が他の要素に「接続」または「結合」されていると言及されるとき、その要素は他の要素に直接に接続または結合されていることがあり、または、介在する要素が存在することがありうることが理解されよう。対照的に、ある要素が他の要素に「直接接続」または「直接結合」されると言及されるとき、介在する要素は存在しない。
「より下に」、「より上に」、「さらに上の」、「下の方の」、「水平の」、「横の」、「垂直の」、「上方に」、「下方に」、「の上に」その他のような相対的な用語は、図に示されるように、他の要素、層または領域に対する１つの要素、層または領域の関係を説明するために本明細書で使用されることがある。これらの用語は、図に示されるデバイスの向きのほかに、デバイスの異なる向きをも含む意図であることが理解されよう。
本発明の実施形態は、本明細書で、本発明の理想的な実施形態（および中間構造）の概略図である断面図を参照して説明される。図面において層および領域の厚さは、明確にするために誇張されていることがある。さらに、例えば製造技術および／または許容誤差の結果として、図の形からの変形が見込まれる。したがって、本発明の実施形態は、本明細書で図示された領域の特定の形に限定されるように解釈されるべきではなく、例えば製造に起因した形のずれを含みうる。例えば、長方形として図示された注入領域は、一般に、注入領域から非注入領域への不連続な変化ではなく、縁部に丸くなったまたは曲がった特徴および／または注入濃度の傾斜を有している。同様に、注入によって形成される埋込領域は、埋込領域と注入が行われた表面との間の領域におけるいくらかの注入となる。したがって、図に示された領域は本質的に概要であり、その形は、デバイスの領域の実際の形を図示することを意図せず、また、本発明の範囲を限定することを意図しない。
本発明のいくつかの実施形態は、ｎ型またはｐ型のような伝導型を有するものとして特徴付けされる半導体層および／または領域を参照して説明される。ｎ型またはｐ型は、その層および／または領域中の多数キャリア濃度を意味する。したがって、ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、一方でｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。他の層または領域と比較して相対的に大きな（「＋」）または小さな（「−」）多数キャリア濃度を示すために、ある材料は、「＋」または「−」（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−、または同様なもののように）を付けて示すことがある。しかし、そのような表示は、特定の濃度の多数または少数キャリアが、層または領域中に存在することを意味しない。
図１を参照すると、本発明のいくつかの実施形態に従ったショットキーダイオード構造１０Ａが示されている。ダイオード１０Ａは、高濃度にドープされることが可能なコンタクト層１２と、コンタクト層１２上の電圧阻止層１４とを含む。電圧阻止層１４は、低濃度にドープされることが可能である。いくつかの実施形態では、コンタクト層１２および電圧阻止層１４はｎ型である。しかし、本明細書で説明される様々な層の伝導型は逆にすることもできる。いくつかの実施形態では、コンタクト層１２の正味ドーピング濃度は、約１×１０17ｃｍ-3から約５×１０19ｃｍ-3であり、一方、電圧阻止１４層の正味ドーピング濃度は約１×１０15ｃｍ-3から約２×１０18ｃｍ-3である。特定の実施形態では、コンタクト層１２の正味ドーピング濃度は、約５×１０18ｃｍ-3から約５×１０19ｃｍ-3であり、一方で、電圧阻止層１４の正味ドーピング濃度は約２×１０16ｃｍ-3から約２×１０18ｃｍ-3である。電圧阻止層１４の厚さは、所望の阻止電圧レベルを与えるように選択可能である。
金属陽極コンタクト１６は、フィールド誘電体１８によって画定された能動領域において、電圧阻止層１４とショットキー接合Ｊ１を形成する。金属コンタクト１６は、炭化珪素層とショットキー接合を形成することができるアルミニウム、チタンおよび／またはニッケルのような金属を含むことができる。陰極コンタクト（不図示）は、コンタクト層１２に形成される。フィールドプレート、浮動ガードリング、および／または接合終端延長（ｊｕｎｃｔｉｏｎ ｔｅｒｍｉｎａｔｉｏｎ ｅｘｔｅｎｓｉｏｎ）などの縁部終端（不図示）を接合の周りに形成して、接合の周辺部に集中する電界を弱めることができる。
いくつかの実施形態では、コンタクト層１２は、炭化珪素、ダイヤモンドまたは、窒化ガリウム、窒化アルミニウムガリウム、その他などのＩＩＩ族窒化物材料などのワイドバンドギャップ半導体のバルク単結晶を含む。炭化珪素の場合には、コンタクト層１２は、３Ｃ、４Ｈ、６Ｈ、および１５Ｒから選ばれたポリタイプを有することがあり、オンアクシス（ｏｎ−ａｘｉｓ）またはわずかにオフアクシス（ｏｆｆ−ａｘｉｓ）の方位を持つことがある。特定の実施形態では、コンタクト層１２は、最大８°オフアクシスのオフアクシス方位を有する４Ｈ−または６Ｈ炭化珪素を含む。本明細書で使用されるときに、「ワイドバンドギャップ半導体」は、約２．５ｅＶよりも大きなバンドギャップを有する半導体材料を意味し、少なくとも炭化珪素およびＩＩＩ族窒化物を含む。
炭化珪素は、本発明の実施形態で使用するのに特に良い半導体材料である。炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）またはＧａＡｓから製造されたデバイスよりも高温、ハイパワーおよび／または高周波で動作することができる電子デバイスの製造を可能にする優れた物理的および電子的特性を有することが、何年も前から知られている。２×１０6Ｖ／ｃｍを超える高絶縁破壊電界、約２×１０7ｃｍ／ｓｅｃの高飽和電子ドリフト速度および約４．９Ｗ／ｃｍ−Ｋの高熱伝導率は、ＳｉＣが高周波、高電力用途に適していることを示す。特に、ＳｉＣのワイドバンドギャップ（６Ｈ−ＳｉＣの場合に約３．０ｅＶ）および高絶縁破壊電界のために、ＳｉＣは高電圧デバイスのための優れた選択である。本明細書で使用されるときに、「高周波」は、約３０ＭＨｚよりも高い周波数を意味する。
特に、所定の厚さの電圧阻止層またはドリフト層の場合に、ＳｉＣベースのデバイスは、同程度のＧａＡｓまたはＳｉデバイスよりも実質的に大きな電圧を阻止することができる。したがって、例えば、２μｍのドリフト層厚さを有するＳｉＣショットキーダイオードは、理論的には、破壊することなしに４００Ｖよりも高い電圧に耐えることができるが、一方で、シリコンの同様なデバイスは約１０倍のドリフト層厚さを必要とするだろう。いくつかの実施形態に従ったバラクタダイオード１０Ａの電圧定格は約５０から２００Ｖの範囲の電圧を有することができる。したがって、ドリフト層１４が炭化珪素を含む実施形態では、ドリフト層１４の厚さは２μｍ未満でもよい。
いくつかの実施形態では、コンタクト層１２と電圧阻止層１４の間の界面は、へテロ接合（すなわち、異なる材料間の接合）を含むことができる。例えば、いくつかの実施形態では、コンタクト層１２は炭化珪素のバルク単結晶を含むことができ、電圧阻止層１４はＧａＮなどのＩＩＩ族窒化物のエピタキシャル層を含むことができる。しかし、いくつかの実施形態では、コンタクト層１２と電圧阻止層１４の間の界面は、ホモ接合（すなわち、同種の材料間の接合）を含むことができる。
バラクタダイオード１０Ａは、さらに、電圧阻止層１４中に埋め込まれた複数の個別ドープ領域２０Ａ〜２０Ｃを含む。個別ドープ領域２０Ａ〜２０Ｃは、電圧阻止層１４と同じ伝導型を有するが、電圧阻止層１４と比べて異なるドーピング濃度を有している。特に、個別ドープ領域２０Ａ〜２０Ｃは、ｎ−電圧阻止層１４中にデルタドープｎ＋領域を含むことができる。個別ドープ領域２０Ａ〜２０Ｃは、約１×１０16ｃｍ-3から約５×１０19ｃｍ-3の範囲において正味ドーピング濃度を有することができる。特定の実施形態では、個別ドープ領域２０Ａ〜２０Ｃは、約１×１０18ｃｍ-3から約５×１０19ｃｍ-3の範囲において正味ドーピング濃度を有することができる。個別ドープ領域２０Ａ〜２０Ｃのドーピング濃度は、ダイオード１０Ａが逆バイアスされたときに所望のキャパシタンス−電圧関係を与えるように選択することが可能である。
個別ドープ領域２０Ａ〜２０Ｃは、互いに相互接続されないようにできる。特に、電圧阻止層１４中の第１の深さにある個別ドープ領域２０Ａと電圧阻止層１４中の第２の深さにある個別ドープ領域２０Ｂとの間、または電圧阻止層１４中の第２の深さにある個別ドープ領域２０Ｂと電圧阻止層１４中の第３の深さにある個別ドープ領域２０Ｃとの間で相互接続がないようにできる。いくつかの実施形態では、電圧阻止層１４中の同じ深さにある個別ドープ領域２０Ａ〜２０Ｃは互いに接続することができる。
いくつかの実施形態では、個別ドープ領域２０Ａ〜２０Ｃのドーピング濃度は、深さ（すなわち、接合Ｊ１からの距離）と共に変化することができる。例えば、いくつかの実施形態では、個別ドープ領域２０Ａ〜２０Ｃのドーピング濃度は、接合Ｊ１からの距離と共に減少することができる。他の実施形態では、個別ドープ領域２０Ａ〜２０Ｃのドーピング濃度は、接合Ｊ１からの距離と共に増加することができる。さらに他の実施形態では、個別ドープ領域２０Ａ〜２０Ｃのドーピング濃度は、ほぼ同じにできる。
いくつかの実施形態では、同様の注入ドーズ量を用いて個別ドープ領域２０Ａ〜２０Ｃを形成して、各領域の全電荷をほぼ同じにすることができる。しかし、より深く注入されたドーパントは、さらに大きく広がる傾向があるので（すなわち、注入物のストラグル（ｓｔｒａｇｇｌｅ）は注入深さと共に大きくなる傾向にある）、深く注入されたドーパントほど、atoms／ｃｍ3に関してより低濃度で分布することができる。
個別ドープ領域２０Ａ〜２０Ｃを形成するためにイオン注入技術を使用することにより、使用される最大の注入エネルギーおよび注入種に基づいて、電圧阻止層１４中の約０．５μｍまでの任意の深さに個別ドープ領域２０Ａ〜２０Ｃを配置することを可能にする。３つの異なる深さの個別ドープ領域２０Ａ〜２０Ｃが図１に示されているが、さらに多く、またはさらに少ない個別ドープ領域２０Ａ〜２０Ｃを形成することができることが理解されるであろう。個別ドープ領域２０Ａ〜２０Ｃの数および／または位置は、ダイオード１０Ａが逆バイアスされたときに所望のキャパシタンス−電圧関係を与えるように選ぶことができる。
個別ドープ領域２０Ａ〜２０Ｃは、使用される特定の注入エネルギーに従って約１０から５０ｎｍまでの垂直方向厚さを有することができる。本明細書では、個別ドープ領域２０Ａ〜２０Ｃの「厚さ」は、１×１０15ｃｍ-3を超えるドーピング濃度を有する電圧阻止層１４におけるドープ材料領域の垂直方向範囲を意味する。
いくつかの実施形態では、個別ドープ領域２０Ａ〜２０Ｃによって供給される全電荷は、電圧阻止層１４中の深さと共に変化することができる。例えば、個別ドープ領域２０Ａ〜２０Ｃによって供給される全電荷は、ダイオード１０Ａの所望のキャパシタンス−電圧関係に従って、深さと共に減少または増加することができる。個別ドープ領域２０Ａ〜２０Ｃのドーピング濃度を深さに基づいて変えることにより、および／または電圧阻止層１４中の個別ドープ領域２０Ａ〜２０Ｃの数、大きさおよび／または密度を深さに基づいて変えることによって、全電荷を変えることができる。
ダイオード１０Ａの空乏領域は、逆バイアスの増加につれて接合Ｊ１から外へ向かって広がるので、空乏領域は連続して個別ドープ領域２０Ａ〜２０Ｃを囲み、ダイオード１０Ａのキャパシタンスはそれに応じて変化する。したがって、個別ドープ領域２０Ａ〜２０Ｃの適切な配置およびドーピングによってダイオードのキャパシタンス−電圧関係を設計することができる。
図１に示すように、いくつかの実施形態では個別ドープ領域２０Ａ〜２０Ｃは、横方向（すなわち、接合Ｊ１に平行な方向）で互いに重なり合わないようにできる。特に、単一の注入ステップを用いる製造技術は、横方向で互いに重なり合わない個別ドープ領域２０Ａ〜２０Ｃを形成することができる。しかし、いくつかの実施形態では、個別ドープ領域２０Ａ〜２０Ｃは、横方向で互いに重なり合うことができる。
個別ドープ領域２０Ａ〜２０Ｃの存在により、ダイオード１０Ａのキャパシタンス−電圧関係が変化する。特に、ダイオード１０Ａ中の個別ドープ領域２０Ａ〜２０Ｃの深さ、ドーピングおよび／またはレイアウトは、所望のキャパシタンス−電圧関係をダイオード１０Ａに与えるように選択することができる。図１に示すダイオード構造１０Ａは、異なる深さのデルタドープ分布からなる異なる実効キャパシタンスを有する複数の並列ダイオード構造を形成している。したがって、個別ドープ領域２０Ａ〜２０Ｃを形成することによって、広いダイナミックレンジのキャパシタンスを有するバラクタダイオードを形成することができる。
個別ドープ領域２０Ａ〜２０Ｃは、例えば、イオンの選択的注入によって、デルタドープ領域として電圧阻止層１４中に形成することができる。特に、窒素および／または燐などのｎ型イオンは、最高約５００ＫｅＶの注入エネルギーで炭化珪素へ注入することができ、これは最大約０．５μｍの最大注入深さに対応する。さらに高い注入エネルギーが可能だが、さらに高いエネルギーの注入は、許容できないほど高いレベルのストラドル（ｓｔｒａｄｄｌｅ）をもたらすことがあり、これによって、個別ドープ領域２０Ａ〜２０Ｃが垂直方向に広がりすぎるようになることがある。
炭化珪素が高電界強度であるために、個別ドープ領域２０Ａ〜２０Ｃは、通常動作条件下でダイオード１０Ａのキャパシタンス−電圧特性に影響を及ぼすことができる深さで炭化珪素電圧阻止層の中に完全に形成することができる。
炭化珪素中へのイオン注入は、当業者によく知られているものであり、例えば、特許文献１、２、および３に記載されている。これらの出願公開および特許は本発明の譲受人に譲渡されており、それらの開示は参照して本明細書に組み込まれている。
電圧阻止層１４中へドーパントを注入して個別ドープ領域２０Ａ〜２０Ｃを形成した後、約１４００℃から約１７００℃の範囲の温度で約５分から約３０分間、活性化アニールを行うことができる。
ワイドバンドギャップ材料に関して、耐えることができる大きな電界強度は、イオン注入を使用して個別ドープ領域２０Ａ〜２０Ｃを電圧阻止層１４全体にわたって配置することができることを意味する。これに比べて、同等の阻止電圧を有するＳｉまたはＧａＡｓベースのデバイスの場合には、そのような材料において実現可能な注入深さは、電圧阻止層の全厚さの一部に注入されることのみを許容するであろう。電圧阻止層の厚さは複合ドープ領域の厚さと同等であるので、電圧に耐えるために過剰な厚さは必要でなく、そのためにデバイスの直列抵抗を大きくしないこととなりうる。
図２を参照すると、いくつかの実施形態に従ったＰＩＮダイオード構造１０Ｂが示されている。同様の数字は同様の要素を指す。ＰＩＮダイオード構造１０Ｂでは、電圧阻止層１４と反対の伝導型を有する高濃度ドープ層２２が電圧阻止層１４上に形成されて、電圧阻止層とＰ−Ｎ接合Ｊ２を形成している。オーミックコンタクト２６が、ドープ層２２上に形成される。逆バイアスに応答したＰＩＮダイオード構造１０Ｂのキャパシタンスの変調は、図１のショットキーダイオード構造１０Ａに似ている。特に、複数の個別ドープ領域２０Ａ〜２０Ｃは、電圧阻止層１４中に形成される。ダイオード１０Ｂの空乏領域は、逆バイアスの増加につれて接合Ｊ２から外に向かって広がるので、空乏領域は連続して個別ドープ領域２０Ａ〜２０Ｃを囲み、ダイオード１０Ｂのキャパシタンスはそれに応じて変化する。
図３は、いくつかの実施形態に従ったバラクタダイオードを形成する工程を示す。図に示すように、単一の注入ステップを使用して電圧阻止層１４中に複数の個別ドープ領域２０Ａ〜２０Ｃを形成することができる。多層注入マスク６０が電圧阻止層１４の表面上に形成される。多層注入マスク６０は、第１の厚さを有し第１の個別ドープ領域２０Ａ（すなわち、最も浅い領域）に対応する複数の第１の段６０Ａと、第１の厚さよりも小さな第２の厚さを有し第２の個別ドープ領域２０Ｂに対応する複数の第２の段６０Ｂとを含む。多層注入マスク６０は、さらに、第３の個別ドープ領域６０Ｃ（最深の領域）に対応する少なくとも１つの開口６０Ｃを含む。
イオン７０が単一の注入ステップにおいてこの構造中に注入されたとき、第１の厚さｔ１を有する多層注入マスク６０の一部分は、一部のイオンを完全に阻止する。しかし、ｔ１よりも薄い第２の厚さｔ２を有するマスクの部分へ注入されたイオンは、電圧阻止層１４中の第１の深さｄ１まで入り込むことができる（第１の個別ドープ領域２０Ａに対応する）。ｔ２よりも薄い第３の厚さｔ３を有するマスクの部分へ注入された他のイオンは、電圧阻止層１４中のｄ１よりも深い第２の深さｄ２まで入り込むことができる（第２の個別ドープ領域２０Ｂに対応する）。さらに他のイオンは、マスク６０の開口６０Ｃを通過して、電圧阻止層１４中のｄ２よりも深い第３の深さｄ３まで入り込むことができる（第３の個別ドープ領域２０Ｃに対応する）。このようにして、個別ドープ領域２０Ａ〜２０Ｃの各々を単一の注入ステップで形成することができ、これにより、製造コストおよび／または時間を減少できる可能性がある。
個別ドープ領域２０Ａ〜２０Ｃは、別々のマスクおよび注入ステップを使用して異なる注入エネルギーで形成されうることが理解されよう。注入エネルギーおよびドーズ量は、電圧阻止層１４中に所望の構成の個別ドープ領域２０Ａ〜２０Ｃを形成するために、選択されることとなる。
図４Ａおよび４Ｂは、本発明のさらに他の実施形態に従ったショットキーダイオード構造１０Ｃ、１０Ｄの断面図である。図４Ａを参照すると、ショットキーダイオード構造１０Ｃの個別ドープ領域２０Ａ’〜２０Ｃ’は、共通の大きさおよびドーピングレベルを有し得るが、電圧阻止層１４中に形成された個別ドープ領域の密度および／または数は、接合Ｊ１から距離と共に変えることができる。例えば、第１の個別ドープ領域２０Ａ’は接合から第１の距離ｄ１のところに形成され、第２の個別ドープ領域２０Ｂ’は接合から第２の距離ｄ２のところに形成され、ｄ２＞ｄ１であり、第３の個別ドープ領域２０Ｃ’は接合から第３の距離ｄ３のところに形成され、ｄ３＞ｄ２である。さらに、第１の個別ドープ領域２０Ａ’は、第２の個別ドープ領域２０Ｂ’の面積密度より高い面積密度で形成される。同様に、第２の個別ドープ領域２０Ｂ’は、第３の個別ドープ領域２０Ｃ’の面積密度より高い面積密度で形成される。
図４Ｂを参照すると、ショットキーダイオード構造１０Ｄの個別ドープ領域２０Ａ”〜２０Ｃ”は、電圧阻止層１４中の異なる深さに形成されている。しかし、ダイオード構造１０Ｄでは、個別ドープ領域２０Ａ”〜２０Ｃ”は、横方向で重なり合っている。ドープ領域２０Ａ”〜２０Ｃ”の正味ドーピング濃度および／または厚さは、深さと共に変化することができる。例えば、ドープ領域２０Ａ”〜２０Ｃ”の正味ドーピング濃度は、接合Ｊ１から距離と共に減少することができる。
図５は、高周波信号を負荷３４へ送り込む増幅器３０を含む高周波増幅回路の回路図である。本発明のいくつかの実施形態に従った可変インピーダンス整合回路４０が、増幅器３０と負荷３４の間に結合されて、増幅器３０によって見込まれる負荷３４の入力インピーダンスを調節する。可変インピーダンス整合回路４０は、陰極が共通に接続されている逆直列構成に接続された、本発明の実施形態に従った一対のバラクタダイオード１０’、１０”を含む。制御端子４２は、バラクタダイオード１０’、１０”の両方に逆バイアス電圧を供給し、ダイオードのキャパシタンスを変化させるために使用される。可変インピーダンス整合回路４０は、所望のインピーダンス整合を実現するように構成された他のリアクタンス性要素を含むことができることが理解されるであろう。さらに、バラクタダイオードは、異なる構成で提供されることも可能であり、例えばキャパシタンスの同調範囲を広げるように直列に接続されたさらに他のダイオードを含むことができる。したがって、図５の回路は、単なる例示の実施形態として提供される。
図６は、本発明のさらに他の実施形態に従った一対のバラクタダイオード１０’、１０”を含む構造５０を示す。バラクタダイオード１０’、１０”は、共通コンタクト層３０上にそれぞれ電圧阻止層１４を含み、さらに電圧阻止層１４上にショットキーコンタクト１６を含む。しかし、ダイオード１０’、１０”の１つまたは複数がＰＩＮダイオード構造を含みうることが理解されるであろう。共通コンタクト層３０は、半絶縁性基板３２によって支持され、半絶縁性基板３２は半絶縁性炭化珪素を含むことができる。ＡｌＮ、アルミナ、サファイア、その他などの他の絶縁性または半絶縁性材料が、基板３２に使用することができる。
共通コンタクト層３０は、電圧阻止層１４と同じ伝導型を有することができ、電圧阻止層１４よりも高いドーピング濃度を有することとなる。いくつかの実施形態では、共通コンタクト層３０は炭化珪素または他のワイドバンドギャップ半導体のバルク単結晶を含むことができ、電圧阻止層１４は炭化珪素または他のワイドバンドギャップ半導体のエピタキシャル層を含むことができる。いくつかの実施形態では、共通コンタクト層３０は炭化珪素のバルク単結晶を含むことができ、電圧阻止層１４はＧａＮなどのＩＩＩ族窒化物のエピタキシャル層を含むことができ、その結果、共通コンタクト層３０と電圧阻止層１４の間の界面はヘテロ接合を形成することができる。しかし、いくつかの実施形態では、共通コンタクト層３０および電圧阻止層１４がホモ接合界面を形成することができる。
ダイオード１０’、１０”は共通コンタクト層１２を共有するので、ダイオード１０’、１０”は逆直列構成で接続される。したがって、共通コンタクト層３０上のオーム性コンタクト４２を使用して、両方のダイオード１０’、１０”にバイアス電圧を供給することができる。
複数の個別ドープ領域２０が、上述のやり方でそれぞれの電圧阻止層１４中に形成されて、ダイオード１０’、１０”に適切なキャパシタンス変調特性を与える。同じまたは異なるキャパシタンス変調特性を有するように、ダイオード１０’、１０”において個別ドープ領域を形成することができる。
本発明の実施形態は、高効率ＲＦ電力増幅器で使用されるものとして説明されているが、いくつかの実施形態に従ったバラクタダイオードは、例えば、電圧制御発振器（ＶＣＯ）、チューナブルフィルタ、移相器、能動アンテナなどの電圧制御インピーダンスが用いられるその他のアプリケーションにおいても用いることができる。
図面および明細書に、本発明の代表的な実施形態が開示され、また、特定の用語が使用されるが、これらの用語は、単に一般的な記述的な意味で使用されており、限定する目的のために使用されない。本発明の範囲は以下の特許請求の範囲において説明される。

Claims (22)

  1. 第１の伝導型を有するコンタクト層と、
    前記第１の伝導型および第１の正味ドーピング濃度を有する、前記コンタクト層上の電圧阻止層と、
    前記電圧阻止層上の阻止接合と、
    前記阻止接合から間隔を開けて配置された、前記電圧阻止層中の複数の個別ドープ領域と、
    を備え、
    前記複数の個別ドープ領域は、前記第１の伝導型と、前記第１の正味ドーピング濃度よりも高い第２の正味ドーピング濃度とを有し、前記複数の個別ドープ領域は、前記バラクタダイオードの空乏領域が前記阻止接合に加えられた逆バイアス電圧に応答して広がるときに、前記バラクタダイオードのキャパシタンスを変調するように構成されている
    ことを特徴とするバラクタダイオード。
  2. 前記複数の個別ドープ領域は、前記阻止接合から第１の距離の間隔を開けて配置された第１の個別ドープ領域と、キャリア注入接合から第２の距離の間隔を開けて配置された第２の個別ドープ領域とを備え、前記第２の距離が前記第１の距離よりも大きいことを特徴とする請求項１に記載のバラクタダイオード。
  3. 前記第１の距離は約０．１から０．２μｍであり、前記第２の距離は約０．２から０．３μｍであることを特徴とする請求項２に記載のバラクタダイオード。
  4. 前記第１の個別ドープ領域は、前記阻止接合から前記第１の距離のところに第１の全電荷を供給し、前記第２の個別ドープ領域は、前記キャリア注入接合から前記第２の距離のところに第２の全電荷を供給し、前記第２の全電荷が前記第１の全電荷よりも多いことを特徴とする請求項２に記載のバラクタダイオード。
  5. 前記第１の個別ドープ領域は第１の正味ドーピング濃度を有し、前記第２の個別ドープ領域は第２の正味ドーピング濃度を有し、前記第２の正味ドーピング濃度は前記第１の正味ドーピング濃度よりも低いことを特徴とする請求項２に記載のバラクタダイオード。
  6. 前記複数の個別ドープ領域は、前記キャリア注入接合から第３の距離の間隔を開けて配置された第３の個別ドープ領域をさらに備え、前記第３の距離は前記第２の距離よりも大きく、前記第３の個別ドープ領域は第３の正味ドーピング濃度を有し、前記第３の正味ドーピング濃度は前記第２の正味ドーピング濃度よりも低いことを特徴とする請求項５に記載のバラクタダイオード。
  7. 前記複数の個別ドープ領域は、前記キャリア注入接合から第３の距離の間隔を開けて配置された第３の個別ドープ領域をさらに備え、前記第３の距離は前記第２の距離よりも大きいことを特徴とする請求項２に記載のバラクタダイオード。
  8. 前記第３の距離は約０．３から０．４μｍであることを特徴とする請求項７に記載のバラクタダイオード。
  9. 前記第１、第２、および第３の個別ドープ領域は、前記キャリア注入接合に平行な横方向で重なり合っていないことを特徴とする請求項７に記載のバラクタダイオード。
  10. 前記電圧阻止層の厚さは、前記注入ドープ領域の全深さの２倍より小さいことを特徴とする請求項７に記載のバラクタダイオード。
  11. 前記電圧阻止層上にショットキー金属コンタクトをさらに備え、前記阻止接合はショットキー障壁接合を備えることを特徴とする請求項１に記載のバラクタダイオード。
  12. 前記第１の伝導型と反対の第２の伝導型を有する第２の層を前記電圧阻止層上にさらに備え、前記阻止接合は、前記第２の層と前記電圧阻止層の間にＰ−Ｎ接合を備えることを特徴とする請求項１に記載のバラクタダイオード。
  13. 前記電圧阻止層は炭化珪素を含むことを特徴とする請求項１に記載のバラクタダイオード。
  14. 請求項１に記載のバラクタダイオードを備えることを特徴とする高周波増幅器用の可変インピーダンス整合回路。
  15. バラクタダイオードを形成する方法であって、
    第１の伝導型および第１の正味ドーピング濃度を有する電圧阻止層を形成するステップと、
    キャリア注入接合から間隔を開けて配置された複数の個別ドープ領域を前記電圧阻止層中に形成するステップであって、前記複数の個別ドープ領域は、前記第１の伝導型と、前記第１の正味ドーピング濃度よりも高い第２の正味ドーピング濃度とを有し、前記複数の個別ドープ領域は、前記バラクタダイオードの空乏領域が前記キャリア注入接合に加えられた逆バイアス電圧に応答して広がるときに、前記バラクタダイオードのキャパシタンスを変調するように構成されているステップと、
    前記電圧阻止層上に阻止接合を形成するステップと
    を含むことを特徴とするバラクタダイオードの形成方法。
  16. 前記複数の個別ドープ領域を形成する前記ステップは、前記電圧阻止層中へイオンを注入するステップを含むことを特徴とする請求項１５に記載の方法。
  17. 前記複数の個別ドープ領域を形成する前記ステップは、
    第１の注入エネルギーおよび第１のドーズ量で第１のイオンを選択的に注入して、前記阻止接合から第１の距離の間隔を開けて配置された第１の個別ドープ領域を形成し、第２の注入エネルギーおよび第２のドーズ量で第２のイオンを選択的に注入して、前記キャリア注入接合から第２の距離の間隔を開けて配置された第２の個別ドープ領域を形成するステップを含み、前記第２の距離は前記第１の距離よりも大きいことを特徴とする請求項１６に記載の方法。
  18. 第１のイオンおよび第２のイオンを選択的に注入する前記ステップは、前記第１および第２の個別ドープ領域が前記キャリア注入接合に平行な横方向で重なり合わないように、前記第１のイオンおよび前記第２のイオンを選択的に注入するステップを含むことを特徴とする請求項１７に記載の方法。
  19. 前記第１の個別ドープ領域は、前記阻止接合から前記第１の距離のところに第１の全電荷を供給し、前記第２の個別ドープ領域は、前記キャリア注入接合から前記第２の距離のところに第２の全電荷を供給し、前記第２の全電荷は前記第１の全電荷よりも少ないことを特徴とする請求項１７に記載の方法。
  20. 前記第１の個別ドープ領域は第１の正味ドーピング濃度を有し、前記第２の個別ドープ領域は第２の正味ドーピング濃度を有し、前記第２の正味ドーピング濃度は前記第１の正味ドーピング濃度よりも低いことを特徴とする請求項１７に記載の方法。
  21. 前記電圧阻止層中へイオンを注入する前記ステップは、前記電圧阻止層上に多レベル注入マスクを形成するステップと、前記多層注入マスクを通して前記電圧阻止層中へイオンを注入するステップとを含み、前記多レベル注入マスクを通して注入されたイオンは、前記多レベル注入マスクの異なる厚さに対応して前記電圧阻止層中の異なる深さに位置付けされることを特徴とする請求項１６に記載の方法。
  22. 第１の伝導型を有する共通コンタクト層と、
    前記第１の伝導型および第１の正味ドーピング濃度を有する、前記共通コンタクト層上の第１の電圧阻止層と、
    前記第１の電圧阻止層上の第１の阻止接合と、
    前記第１の阻止接合から間隔を開けて配置された、前記第１の電圧阻止層中の第１の複数の個別ドープ領域であって、前記第１の伝導型と、前記第１の正味ドーピング濃度よりも高い第２の正味ドーピング濃度とを有する第１の複数の個別ドープ領域と、
    前記第１の電圧阻止層から間隔を開けて配置され、前記第１の伝導型および第３の正味ドーピング濃度を有する、前記共通コンタクト層上の第２の電圧阻止層と、
    前記第２の電圧阻止層上の第２の阻止接合と、
    前記第２の阻止接合から間隔を開けて配置された、前記第２の電圧阻止層中の第２の複数の個別ドープ領域であって、前記第１の伝導型と、前記第３の正味ドーピング濃度よりも高い第４の正味ドーピング濃度とを有する第２の複数の個別ドープ領域と、
    前記共通コンタクト層上のオーミックコンタクトと
    を備えることを特徴とするバラクタダイオード構造。
JP2009207111A 2008-09-08 2009-09-08 ドープされた電圧阻止層を含むバラクタダイオード Active JP5491109B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/206,209 US8796809B2 (en) 2008-09-08 2008-09-08 Varactor diode with doped voltage blocking layer
US12/206,209 2008-09-08

Publications (3)

Publication Number Publication Date
JP2010067977A true JP2010067977A (ja) 2010-03-25
JP2010067977A5 JP2010067977A5 (ja) 2012-07-12
JP5491109B2 JP5491109B2 (ja) 2014-05-14

Family

ID=41268482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207111A Active JP5491109B2 (ja) 2008-09-08 2009-09-08 ドープされた電圧阻止層を含むバラクタダイオード

Country Status (3)

Country Link
US (1) US8796809B2 (ja)
EP (1) EP2161738B1 (ja)
JP (1) JP5491109B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
US20140124893A1 (en) * 2012-11-02 2014-05-08 Infineon Technologies Ag Varactor Diode, Electrical Device and Method for Manufacturing Same
CN107958939A (zh) * 2016-10-17 2018-04-24 南京励盛半导体科技有限公司 一种氮化鎵基异质结肖特基二极管结构
GB2561388B (en) * 2017-04-13 2019-11-06 Raytheon Systems Ltd Silicon carbide integrated circuit
GB2561390B (en) 2017-04-13 2020-03-11 Raytheon Systems Ltd Silicon carbide transistor
DE102017125162B4 (de) 2017-10-26 2023-12-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement, Verwendung eines Halbleiterbauelements
DE102018109242B4 (de) * 2018-04-18 2019-11-14 Infineon Technologies Dresden Gmbh Verfahren zum herstellen eines dotierten vergrabenen gebiets und eines dotierten kontaktgebiets in einem halbleiterkörper
CN113517355B (zh) * 2021-05-21 2023-07-21 浙江芯科半导体有限公司 基于隐埋AlTiO3终端结构的4H-SiC肖特基二极管及制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453582A (en) * 1987-08-25 1989-03-01 Toko Inc Variable capacitance diode device
JPH07147420A (ja) * 1993-11-25 1995-06-06 Nec Corp 可変容量装置および該可変容量装置を有する半導体集積回路装置
JPH10200133A (ja) * 1997-01-14 1998-07-31 Tera Tec:Kk 可変容量ダイオードの製造方法
JP2000312013A (ja) * 1999-04-26 2000-11-07 Rohm Co Ltd ショットキーバリア半導体装置
JP2007534173A (ja) * 2004-04-22 2007-11-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造（調整可能半導体デバイス）
JP2008516441A (ja) * 2004-10-05 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス及びその使用
JP2008527714A (ja) * 2005-01-06 2008-07-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 補償されたカソード・コンタクトを使用する１マスク超階段接合バラクタの形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL268758A (ja) 1960-09-20
DE1764556C3 (de) * 1968-06-26 1979-01-04 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zur Herstellung eines Sperrschichtkondensatorelements und danach hergestellte Sperrschichtkondensatorelemente
US3634798A (en) 1970-03-06 1972-01-11 Westinghouse Electric Corp Distribution transformer
US4876211A (en) 1988-08-09 1989-10-24 Hughes Aircraft Company Method for fabricating varactor diodes using ion implanation
JP2525753B2 (ja) 1991-11-13 1996-08-21 東光株式会社 半導体接合容量素子
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
JP2000082913A (ja) * 1998-09-07 2000-03-21 Matsushita Electric Ind Co Ltd アンテナ装置およびこれを用いた無線受信装置
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US7102429B2 (en) 2002-06-28 2006-09-05 Motorola, Inc. RF amplifier with enhanced efficiency
DE602005002136T2 (de) 2004-04-26 2008-05-21 Dsm Ip Assets B.V. Verfahren zur herstellung von tocopherylacylaten
US7923818B2 (en) 2005-11-24 2011-04-12 Technische Universiteit Delft Varactor element and low distortion varactor circuit arrangement
US8049272B2 (en) 2006-06-16 2011-11-01 Cree, Inc. Transistors having implanted channel layers and methods of fabricating the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6453582A (en) * 1987-08-25 1989-03-01 Toko Inc Variable capacitance diode device
JPH07147420A (ja) * 1993-11-25 1995-06-06 Nec Corp 可変容量装置および該可変容量装置を有する半導体集積回路装置
JPH10200133A (ja) * 1997-01-14 1998-07-31 Tera Tec:Kk 可変容量ダイオードの製造方法
JP2000312013A (ja) * 1999-04-26 2000-11-07 Rohm Co Ltd ショットキーバリア半導体装置
JP2007534173A (ja) * 2004-04-22 2007-11-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体構造（調整可能半導体デバイス）
JP2008516441A (ja) * 2004-10-05 2008-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス及びその使用
JP2008527714A (ja) * 2005-01-06 2008-07-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 補償されたカソード・コンタクトを使用する１マスク超階段接合バラクタの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード

Also Published As

Publication number Publication date
EP2161738B1 (en) 2013-08-21
US20100059850A1 (en) 2010-03-11
EP2161738A1 (en) 2010-03-10
US8796809B2 (en) 2014-08-05
JP5491109B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5491109B2 (ja) ドープされた電圧阻止層を含むバラクタダイオード
US6524900B2 (en) Method concerning a junction barrier Schottky diode, such a diode and use thereof
JP5324603B2 (ja) 炭化ケイ素デバイス用の２重ガード・リング端部終端、及びそれを組み込む炭化ケイ素デバイスを製造する方法
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
US7345310B2 (en) Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
JP5554042B2 (ja) ジャンクション・バリア・ショットキ・ダイオードに関する方法と、そのダイオードおよびその使用方法
JP4350798B2 (ja) 電圧吸収端部を有するｐｎ接合を含むＳｉＣ半導体デバイス
US8178949B2 (en) Bipolar semiconductor device, method for producing the same, and method for controlling Zener voltage
US9064738B2 (en) Methods of forming junction termination extension edge terminations for high power semiconductor devices and related semiconductor devices
WO2005122258A2 (en) Lateral power diodes
US6674152B2 (en) Bipolar diode
JP2004528728A5 (ja)
US20160276497A1 (en) Semiconductor device and manufacturing method thereof
CN108231866B (zh) 一种提高浪涌能力的碳化硅肖特基二极管结构及制备方法
US10840385B1 (en) Performance SiC Schottky diodes
EP1783826B1 (en) Junction field-effect transistor
JP5243815B2 (ja) 半導体装置
KR101415878B1 (ko) 고전압 초고속 회복 에피다이오드 및 그 제조 방법
WO2019053204A1 (en) POWER SUPPLY PATTERN WITH HIGH CURRENT CAPACITY
KR101405511B1 (ko) 애벌런치 성능이 강화된 고전압 고속회복다이오드(ｈｖ－ｆｒｄ) 및 그 제조 방법
KR101724464B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
CN117613105B (zh) 改善开关特性的碳化硅浮动结的二极管及其制备方法
JP3913716B2 (ja) 半導体装置
EP3840058A1 (en) Semiconductor devices with a mixed crystal region
US10510905B2 (en) Power Schottky diodes having closely-spaced deep blocking junctions in a heavily-doped drift region

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140227

R150 Certificate of patent or registration of utility model

Ref document number: 5491109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250