JP2008516441A - 半導体デバイス及びその使用 - Google Patents
半導体デバイス及びその使用 Download PDFInfo
- Publication number
- JP2008516441A JP2008516441A JP2007535283A JP2007535283A JP2008516441A JP 2008516441 A JP2008516441 A JP 2008516441A JP 2007535283 A JP2007535283 A JP 2007535283A JP 2007535283 A JP2007535283 A JP 2007535283A JP 2008516441 A JP2008516441 A JP 2008516441A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- regions
- substrate
- varactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000002019 doping agent Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 14
- 238000009826 distribution Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000006798 recombination Effects 0.000 claims description 5
- 238000005215 recombination Methods 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 41
- 239000003990 capacitor Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 10
- 230000003044 adaptive effect Effects 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 150000001875 compounds Chemical group 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910001120 nichrome Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
半導体デバイスは、逆直列形態で接続される第１及び第２のバラクタを備える。この接続は、第１の導電型のドーパントを有する第２の領域と第１の導電型のドーパントを有する第３の領域との間に第１の略導電領域が存在するように行われる。第２及び第３の領域は、当該領域内に均一に分布させられたドーパントを含む。第１の領域には、少なくとも１ｋΩのＡＣ抵抗を有する接点が設けられ又は接続されている。
Description
本発明は、可変インピーダンスマッチングにおいて使用するためのデバイスに関する。
インピーダンスマッチングは、携帯電話のフロントエンドにおける重要な要件である。インピーダンスマッチングは、特に、アンテナと増幅器−受信信号用の低雑音増幅器及び送信信号用の電力増幅器の両方−との間で行われる。このインピーダンスマッチングは、アンテナインピーダンスを入力ステージ及び出力ステージの所望のインピーダンスレベルへ変換する目的を有している。適切にマッチングされると、入力ステージは最も高い感度を与え、出力ステージは最大出力を与える。しかしながら、実際の状況において、所要出力は一定ではない。携帯電話が基地局の近くで動作させられるときは、所要送信出力は非常に低い。このため、これらの状況において、携帯電話の送信出力は、バッテリ消費電力を節約するために減少させられる。このようにしていくらかのバッテリ節約が達成されるが、出力ステージは、これらの低出力状態下において、あまり効率的ではない動作モードで機能する。これは、マッチングネットワークにより出力ステージトランジスタに対して与えられる負荷インピーダンスが固定されているという事実によって説明することができる。この負荷状態は、最大出力動作において最適化されてしまっているため、低出力状態下で出力ステージを動作させる場合にはあまり理想的ではない。この状況は、マッチングネットワークが適応できる場合、即ち、マッチングネットワークがそのインピーダンス変換を必要とされる出力状態に適合させることができる場合に改善することができる。
受信モードを考慮すると、適応マッチングネットワークの存在は、周波数選択方法で受信帯域を変更するために、又は、非常に高い入力レベルの場合に入力ステージの飽和状態を避けるために、使用することができる。出力マッチング及び入力マッチングのいずれにおいても、マッチングネットワークの損失が最小限に抑制されなければならず、また、マッチングネットワークが非線形歪みによって信号を悪化させてはならない。
インピーダンスマッチングネットワークは、それ自体技術的に知られており、多くの受動素子を備えている。
インピーダンスマッチングの技術の現在の進展においては、二つの傾向が現れている。第１の傾向は、前述した適応インピーダンスマッチングへと向かうものである。そのような適応インピーダンスマッチングは、広帯域通信、例えばＵＭＴＳプロトコル又は広帯域ＣＤＭＡピロトコルに従って実施される広帯域通信に有益である。高周波用途を考慮すると、この傾向は良好な線形性の要件に縛られる。これは、電力増幅器では対象の周波数領域に亘ってスプリアスが無いダイナミックレンジを得るために特に３次相互変調ひずみが抑制されなければならないからである。
解決策はスイッチの使用においてレンジを与えた。その例は、ピンダイオード及びｐＨＥＭＴデバイスである。しかしながら、これらのスイッチは、一般に大容量ＲＦ用途において使用されるメインストリーム技術との適合性が比較的低い。また、ピンダイオードは比較的高い電流を必要とする。また、このタイプのスイッチの使用により、回路のノイズレベルが著しく増大する。
第２の傾向は、組み立てコストを減少させ、フロントエンドの集積構造を可能にするとともに、更なる機能を与えることができるように、構成要素の集積化へと向かっている。これは、通信プロトコルが更に幅広くなって多くなる傾向を考えると特に望ましい。この目的を達成するため、マイクロ電気機械システム（ＭＥＭＳ）の構成要素に関して多くの研究が行われている。これらのＭＥＭＳ構成要素は、可変コンデンサ及びスイッチの両方として使用することができる。それと共に、これらのＭＥＭＳ構成要素は、可変インピーダンスマッチングを可能にするだけでなく、フロントエンド内のバンドスイッチングとインピーダンスマッチングとの統合も可能にする。しかしながら、ＭＥＭＳ構成要素は、高い駆動電圧を必要とするとともに、極端な位置のうちの一つにビーム（梁）が存在しない場合に歪みを与える傾向がある。また、ＭＥＭＳ構成要素の製造及びパッケージングは、ビーム及び適切なパッケージの製造のために必要とされる多数のプロセスステップの結果としてあまり安価ではない。
ガルトら（Ｇａｌｔ ｅｔ ａｌ．）の論文「電圧−同調可能キャパシタのマイクロ波同調品質及び電力取り扱い：半導体バラクタに対するＢａ１−ＸＳｒＸＴｉＯ３膜（Ｍｉｃｒｏｗａｖｅ ｔｕｎｉｎｇ ｑｕａｌｉｔｙ ａｎｄ ｐｏｗｅｒ ｈａｎｄｌｉｎｇ ｏｆ ｖｏｌｔａｇｅ−ｔｕｎａｂｌｅ ｃａｐａｃｉｔｏｒ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｖａｒａｃｔｏｒｓ ｖｅｒｓｕｓ Ｂａ１−ＸＳｒＸＴｉＯ３ ｆｉｌｍｓ）」（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．４９３（１９９８），３４１−３４６頁）
ガルトら（Ｇａｌｔ ｅｔ ａｌ．）の論文「電圧−同調可能キャパシタのマイクロ波同調品質及び電力取り扱い：半導体バラクタに対するＢａ１−ＸＳｒＸＴｉＯ３膜（Ｍｉｃｒｏｗａｖｅ ｔｕｎｉｎｇ ｑｕａｌｉｔｙ ａｎｄ ｐｏｗｅｒ ｈａｎｄｌｉｎｇ ｏｆ ｖｏｌｔａｇｅ−ｔｕｎａｂｌｅ ｃａｐａｃｉｔｏｒ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｖａｒａｃｔｏｒｓ ｖｅｒｓｕｓ Ｂａ１−ＸＳｒＸＴｉＯ３ ｆｉｌｍｓ）」（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．４９３（１９９８），３４１−３４６頁）
従って、本発明の目的は、インピーダンスマッチングに適し且つ全キャパシタンス同調レンジ内で周波数領域及び所要出力範囲に亘って良好な線形性を有するとともに一つの基板上においてフロントエンド領域内の他のデバイスと一体をなすことができる可変キャパシタンスを提供することである。
この目的は、第１の導電型のドーパントを有する第２の領域と前記第１の導電型のドーパントを有する第３の領域との間に第１の略導電領域が存在するように逆直列形態で接続される第１及び第２のバラクタを備える半導体デバイスであって、
前記第２及び第３の領域は、当該領域内に均一に分布させられたドーパントを含み、
前記第１の領域には、少なくとも１ｋΩのＡＣ抵抗を有する、キャパシタンス値のための制御電圧源への接点が設けられている、
半導体デバイスにおいて達成される。
前記第２及び第３の領域は、当該領域内に均一に分布させられたドーパントを含み、
前記第１の領域には、少なくとも１ｋΩのＡＣ抵抗を有する、キャパシタンス値のための制御電圧源への接点が設けられている、
半導体デバイスにおいて達成される。
本発明によれば、逆直列形態のバラクタのシステムが可変キャパシタンスとして使用される。そのようなシステム −バラクタスタックとも称される− はそれ自体、例えばオシレータにおける使用において知られている。しかしながら、既知のバラクタスタックは、ＲＦフロントエンドにおいて使用するために必要とされる要件を満たさない。
線形性は、基本的に、スタックを通じて流れるＲＦ電流における連続的な経路に依存している。この電流は、基本的に交流であり、−ＲＦ変調−信号を運ぶ。電流は、第２の領域にある接点から第３の領域の接点まで流れる。このとき、第１の領域の接点を通じて流れる交流電流が前述した電流と比較して無視できなければならないことが判明している。その後においてのみ、相互変調ひずみが減少され、従って、線形性が向上させられる。その結果、二つのバラクタダイオード又はＭＯＳキャパシタからなるデバイスは、第１の領域に対する接点 −以下、中心接点とも称する− の周りにおいて対称である。理想的なケースでは、バラクタダイオードの相互変調ひずみが完全に相殺される。そのような相殺は、特定の周波数においてのみ起こらず、周波数領域全体に亘って起こる。
これらの要件は、連続的な経路が線形性に関して最適化され且つ中心接点に高い抵抗が与えられる点において、本発明に係るデバイスにより満たされる。それに加え、第１の領域と他の領域との間のドーピング分布の変化は急激でなければならず、また、第１の領域はほぼ導電性を有していなければならない。また、線形に対する任意のマイナスの影響を妨げるため、ドーピングレベルは第２及び第３の領域で均一である。更に、第２及び第３の領域とそれらの接点との間の接点抵抗は、低くなければならない。
バラクタスタック内のバラクタはバラクタダイオードであってもよい。その場合、第１及び第２の領域並びに第１及び第３の領域は、接合部を形成する相互インタフェースを有している。あるいは、第１の領域と第２の領域との間及び第１の領域と第３の領域との間に電気絶縁層が存在するＭＯＳバラクタを使用することもできる。絶縁層の厚さは最大でも約５０ｎｍであり、これを超えると、絶縁層が第２及び第３の領域の空乏領域の厚さに悪影響を与える。絶縁層の厚さに関して下限値は無い。絶縁層は、絶縁層中に蓄積し得る電荷量を低減するために薄いことが好ましい。基本的には、第１のバラクタがＭＯＳタイプであり、第２のバラクタがダイオードタイプであってもよい。デバイスの二つのタイプ間の拡散電圧の違いを考慮すると、対称デバイス構成を用いた場合ほど簡単に相互変調ひずみを相殺することができない。
「接合部」という用語は、後者の実施の形態の説明において正確でない場合があるが、ここでは両方の実施の形態に関して使用される。デバイスの前述した領域間に絶縁層が存在する場合であっても、ドーパント分布はやはり十分に急激である。
接合部の急激さは、ドーパント分布が第１の導電型の均一なドーピングレベルから第２の導電型のドーピングレベルへと変化する厚さを接合部が有し、その厚さが最大でも５０ｎｍ、好ましくは２０ｎｍ未満となるような急激さであることが好ましい。接点が高いオーム状態をＲＦ信号に与えることは、線形性において重要である。これは、接点自体を高オームにすることにより、あるいは、対象周波数に関して１ｋΩを超えるＡＣインピーダンスを有する高オーム制御された電流源又は外部レジスタを加えることにより達成することができる。
この場合、中心接点は、外部接点間のキャパシタンスを調整するという機能を有している。バラクタ間の「フローティングノード」の充電又は放電は、バラクタスタックのキャパシタンスを制御する。中心接点における高インピーダンスに起因して、交流を伴う負荷（ＡＣ負荷）が避けられる。この接点のそのようなＡＣ負荷は、非線形歪みのための自己補償作用を妨げる。
この負荷は、静的に変化させることができるが、動的に変化させることもできる。動的な負荷の状況において、負荷曲線は、振幅変調に伴って変化する。これは、バラクタスタックがインピーダンスマッチングネットワークに組み込まれている場合に特に適している。また、抵抗は、レジスタによる電流のかなりの減少を考慮して、制御電圧の寄生性が小さくなるようにする。
レジスタは、少なくとも１ｋΩ、より好ましくは１０ｋΩ程度又はそれ以上である。そのようなレジスタは、好ましくは５−５０ａｔ％Ｃｒと、１０−７０ａｔ％Ｓｉと、５−５０ａｔ％Ｏと、１−５０ａｔ％の濃度のホウ化物、炭化物、窒化物からなるグループから選択される少なくとも一つの化合物とを含むＣｒＳｉからなる層として実施することができる。他の興味深いレジスタは、４０−９５ａｔ％の炭素と、４−６０ａｔ％の一つ以上の金属、特にＡｇ，Ｐｔ，Ａｕ及び／又はＣｕと、１−３０ａｔ％の水素とを含んでおり、この場合、炭化物形成は起こらなかった。これらのレジスタは、特に−１００〜＋１００ｐｐｍ／Ｋの範囲で、比較的低い温度係数と共に高い抵抗を与えることができる。レジスタを第１の領域の接点領域に組み込むことが特に適している。
ガルト（Ｇａｌｔ）らの論文「電圧−同調可能キャパシタのマイクロ波同調品質及び電力取り扱い：半導体バラクタに対するＢａ１−ＸＳｒＸＴｉＯ３膜（Ｍｉｃｒｏｗａｖｅ ｔｕｎｉｎｇ ｑｕａｌｉｔｙ ａｎｄ ｐｏｗｅｒ ｈａｎｄｌｉｎｇ ｏｆ ｖｏｌｔａｇｅ−ｔｕｎａｂｌｅ ｃａｐａｃｉｔｏｒ：ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｖａｒａｃｔｏｒｓ ｖｅｒｓｕｓ Ｂａ１−ＸＳｒＸＴｉＯ３ ｆｉｌｍｓ）」（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．４９３（１９９８），３４１−３４６頁）（非特許文献１）に記載されるように、用途を調整するためにバラクタを適用することはそれ自体知られている。開示されたバラクタは階段接合を有しているが、高インピーダンス中心接点及び低オームの第１の領域を有する本発明のデバイスの特定の構成の開示は無い。そのバラクタが線形の挙動を示すようにさせているのは、まさしくこの高いインピーダンスである。なぜなら、この高いインピーダンスは、バラクタスタックを通じて流れるＲＦ電流に比較して中心タップ電流を無視できるようにするからであり、また、これは相互変調ひずみの所望の相殺のための条件である。
好ましい実施の形態において、第１及び第２のダイオードの接合部は、最大でも２の相互比率の接合領域を有している。これにより、ひずみ成分が適切に相殺される。実際には、ダイオードのうちの一方を選択的にロードし又は放電することはできない。そのため、閾値効果等を防止するべく、ダイオードのローディングが同じ態様で起こるようにする必要がある。ほぼ等しい大きさの二つのキャパシタンス間の中間で制御電圧を与えると、これが達成される。
比率は、１．５よりも小さいことが好ましく、１０％内の差であることが最も好ましい。
この効果の組み合わせのためには、第１及び第２のダイオードの接合部間にオーム抵抗が形成されるように、第１の領域が第２及び第３の領域よりも高いドーパント濃度を有していることが必要である。第２及び第３の領域のドーピングレベルに対する第１の領域のドーピングレベルの比率が少なくとも５０、好ましくは１００を超えると非常に好ましいことが本発明者により見出された。比率は、１０００未満であることが適している。最小比率が十分な絶縁破壊電圧を可能にし、一方、最大比率が十分な線形性を可能にする。
バラクタスタックは、横型配置で設けられてもよく、縦型配置で設けられてもよい。縦型配置の利点は、第１の領域を通じた短い経路であるとともに、低い直列抵抗及び良好なＲＦ挙動である。横型配置の利点は簡単な接触である。
好ましい実施の形態では、第３の領域が接地される。その結果、デバイスは、周波数同調のための差動オシレータにおいて使用されるバラクタスタックとは異なり、シングルエンドとなる。このシングルエンドの接続形態は、モバイル用途におけるほとんどのアンテナが本質的にシングルエンドであることから、ＰＡとアンテナとの間での適応インピーダンスマッチングにおいて特に有用である。これは、第１の領域に対する接点における高オームＡＣ接続状態及びそのシングルエンド実施に基づく本発明に係るデバイスの優れた線形特性に起因している。
低オーム接点は、特に、１０−６Ωｃｍ／未満の抵抗、好ましくは０．３−３．１０−７１０−６Ωｃｍ／の範囲の抵抗を有する接点である。特に、バラクタスタックの縦型配置が使用される場合、いくつかの更なる実施が存在する。第１の実施は、高濃度にドープされた基板層を設けることである。あるいは、第３の領域が金属接点に対して直接に接続され又は基板を貫通する短い経路のみを介して接続される。そのような接点は、基板を介した垂直相互接続部を設けることにより得られてもよい。そのような垂直相互接続部は、ドライエッチング、又は、ドライエッチングとウェットエッチングとの組み合わせを用いた後、特にポリシリコンシード層とその上の電気メッキ層とに基づく導電材料を充填することにより設けられてもよい。
基板に存在する第３の領域に対する低オーム接点を設けるための更に他の選択肢は、局部的な基板除去である。これは基板の第２の側面からエッチングすることにより実現され、このエッチングは任意的には研削又は研磨ステップの後に行われる。エッチングはウェット化学エッチングを用いて適切に行われ、その場合、シリコン基板が使用され、ＫＯＨがエッチャントとして適している。このプロセスは、シリコンオンインシュレータ基板の使用により簡略化される。これは、インシュレータ層（絶縁層）がエッチング停止層としての機能を果たすからである。しかしながら、これは、特にバラクタスタックが基板の第１の側面上のエピタキシャル層中に形成されることが好ましいという事実を考慮すると、必ずしも必要ではない。その結果、高濃度にドープされた接点領域を含むメサを介したこの領域の保護が適切である。
第１、第２及び第３の領域が半導体材料の基板に存在し、当該基板が少なくとも５００Ω／ｃｍの抵抗率、好ましくは１ｋΩ／ｃｍを超える抵抗率、更に好ましくは３ｋΩ／ｃｍを超える抵抗率を有していると有利である。抵抗率が高い基板を使用すると、容量損失及び誘導損失の両方が減少する。誘導損失は、インダクタ及びストリップラインにおいて最も重要となる傾向があるが、中心接点のかなりの容量負荷が本発明のバラクタスタックの歪みに悪影響を及ぼす。
本発明のバラクタスタックは、バランにおける共振器、電子チューナ、移相器等のような他の受動素子と組み合わせて使用することができる。特に、大きい付加的な歪みを何ら伴わない連続的な動的同調の選択肢は、複数の用途を与えることができる。しかしながら、高周波用のインピーダンスマッチングネットワークの一部としてバラクタスタックを使用することが好ましい。
このバラクタスタックは、低い直列抵抗及び最小の歪みとともに、約２．５、例えば８乃至２０ｐＦの同調範囲を与える。また、携帯電話におけるインピーダンスマッチングでの使用のために必要な絶縁破壊レベルを満たすことができる。これらの絶縁破壊レベルは、数ボルト程度又はそれ以上であり、いくつかの用途では１０乃至１５Ｖ程度である。ここで、絶縁破壊電圧は、基本的に、第２及び第３の領域での均一なドーピングの低下により積極的に影響され、一方、層厚が増大させられる。
更なる実施の形態において、デバイスは、第１のバラクタスタックと同様の第２のバラクタスタックを形成する第３及び第４のバラクタを備えている。これらのバラクタスタックは、直列に接続される。これは、同調レンジの増大及び電圧処理能力の向上をもたらす。特に、バラクタごとの絶縁破壊電圧が増大される。バラクタスタックの直列実施のこのケースでは、中間ダイオード接点において十分に高いインピーダンスをもって個々のバラクタの適切なバイアスが加えられなければならない。その後においてのみ、両方のバラクタスタックの組み合わせのＱ値（Ｑ−ｆａｃｔｏｒ）が、同じ電圧制御レンジを有する一つのバラクタダイオードのＱ値と同一になる。この直列構造の小さな欠点は、所定のキャパシタンスにおける高い面積消費、及び、製造又はマスクレイアウトにおける若干高い複雑度である。
他の実施の形態においては、第２及び第３の領域において幅広いバンドギャップ材料が使用される。そのような材料を用いると、シリコンの場合よりも更に均一なドーピングレベルを得ることができる。この均一なドーピングレベルは、絶縁破壊が起こり得るウィークポイントの数を減少させる。非常に良好な均一性を得るためには、少なくとも第２及び第３の領域が、好ましくは第１の領域もエピタキシャル成長されることが非常に好ましい。
更なる実施の形態において、第１及び第２のバラクタ素子は、基板の他の領域から絶縁される基板領域内に存在している。そのような絶縁は、特に基板が高オームである場合即ち基板が上記実施例のように高い抵抗率を有している場合に、任意の電荷キャリアが基板を通じて流れることを防止する。電荷キャリアの拡散は、基板中の他の場所に存在するトランジスタ及びダイオードの動作に弊害をもたらす。絶縁に関する実施の形態は、電荷キャリアを再結合する目的で第１の導電率、タイプ、層のウェルを含んでいる。あるいは、基板領域の周囲で酸化物ボックスを使用することができる。そのような酸化物ボックスは、基板中のリング形状の垂直トレンチ及び埋め込み酸化物層を併用して得ることができる。これに加えて、電子ビーム照射及び基板中の金属粒子の封入が電荷キャリアの分配を妨げる場合がある。
特にそのような絶縁を用いる場合、バラクタダイオードと同じ基板中にピンダイオードが存在することが更に好ましい。適応インピーダンスマッチングで使用されるべきピンダイオードの上記問題にも拘わらず、これらの構成要素はバンドスイッチとしての使用に非常に適している。縦型ピンダイオード及び横型ピンダイオードの両方が適用可能である。縦型ピンダイオードは、現在は良好に機能するが、接触が難しいという欠点を有している。また、横型ピンダイオードの構造は、個々のピンダイオードごとに簡単に修正できる。その結果、ピンダイオードのサイズ、特にその領域のサイズは、その意図された用途の周波数帯域に応じて設定することができる。可変キャパシタンスとしてのバラクタスタックとスイッチとしての横型ピンダイオードとを組み合わせると、インピーダンスマッチング及びバンドスイッチングのための統合ネットワークを形成することができる。無論、バンドスイッチの数は、結果として一つに限定されず、受信帯域と送信帯域との間及び異なる周波数の帯域間で分割を行うために増加させることができる。また、インピーダンスマッチングネットワークは、必要に応じてバランを備えることもできる。
適切な実施の形態において、第１の領域は、第１の領域中の他の層とは異なる材料からなる再結合層を備えている。異なる材料からなる再結合層は、第１の領域の必要な厚さを効果的に減少させる。再結合層に適した材料としてはＳｉＧｅ及びＡｌが挙げられる。
本発明に係るデバイスは、シリコン基板上で、シリコン、及び、任意的にＳｉＧｅ又はＡｌからなるエピタキシャル成長された層と共に適切に具現化される。しかしながら、ＧａＡｓ，ＡｌＧａＡｓ，ＩｎＰ等の広帯域材料が使用されることも排除されない。また、処理後に基板が部分的に又はほぼ完全に除去されてもよく、第１、第２及び第３の領域のエピタキシャル成長を可能にする他の基板が使用されてもよい。
図面を参照して、本発明のこれらの態様及び他の態様について更に説明する。
図面は、一定の比例に拡大又は縮小して描かれていない。異なる図面における類似又は同じ部分は、同じ参照符号により示されている。図示のデバイスは、別個の存在ではあるが、更なる構成要素を有する回路中に組み込まれるのが好ましいことは理解されるべきである。
図１は、本発明に係るデバイス１００の第１の構成の概略断面図を示している。デバイス１００は、第１の側面１１と反対側の第２の側面１２とを有する半導体材料、この場合はシリコンからなる基板１０を備えている。基板は、第１の領域として使用される高濃度にドープされた層３１を備えている。この実施例では、第１の領域３１が１×１０１９ｃｍ−３の濃度でｐ型ドープされている。また、同時に、第１の領域はかなりの導電性を有している。第１の領域３１は、エピタキシャル成長されることが好ましいが、それ自体当業者に知られているように、注入若しくは拡散又はこれらの組み合わせによってドープすることができる。第１の領域３１は接点４１を有している。この接点は、この場合、レジスタ（図示せず）に対して電気的に接続されるタングステン層である。ＳｉＣｒ又はＮｉＣｒ等の適当なレジスタ材料を接点４１として選択することによりこのレジスタを接点４１中に組み込むことができることは理解されるであろう。あるいは、レジスタを半導体基板１０中に組み込むこともできる。接点４１は、第２の領域３２及び第３の領域３３の形成後に基板１０の第１の側面１１上に設けられる。
第２の領域３２及び第３の領域３３は、この実施例では、約０．５μｍの層厚でエピタキシャル成長される。ドーパント濃度は１×１０１７ｃｍ−３である。ドーパントは、第１の領域３１のドーパントと反対の導電型、この場合にはｎ型を有している。第２の領域３２及び第３の領域３３は、互いに２．０μｍの距離をもって画定されている。第１の領域３１と第２の領域３２との間には、第１の接合部２０が形成されている。第１の領域３１と第３の領域３３との間には、第２の接合部３０が形成されている。ドーパントの均一な分布に起因して、接合部２０，３０は、階段接合となっている。接合部２０，３０は、第１及び第２のバラクタダイオードのコアを形成している。これらの接合部は逆直列（ａｎｔｉ−ｓｅｒｉｅｓ）形態をなしており、これは接点４１の影響である。非常に対称的なデバイスを形成するため、接合部２０，３０の面積は互いに等しくなっている。同調フィルタ（チューナブルフィルタ）の一部として機能するため、第２の領域３２が信号に接続され、第３の領域３３がグランドに接続されている。
基板１０は、１ｋΩ／ｃｍを超える抵抗を有する高オームであることが好ましい。そのような高オーム基板は特にインダクタ及びコンデンサの形成に適している。バラクタダイオードから基板への電荷キャリアの拡散を制限するためには、絶縁を設けるのが適している。そのような絶縁は、例えば絶縁材料のキャビティであり、基板に垂直トレンチを設けることにより、また、埋め込み酸化物を形成することにより作製することができる。そのような埋め込み酸化物は、シリコンオンインシュレータ基板を使用しつつ得ることができるが、ＳＩＭＯＸ技術を用いて一つの層を埋め込むことにより得ることもできる。
図２は、図１に示されるデバイスに関してＱ値及び直列抵抗と制御電圧との間の関係が示されているグラフである。左上から右下へと延びるラインは直列抵抗Ｒｓを示しており、左下から右上へと延びるラインはＱ値を示している。バラクタダイオードの適切な逆バイアス状態を与えるために制御電圧が中心接点４１に対して印加される。バラクタダイオードの直列抵抗はバラクタの非空乏領域によって占められるため、バラクタダイオードに空乏層がほとんど存在しない場合、低い逆バイアス電圧状態において最も低いＱ値が見出される。制御電圧が増大すると、非空乏領域が更に小さくなり、そのため、直列抵抗が減少する一方で、Ｑ値が増大する。
図３は、本発明に係るデバイスの第２の実施の形態の概略断面図である。図１は、バラクタダイオードが互いに対して側方に配置される構造を示しているが、この実施の形態は、バラクタダイオードの積層構造である。積層及び中心接点４１を設ける必要性により、第１の接合部２０の接合面積は、第２の接合部３０のそれよりも小さい。ここでは、比率が約１：４である。ここで、第３の領域３３は、高濃度にドープされた基板領域である経路３４を介して接地するため、接点４２に対して接続されている。そのような接点４２に代わる手段として、基板１０の第２の側面１２上に接地が存在していてもよく、また、基板１０の第２の側面１２にビアを設けることができる。製造されたデバイスは、第２及び第３の領域３２，３３ではｎドープされ、第１の領域３１ではｐ型ドープされる。反対のドーピングも可能であるが、その場合は、十分に階段接合を得るために更に困難な製造が必要となる。第２の領域、第１の領域及び第３の領域は、それぞれ０．５μｍ、０．１μｍ及び０．５μｍの厚さを有している。しかしながら、好ましくは、例えばＳｉＧｅの再結合層と組み合わせると、更に薄いｐ型ドープされた第１の領域３１も可能である。この場合、側縁にバリアが必要になる場合もある。
層はエピタキシャル成長される。市販のランプ加熱シングルウェーハリアクタであるＡＳＭ Ｅｐｓｉｌｏｎ Ｏｎｅでは、ＡＰ／ＬＰＣＶＤが利用される。層は、ＳｉＣｌ２Ｈ２及び−任意的に第１の領域において−ＧｅＨ４を前駆物質として使用し、Ｂ２Ｈ６及びＰＨ３をドーパント源として使用し、Ｈ２をキャリアガスとして使用して７００℃で堆積された。経路３４は、リン注入ステップにより設けられる。ウェーハは、最初に１１５０℃で９０秒間ベーキング処理されて自然酸化物が除去される。このプリベークはリン注入をアニールする。深刻なオートドーピングを引き起こす第１の側面１１でのリンの蓄積を回避するため、プリベークが低圧（６０Ｔｏｒｒ）で且つ高いＨ２流量（５０ｓｌｍ）を伴って行われた後、７００℃で１０ｎｍの非ドープＳｉ層が堆積される。これらのプリベーク状態は、表面からのリン脱離を促進する。低温堆積中は、リン取り込みが高く、一方、バルクからの固体拡散及び表面に対する偏析は低い。
その後、上記層が成長させられた。ドーパント分離のために厚さが５ｎｍの非ドープＳｉ層が挿入された。接合の急激さ（ａｂｒｕｐｔｎｅｓｓ）は、２−３ｎｍにつき１０年程度の導電性変化であることが好ましい。これは、ｐドープ領域とｎドープ領域との間に約１０ｎｍの中間領域をもたらす。しかしながら、急激さは、この中間領域が約５０ｎｍの厚さを有し得る限りではそれほど重大ではない。
エピタキシャル成長された第２の領域の一部として高濃度ドープ領域が成長させられ、その上にＡｌ又はＡｌ．９９Ｓｉ．０１等のＡｌ合金からなる層が設けられ、第２の領域３２に対する接点が形成される。これは従来の態様で行われる。
レーザアニーリングを用いて第１の領域３１に対する接点４１が形成される。この技術は、四つの主要なステップを含んでいる。最初に、接点４１の領域を露光するためにマスクが設けられてパターニングされる。このマスクは、この実施例では２層構造であり、３００ｎｍの熱ＳｉＯ２からなる第１の層と６００ｎｍのＡｌ．９９Ｓｉ．０１からなる第２の層とを備えている。両方の層における代替物、例えば第２の層においてはポリシリコンも考えられる。第２のステップでは、３分間に亘る０．５５％ＨＦ中での浸漬エッチング後に注入（打ち込み）を行って、約２００ｎｍのＡｌ．９９Ｓｉ．０１と共にコンタクトウインドウの自然酸化膜が除去される。注入は、例えばＢＦ２ ＋を用いて５ｋｅＶで且つ１０１５ｃｍ−２のドーズ量で行われる。その後、９００乃至１１００ｍＪ／ｃｍ２の範囲のエネルギを用いてレーザアニーリングが行われる。ＸＭＲ７１００システムに組み込まれたＸＭＲ５１２１レーザを使用して実験が行われた。このシステムは、約５００ｍＪ／ｐｕｌｓｅのエネルギで動作させられるＸｅＣｌエキシマレーザ（λ＝３０８ｎｍ）を有している。半値全幅は６０ｎｓであり、繰返し率は３０Ｈｚである。最大スポットサイズは１０×１０ｍｍ２であり所望のエネルギ密度を得るために調整することができる。アニーリングプロセスは、１０−７Ｔｏｒｒを下回る圧力で真空チャンバ内において室温で行われる。ビームホモジナイザを使用することにより、レーザビーム強度の均一性は、１０×１０ｍｍ２のビーム面積内で約１０％となる。接点４１を設ける最後のステップは、マスクの第２の層が上記ＨＦ溶液中でのエッチングステップで除去された後における金属、例えば５００ｎｍＡｌ．９９Ｓｉ．０１の実際の堆積を含む。堆積後、４００℃でアニールして３０分間持続させる。
経路３４に対する接点４２においては、レーザアニーリング、又は、シリサイデーション若しくは直接メタライゼーションを使用することができる。また、好ましくは１０−６Ωｃｍ／未満の抵抗を有する低オーム接点を設けるための他の方法が使用されてもよい。
結果として得られるダイオードは、約０．５ｆＦ／μｍ２の容量を有する。１乃至５０ｐＦの範囲の容量、この場合には２０ｐＦが選択される。これにより、中心接点の電圧に応じて、１／２．５の８乃至２０ｐＦの範囲で容量を変化させることができる。
図４は、本発明に係るデバイスの第３の実施の形態の概略断面図を示している。図示のデバイス１００は、横型デバイスである。この場合、第１の領域３１は金属を含んでおり、結果として得られるダイオードはショットキーダイオードである。また、第２の領域３２及び第３の領域３３に対する低オーム接点４２，４３は、それ自体知られている基板転写技術において、基板１０の少なくとも部分的な除去により形成される。この技術は、例えば、基板を通じたボンドパッドの開放に関する米国特許第５５０４０３６号に開示されている。尚、この明細書は、参照することにより本願に組み込まれる。
ショットキーダイオードと基板転写技術との組み合わせにより良好な結果及び製造可能性が得られることは理解されるであろうが、基板転写技術が半導体材料の第１の領域３１との組み合わせにおいて適用されることが排除されるものではなく、また、他の接点を有するショットキーダイオードが使用されることが排除されるものでもない。ここでは、第１の領域に対する接点は示されていない。構造は、誘電体材料（図示せず）を用いて安定化される。
図５ａは、本発明に係るダブルバラクタ１００を備える単純な２段階マッチングネットワーク２００の電気回路図を示している。第１のダイオード２０の入力は、ＤＣ遮断キャパシタ７０及びＤＣ供給インダクタンス８０に対して接続されている。電源９０は、５０Ωのインピーダンスを有するとともに、０．９５ＧＨｚ及び１．０５ＧＨｚの周波数を与える。第２のダイオード３０の入力は、グランド６０に接続されている。中心接点４１は、この場合は１０ＭΩの抵抗を有する高オームレジスタ５０に対して接続されている。バラクタデバイス１００のキャパシタンスを除き、総ての素子値は一定である。適応マッチングネットワーク２００は、Ｒｌｏａｄ５０の１：４同調範囲を有している。同調は、一つの制御電圧の使用により実施される。Ｒｌｏａｄ５０の中間値は、マッチングにおいてわずかな仮想エラーを受け容れる場合に可能である。トランジスタ５５は、数オームのインピーダンスと、０．５Ｗの二つのトーン（２７ｄＢｍ）に亘って分けられる１Ｗの出力とを有している。バラクタデバイス１００は、この実施例では、適応マッチングネットワーク２００の低インピーダンス部分に存在しているが、これは必ずしも必要ではない。選択された用途は、価値の高いバラクタデバイス１００の使用を要し、従って、電圧振れが比較的低い。
図５ｂは、電圧処理能力を高めるために二つのバラクタスタックが組み合わせられる場合の電気的構造を示している。この場合、デバイス１００は、バラクタ２０，３０に加えてバラクタ２２０，２３０を備えている。出力４１，２４１，３４１の数が増加させられているため、それに応じてレジスタ５０，２５０，３５０の数も増加させられている。総てのレジスタは、１０ｋΩの抵抗を有している。四つのバラクタ２０，３０，２２０，２３０は、一つのデバイス１００に適切に組み込まれる。厚いエピ層が使用される図５ａの構造と比較したこの構造２００の利点は、より高いＱ値及びより低い制御電圧である。
マッチングネットワーク構造は、図７に示されるスミスチャートに基づいている。ここで、点線で示されるバラクタデバイス１００の定コンダクタンス円と定リアクタンス円（破線で示されている）との交差は、結果としてオームマッチング状態Ａ，Ｂをもたらす。図から分かるように、Ａ乃至Ｂにおいては３乃至４の比率が選択されたが、これは非常に簡単に変更することができる。定コンダクタンス円上に亘って点Ｘを動かす（Ｃ２及びＬ２を適合させる）ことにより、必要なバラクタ値の比率、従って、必要な制御電圧範囲に影響を与えることができる。正規化インピーダンスを変化させることにより、インピーダンス範囲をシフトアップ及びシフトダウンすることができる。
図６は、マッチングネットワーク２００の更に精巧な実施を示している。この実施例において、インダクタ８０は、パラレルスイッチキャパシタ８１及びレジスタ８２を介してグランド６０に接続されている。インダクタは２．０７ｎＨの値を有しており、キャパシタは３．２ｐＦのキャパシタンスを有しており、レジスタは５０Ωの値を有している。ＤＣ遮断キャパシタの代わりに、０．４７５ｎＨの更なるインダクタ７１が電源９０と第１のダイオードとの間に配置されている。ここで、電源は３Ωのインピーダンスを有している。レジスタ５０は、この実施例では１０ｋΩである。制御電圧が１から７まで変化させられており、それにより、ポート１においてインピーダンスが１／３だけ変化する。これらの値を更に高い値まで変化させることができるが、さしあたり、我々が基本原理の例証にとどめることに留意されたい。１Ｗ出力における関連する電圧は７Ｖを下回ったままである。第３の相互変調歪み及び高調波の結果として得られるレベルは、完全階段接合（粒度（ｇｒａｄｉｎｇ）係数Ｍ＝０．５によって特定される）において及び全制御レンジにおいて６５ｄＢｃよりも良好である。標準的なＳｉＧｅ ＢｉＣＭＯＳプロセス値に対応する粒度係数Ｍ＝０．５２６においては、この数字が５５ｄＢｃまで減少する。バラクタデバイス２００の電圧依存の直列抵抗は、回路の線形性に大きな影響を与えないと思われる。
図８は、本発明に係るバラクタデバイス１００と低雑音増幅器（ＬＮＡ）１２０と電力増幅器（ＰＡ）１１０とを備えるバランの電気回路図を示している。コンデンサ７０，７４は、バラクタデバイス１００をＰＡ１１０から絶縁し、いずれも０．５５ｐＦの値を有している。これらのコンデンサは、０．９８ｎＨのインダクタンスを有するインダクタ８２によって結合されている。両方のラインは、８．１ｐＦのコンデンサ９１，９２を介して及び１００ｋΩのレジスタＲ１，Ｒ２を介してグランドに接続されている。更に電源９０も設けられている。コンデンサ７２，７３は、バラクタデバイス１００をＬＮＡ１２０から絶縁する。コンデンサ７２，７３は、４．１ｐＦの値を有するとともに、インダクタ３．８９ｎＨによって結合されている。バラクタデバイスは、ＰＡがオンに切り換えられると、伝送周波数に効果的なショートを与える。このようにして、ＬＮＡは、ＰＡによって引き起こされる非常に高い電圧状態から保護される。受信モードでは、ＰＡがオフに切り換えられ、ＬＮＡがアンテナと適合されるようにバラクタ値が変化させられる。
図９は、本発明に係るデバイスにおける測定データを伴うグラフを示している。図４に概略的に示されるデバイスに関して測定が行われた。グラフは、いくつかの駆動電圧に関して、周波数に応じたデバイスのＱ値を示している。Ｑ値は周波数と共に減少しており、これはコンデンサにおける良く知られた周波数依存挙動である。現在のＲＦ動作においては、０．８乃至２．４ＧＨｚのスペクトルが最も関連している。０．８ＧＨｚでは、総ての測定電圧においてＱ値が１００以上である。２．４ＧＨｚでは、測定電圧においてＱ値が４０乃至１２０である。この挙動は優れている。
Claims (17)
- 第１の導電型のドーパントを有する第２の領域と前記第１の導電型のドーパントを有する第３の領域との間に第１の略導電領域が存在するように逆直列形態で接続される第１及び第２のバラクタを備える半導体デバイスであって、
前記第２及び第３の領域は、当該領域内に均一に分布させられたドーパントを含み、
前記第１の領域には、少なくとも１ｋΩのＡＣ抵抗を有する接点が設けられ又は接続されていることを特徴とする半導体デバイス。 - 前記第２及び第３の領域は、それぞれ、前記第１の領域と対向する界面に界面領域を有し、
前記第２及び第３の領域の前記界面領域は、最大で２の相互比率を有するサイズを有していることを特徴とする請求項１に記載の半導体デバイス。 - 前記第３の領域は、接地されていることを特徴とする請求項１に記載の半導体デバイス。
- 前記第１及び第２のバラクタはバラクタダイオードであり、前記第１の領域と前記第２の領域との間及び前記第１の領域と前記第３の領域との間に接合部が存在することを特徴とする請求項１に記載の半導体デバイス。
- 前記第１及び第２のバラクタはＭＯＳバラクタであり、前記第１の領域と前記第２の領域との間及び前記第１の領域と前記第３の領域との間に絶縁層が存在することを特徴とする請求項１に記載の半導体デバイス。
- 前記第１、第２及び第３の領域は、半導体材料の基板中に存在し、前記基板は、少なくとも５００Ω／ｃｍ、好ましくは１ｋΩ／ｃｍを超える抵抗率を有していることを特徴とする請求項１に記載の半導体デバイス。
- 前記第１及び第２のバラクタダイオードは、インピーダンスマッチングネットワーク内の可変キャパシタンスとして存在していることを特徴とする請求項１、２又は３のいずれか一項に記載の半導体デバイス。
- 前記第１及び第２のバラクタダイオードは、基板の他の領域から絶縁される基板領域内に存在していることを特徴とする請求項１又は３に記載の半導体デバイス。
- バンドスイッチとして使用するための横型ピンダイオードを更に備えていることを特徴とする請求項４又は５に記載の半導体デバイス。
- 前記第１の領域は、半導体材料を含むとともに、前記第１の導電型と反対の第２の導電型のドーパントがドープされていることを特徴とする請求項１に記載の半導体デバイス。
- 前記第１の領域は、前記第１の領域内の他の層とは異なる材料からなる再結合層を備えていることを特徴とする請求項１０に記載の半導体デバイス。
- 前記第１、第２及び第３の領域は、エピタキシャル成長された領域であることを特徴とする請求項１０に記載の半導体デバイス。
- 前記第２及び第３の領域は、抵抗率が最大で１０−６Ωｃｍ／の低オーム接点を有していることを特徴とする請求項１に記載の半導体デバイス。
- 前記第３の領域は、少なくとも局所的な基板除去において得られる金属接点に結合されていることを特徴とする請求項１、２又は１３に記載の半導体デバイス。
- デバイスに組み込まれるレジスタ材料からなる層として抵抗が存在することを特徴とする請求項１に記載の半導体デバイス。
- 前記接合部は、ドーパント分布が前記第１の導電型の均一なドーピングレベルから前記第２の導電型の均一なドーピングレベルへ変化する厚さを有しており、その厚さが最大で５０ｎｍ、好ましくは２０ｎｍ未満であることを特徴とする請求項１に記載の半導体デバイス。
- 前記第１の領域のドーピングレベルと前記第２及び第３の領域のドーピングレベルとの比率は、少なくとも５０、好ましくは１００を超えることを特徴とする請求項１０に記載の半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04104873 | 2004-10-05 | ||
| PCT/IB2005/053171 WO2006038150A2 (en) | 2004-10-05 | 2005-09-26 | Semiconductor device and use thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008516441A true JP2008516441A (ja) | 2008-05-15 |
Family
ID=36142916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007535283A Withdrawn JP2008516441A (ja) | 2004-10-05 | 2005-09-26 | 半導体デバイス及びその使用 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20080191260A1 (ja) |
| EP (1) | EP1800344A2 (ja) |
| JP (1) | JP2008516441A (ja) |
| KR (1) | KR20070069191A (ja) |
| CN (1) | CN100555633C (ja) |
| WO (1) | WO2006038150A2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067977A (ja) * | 2008-09-08 | 2010-03-25 | Cree Inc | ドープされた電圧阻止層を含むバラクタダイオード |
| JP2017201700A (ja) * | 2014-03-05 | 2017-11-09 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ピクセル化された容量制御ｅｓｃ |
| WO2021221087A1 (ja) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | 半導体装置及びモジュール |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100747657B1 (ko) * | 2006-10-26 | 2007-08-08 | 삼성전자주식회사 | 매크로 및 마이크로 주파수 튜닝이 가능한 반도체 소자 및이를 갖는 안테나와 주파수 튜닝 회로 |
| CN101924142B (zh) * | 2009-06-17 | 2011-09-14 | 中国科学院微电子研究所 | 一种GaAs肖特基变容二极管及其制作方法 |
| DE102011004936A1 (de) * | 2011-03-02 | 2012-09-06 | Siemens Aktiengesellschaft | Röntgendetektor und medizinisches Röntgengerät |
| WO2014128339A1 (en) * | 2013-02-22 | 2014-08-28 | Nokia Corporation | Apparatus and methods for wireless coupling |
| US10109623B2 (en) | 2014-05-08 | 2018-10-23 | Qorvo Us, Inc. | Dual-series varactor EPI |
| US20160133758A1 (en) * | 2014-05-08 | 2016-05-12 | Triquint Semiconductor, Inc. | Dual stack varactor |
| US20150325573A1 (en) * | 2014-05-08 | 2015-11-12 | Triquint Semiconductor, Inc. | Dual stack varactor |
| US9484471B2 (en) | 2014-09-12 | 2016-11-01 | Qorvo Us, Inc. | Compound varactor |
| US9590669B2 (en) | 2015-05-08 | 2017-03-07 | Qorvo Us, Inc. | Single varactor stack with low second-harmonic generation |
| US10229816B2 (en) | 2016-05-24 | 2019-03-12 | Mks Instruments, Inc. | Solid-state impedance matching systems including a hybrid tuning network with a switchable coarse tuning network and a varactor fine tuning network |
| US20190363198A1 (en) * | 2018-05-25 | 2019-11-28 | Qualcomm Incorporated | Gallium-nitride-based transcaps for millimeter wave applications |
| US10615294B2 (en) | 2018-06-13 | 2020-04-07 | Qualcomm Incorporated | Variable capacitor |
| DE102018213635B4 (de) * | 2018-08-13 | 2020-11-05 | Infineon Technologies Ag | Halbleitervorrichtung |
| DE102018213633B4 (de) | 2018-08-13 | 2024-08-29 | Infineon Technologies Ag | Halbleitervorrichtung |
| CN115241163A (zh) * | 2021-04-23 | 2022-10-25 | 京东方科技集团股份有限公司 | 可调滤波器及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7215200A (ja) * | 1972-11-10 | 1974-05-14 | ||
| US4005466A (en) * | 1975-05-07 | 1977-01-25 | Rca Corporation | Planar voltage variable tuning capacitors |
| US4709409A (en) * | 1986-08-25 | 1987-11-24 | Ma John Y | TVRO receiver with surface mounted high frequency voltage-controlled oscillator |
| BE1008384A3 (nl) * | 1994-05-24 | 1996-04-02 | Koninkl Philips Electronics Nv | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal. |
| US5557140A (en) * | 1995-04-12 | 1996-09-17 | Hughes Aircraft Company | Process tolerant, high-voltage, bi-level capacitance varactor diode |
| SE9604691L (sv) * | 1996-12-19 | 1998-06-20 | Ericsson Telefon Ab L M | Oscillator |
| SE521637C2 (sv) * | 1999-09-13 | 2003-11-18 | Ericsson Telefon Ab L M | Staplad VCO-resonator |
| JP2004241624A (ja) * | 2003-02-06 | 2004-08-26 | Mitsubishi Electric Corp | 電圧制御発振回路 |
| US6774737B1 (en) * | 2003-04-30 | 2004-08-10 | Motorola, Inc. | High Q resonator circuit |
| US7426225B2 (en) * | 2004-02-19 | 2008-09-16 | Sumitomo Electric Industries, Ltd. | Optical sub-assembly having a thermo-electric cooler and an optical transceiver using the optical sub-assembly |
-
2005
- 2005-09-26 KR KR1020077010253A patent/KR20070069191A/ko not_active Application Discontinuation
- 2005-09-26 EP EP05784803A patent/EP1800344A2/en not_active Withdrawn
- 2005-09-26 JP JP2007535283A patent/JP2008516441A/ja not_active Withdrawn
- 2005-09-26 CN CNB2005800336990A patent/CN100555633C/zh not_active Expired - Fee Related
- 2005-09-26 WO PCT/IB2005/053171 patent/WO2006038150A2/en active Application Filing
- 2005-09-26 US US11/576,811 patent/US20080191260A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010067977A (ja) * | 2008-09-08 | 2010-03-25 | Cree Inc | ドープされた電圧阻止層を含むバラクタダイオード |
| US8796809B2 (en) | 2008-09-08 | 2014-08-05 | Cree, Inc. | Varactor diode with doped voltage blocking layer |
| JP2017201700A (ja) * | 2014-03-05 | 2017-11-09 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ピクセル化された容量制御ｅｓｃ |
| JP6998136B2 (ja) | 2014-03-05 | 2022-01-18 | アプライド マテリアルズ インコーポレイテッド | ピクセル化された容量制御ｅｓｃ |
| WO2021221087A1 (ja) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | 半導体装置及びモジュール |
| JPWO2021221087A1 (ja) * | 2020-05-01 | 2021-11-04 | ||
| JP7420230B2 (ja) | 2020-05-01 | 2024-01-23 | 株式会社村田製作所 | 半導体装置及びモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100555633C (zh) | 2009-10-28 |
| WO2006038150A3 (en) | 2006-07-20 |
| KR20070069191A (ko) | 2007-07-02 |
| EP1800344A2 (en) | 2007-06-27 |
| CN101036228A (zh) | 2007-09-12 |
| US20080191260A1 (en) | 2008-08-14 |
| WO2006038150A2 (en) | 2006-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008516441A (ja) | 半導体デバイス及びその使用 | |
| US11606087B2 (en) | Methods and apparatuses for use in tuning reactance in a circuit device | |
| Bennett et al. | Device and technology evolution for Si-based RF integrated circuits | |
| US11817450B2 (en) | Heterolithic integrated circuits including integrated devices formed on semiconductor materials of different elemental composition | |
| US11640960B2 (en) | Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor | |
| US6683341B1 (en) | Voltage-variable capacitor with increased current conducting perimeter | |
| US11574906B2 (en) | Monolithic multi-I region diode switches | |
| US11233047B2 (en) | Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon | |
| Kaper et al. | Signal generation, control, and frequency conversion AlGaN/GaN HEMT MMICs | |
| EP0508128B1 (en) | Four port monolithic GaAs PIN diode switch | |
| EP1969638A2 (en) | Semiconductor device and circuit having multiple voltage controlled capacitors | |
| US7064359B2 (en) | Switching semiconductor device and switching circuit | |
| JP5026257B2 (ja) | 電子装置 | |
| Nanver et al. | Improved RF devices for future adaptive wireless systems using two-sided contacting and AlN cooling | |
| US7750442B2 (en) | High-frequency switch | |
| Tayrani et al. | X-band SiGe monolithic control circuits | |
| Nanver et al. | RF/microwave device fabrication in silicon-on-glass technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080626 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080925 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20110405 |