CN115241163A - 可调滤波器及其制备方法 - Google Patents
可调滤波器及其制备方法 Download PDFInfo
- Publication number
- CN115241163A CN115241163A CN202110439246.9A CN202110439246A CN115241163A CN 115241163 A CN115241163 A CN 115241163A CN 202110439246 A CN202110439246 A CN 202110439246A CN 115241163 A CN115241163 A CN 115241163A
- Authority
- CN
- China
- Prior art keywords
- capacitor
- plate
- inductor
- substrate base
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开提供一种可调滤波器及其制备方法,属于电子技术领域。本公开的可调滤波器,其包括:衬底基板,其具有沿其厚度方向相对设置的第一表面和第二表面;所述衬底基板具有沿其厚度方向贯穿的第一连接过孔;至少一个电感和至少一个电容,集成在所述衬底基板上;其中,所述至少一个电感中的每个包括设置在所述第一表面上的第一子结构,设置在所述第二表面上的第二子结构,以及设置在所述第一连接过孔内的第一连接电极,且所述第一连接电极将所述第一子结构和所述第二子结构连接,形成所述电感的线圈结构。
Description
技术领域
本公开属于电子技术领域,具体涉及一种可调滤波器及其制备方法。
背景技术
在当代,消费电子产业发展日新月异,以手机特别是5G手机为代表的移动通信终端发展迅速,手机需要处理的信号频段越来越多,需要的射频芯片数量也水涨船高,而获得消费者喜爱的手机形式向小型化、轻薄化、长续航不断发展。在传统手机中,射频PCB板上存在大量的分立器件如电阻、电容、电感、滤波器等,它们具有体积大、功耗高、焊点多、寄生参数变化大的缺点,难以应对未来的需求。射频芯片相互间的互联、匹配等需要面积小、高性能、一致性好的集成无源器件。目前市场上的集成无源器件主要是基于Si(硅)衬底和 GaAs(砷化镓)衬底。Si基集成无源器件具有价格便宜的优点,但Si本身有微量杂质(绝缘性差)导致器件微波损耗较高,性能较差;GaAs基集成无源器件具有性能优良的优点,但价格昂贵。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提供一种可调滤波器及其制备方法。
本公开实施例提供一种可调滤波器,其包括:
衬底基板,其具有沿其厚度方向相对设置的第一表面和第二表面;所述衬底基板具有沿其厚度方向贯穿的第一连接过孔;
至少一个电感和至少一个电容,设置在所述衬底基板上;其中,所述至少一个电感中的每个包括设置在所述第一表面上的第一子结构,设置在所述第二表面上的第二子结构,以及设置在所述第一连接过孔内的第一连接电极,且所述第一连接电极将所述第一子结构和所述第二子结构连接。
其中,所述至少一个电容包括第一电容和第二电容;所述电感的数量为一个;所述第二电容包括沿背离所述衬底方向依次设置的第一极板和第二极板,以及位于所述第一极板和所述第二极板之间,且叠层设置在P型半导体层、本证半导体层和N型半导体层;
所述电感的第一引线端连接第一信号端,所述电感的第二引线端连接所述第二信号端和第一电容的第一极板;所述第一电容的第二极板连接所述第二电容的第二极板和第一偏置电压端;所述第二电容的第一极板连接第二偏置电压端。
其中,所述电感的第二子结构、第一电容的第一极板和所述第二电容的第一极板同层设置,且材料相同;和/或,
所述第一电容的第一极板和所述第二电容的第二极板同层设置,且材料相同。
其中,在所述第二电容的第二极板背离所述衬底基板的一侧设置有第一层间介质层,在所述第一层间介质层背离所述衬底基板的一侧形成有所述第一信号端、所述第二信号端、第一偏置电压端和所述第二偏置电压端;
所述第一信号端通过贯穿所述第一层间介质层的第二连接过孔与所述电感的第一引线端连接;所述第二信号端通过贯穿所述第一层间介质层的第三连接过孔与所述第二电容的第二极板连接;所述第一偏置电压端通过贯穿所述第一层间介质层的第四连接过孔与所述第二电容的第二极板连接;所述第二偏置电压端通过贯穿所述第一层间介质层的第五连接过孔与所述第二电容的第一极板连接。
其中,还包括位于所述第一信号端、所述第二信号端、第一偏置电压端和所述第二偏置电压端所在层背离所述衬底基板一侧的第一连接焊盘、第二连接焊盘、第三连接焊盘和第四连接焊盘;
所述第一连接焊盘覆盖在所述第一信号端背离所述衬底基板的一侧;所述第二连接焊盘覆盖在所述第二信号端背离所述衬底基板的一侧;所述第三连接焊盘覆盖所述第一偏置电压端背离所述衬底基板的一侧;所述第四连接焊盘覆盖所述第二偏置电压端背离所述衬底基板的一侧。
其中,所述至少一个电感包括第一电感和第二电感;至少一个电容包括第三电容和第四电容;
所述可调谐滤波器包括第一谐振单元和第二谐振单元,第一开关晶体管、第二开关晶体管、第三开关晶体管;其中,所述第一谐振单元包括第一电感和第三电容;所述第二谐振单元包括第二电感和第四电容;
所述第一电感的第一引线端连接第三信号端,所述第一电感的第二引线端连接所述第三电容的第一极板;所述第三电容的第二极板连接所述第一开关晶体管的第一极;所述第一开关晶体管的第二极连接第四信号端;所述第一开关晶体管的控制极连接第一控制信号端和所述第二开关晶体管的第一极;所述第二开关晶体管的第二极连接参考电压端;所述第二开关晶体管的控制极连接第二控制信号端和所述第三开关晶体管的控制极;所述第三开关晶体管的第一极连接所述第三电容的第二极板;所述第三开关晶体管的第二极连接第四电容的第二极板;所述第四电容的第一极板连接所述第二电感第二引线端;所述第二电感的第一引线端连接第五信号端。
其中,所述第一电感的第二子结构、所述第二电感的第二子结构、所述第三子电容的第一极板、所述第四电容的第一极板、所述第一开关晶体管的第一极和第二极、所述第二开关晶体管的第一极和第二极、所述第三开关晶体管的第一极和第二极同层设置,且材料相同;和/或,
所述第三电容的第二极板、所述第四电容的第二极板、所述第一开关晶体管的控制极、所述第二开关晶体管的控制极、所述第三开关晶体管的控制极同层设置,且材料相同。
其中,在所述第二电容的第二极板背离所述衬底基板的一侧设置有第一层间介质层,在所述第一层间介质层背离所述衬底基板的一侧形成有所述第三信号端、所述第四信号端、所述第五信号端;所述第一控制信号端、所述第二控制信号端;
所述第三信号端通过贯穿所述第一层间介质层的第六连接过孔与所述第一电感的第一引线端连接;所述第四信号端通过贯穿所述第一层间介质层的第七连接过孔与所述第三电容的第二极板连接;所述第五信号端通过贯穿所述第一层间介质层的第八连接过孔与所述第二电感的第一引线端连接;所述第一控制信号端通过贯穿所述第一层间介质层的第九连接过孔与所述第一开关晶体管的控制极连接;所述第二控制信号端通过贯穿所述第一层间介质层的第十连接过孔与所述第二开关晶体管的控制极和所述第三开关晶体管的控制极连接。
其中,所述可调滤波器还包括位于所述第三信号端、所述第四信号端、所述第五信号端、所述第一控制信号端、所述第二控制信号端所在层背离所述衬底基板一侧的第五连接焊盘、第六连接焊盘、第七连接焊盘、第八连接焊盘和第九连接焊盘;
所述第五连接焊盘覆盖在所述第三信号端背离所述衬底基板的一侧;所述第六连接焊盘覆盖在所述第四信号端背离所述衬底基板的一侧;所述第七连接焊盘覆盖所述第五信号端背离所述衬底基板的一侧;所述第八连接焊盘覆盖所述第一控制信号端背离所述衬底基板的一侧;所述第九连接焊盘覆盖所述第二控制信号端背离所述衬底基板的一侧。
其中,所述衬底基板包括玻璃基。
本公开实施例提供一种可调滤波器的制备方法,其包括:
提供一衬底基板,所述衬底基板具有沿其厚度方向相对设置的第一表面和第二表面;所述衬底基板具有沿其厚度方向贯穿的第一连接过孔;
在所述衬底基板上集成至少一个电感和至少一个电容;其中,
形成所述电感包括:
在所述第一表面形成所述电感的第一子结构,在所述第二表面形成所述电感的第二子结构,在所述第一连接过孔内形成第一连接电极;所述第一连接电极将所述第一子结构和所述第二子结构连接,形成所述电感的线圈结构。
附图说明
图1为本公开实施例的一种可调滤波器的电路图。
图2为本公开实施例的电感的俯视图。
图3为图2所示的低通滤波器的截面图。
图4为本公开实施例的一种可调滤波器的制备方法中步骤S11所形成的结构示意图。
图5为本公开实施例的一种可调滤波器的制备方法中步骤S12所形成的结构示意图。
图6为本公开实施例的一种可调滤波器的制备方法中步骤S13所形成的结构示意图。
图7为本公开实施例的一种可调滤波器的制备方法步骤中S14所形成的结构示意图。
图8为本公开实施例的另一种可调滤波器的电路图。
图9a为图8所示的可调滤波器的版图。
图9b为图8所示的可调滤波器的截面图。
图10a为本公开实施例的另一种可调滤波器的制备方法步骤S21所形成的版图。
图10b为本公开实施例的另一种可调滤波器的制备方法步骤S21所形成的结构示意图。
图11a为本公开实施例的另一种可调滤波器的制备方法步骤S22所形成的版图。
图11b为本公开实施例的另一种可调滤波器的制备方法步骤S22所形成的结构示意图。
图12a为本公开实施例的另一种可调滤波器的制备方法步骤S23所形成的版图。
图12b为本公开实施例的另一种可调滤波器的制备方法步骤S23所形成的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明作进一步详细描述。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。同样,“一个”、“一”或者“该”等类似词语也不表示数量限制,而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
本公开实施例中提供一种可调滤波器及其制备方法,该可调谐滤波器可以是低通滤波器、高通滤波器、带通滤波器、带阻滤波器、双工器等等。由此可知,该可调谐滤波器至少包括电容和电感L。其中,电容选通高频信号,阻止低频信号通过;电感L选通低频信号,阻止高频信号通过。图1为本公开实施例的一种可调滤波器的电路图;如图1所示,该可调滤波器为一低通滤波器,其包括第一信号端、第二信号端、第一偏置电压端Bias、第二偏置电压端、电感L、第一电容C1和第二电容C2;其中,第一信号端用作信号输入端Input、第二信号端用作信号输出端Output。第二电容C2采用可调电容,例如:可调电容包括第一极板和第二极板,以及设置在第一极板和第二极板之间的,且依次叠层设置的P型半导体、本征半导体和N型半导体。此时,可以通过控制施加在第一极板和第二极板上的偏置电压,实现电容的可调。
具体的,电感L的第一引线端22连接信号输入端Input,电感L的第二引线端23连接第一电容C1的第一极板31,第一电容C1的第二极板32连接第二电容C2的第二极板32和第一偏置电压端Bias,第二电容C2的第一极板31连接第二偏置电压端。在本公开实施例中,以第二偏置电压端为接地端GND为例,在该种情况下,仅需改变第一偏置电压端Bias上所输入的电压即可改变第二电容C2的大小,以此实现滤波器的频率的可调功能。
为了更清楚图1所示的可调滤波器的具体结构,对于该可调滤波器的各个膜层结构进行说明。其中,该可调滤波器中的电感L、第一电容C1和第二电容 C2是集成在衬底基板上的。例如:电感L采用蛇形线圈,其形成在衬底基板上;第一电容C1的第一极板31和第二电容C2的第一极板31可以与电感L同层设置,且采用相同材料。在第二电容C2的第一极板31背离衬底基板的一侧依次形成P型半导体层、本征半导体层和N型半导体层,在第一电容C1的第一极板31背离衬底基板的一侧形成有层间介质层。在层间介质层背离衬底基板的一侧形成第一电容C1的第二极板32,层间介质层则作为第一电容C1的第一极板 31和第二极板的中间介质。在N型半导体层背离衬底基板的一侧形成有第二电容C2的第二极板32。在第一电容C1的第二极板32和第二电容C2的第二极板 32背离衬底基板的一侧形成有第一层间介质层40,在第一层间介质层40背离衬底基板的一侧形成有信号输入端Input、信号输出端Output、第一偏置电压端 Bias和接地端GND,信号输入端Input通过贯穿第一层间介质层40的第二连接过孔41连接电感L的第一引线端22,信号输出端Output通过贯穿第一层间介质层40的第三连接过孔42连接电感L的第二电容C2的第二极板32,第一偏置电压端Bias通过贯穿第一层间介质层40的第四连接过孔43与所述第二电容 C2的第二极板32连接;所述接地端GND通过贯穿第一层间介质层40的第五连接过孔44与第二电容C2的第一极板31连接。当然,本公开实施例中的可调滤波器还可以包括形成在信号输入端Input、信号输出端Output、第一偏置电压端Bias和第二偏置电压端所在层背离衬底基板一侧的第一连接焊盘51、第二连接焊盘52、第三连接焊盘53和第四连接焊盘54;第一连接焊盘51覆盖在信号输入端Input背离衬底基板的一侧;第二连接焊盘52覆盖在信号输出端Output 背离衬底基板的一侧;第三连接焊盘53覆盖第一偏置电压端Bias背离所述衬底基板的一侧;第四连接焊盘54覆盖接地端GND背离衬底基板的一侧。
在一些示例中,衬底基板包括但不限于玻璃基10、柔性衬底、至少包括有机绝缘层的层间介质层中的任意一种。由于将无源器件集成在玻璃基10上,具有体积小、重量轻、高性能、低功耗等优点,在本公开实施例中衬底基板优选采用玻璃基10。以下,以透明介质层采用玻璃基10为例进行说明。
在一些示例中,为了实现小尺寸滤波器,可以对玻璃基10进行处理形成立体电感L,以减小滤波器的尺寸。例如:图2为本公开实施例的电感L的俯视图;参照图2,电感L的各第一子结构211均沿第一方向延伸,且沿第二方向并排设置;电感L的各第二子结构212均沿第三方向延伸,且沿第二方向并排设置。其中,第一方向、第二方向、第三方向均为不同的方向,在本公开实施例中,以第一方向和第二方向相互垂直,第一方向和第三方向相交且非垂直设置为例。当然,第一子结构211和第二子结构212的延伸方向也可以互换,均在本公开实施例的保护范围内。另外,在本公实施例中以电感L包括N个第一子结构211和N-1个第二子结构212为例进行说明,其中,N≥2,且N为整数。第一子结构211的第一端和第二端分别与一个第一连接过孔11在玻璃基10上正投影至少部分交叠。且一个第一子结构211的第一端和第二端对应不同的第一连接过孔11,也即一个第一子结构211与两个第一连接过孔1111在玻璃基10 上正投影至少部分交叠。此时,电感L的第i个第二子结构212第一端连接第i 个第一子结构211的第一端和第i+1个第一子结构211的第二端,形成电感L 线圈,其中,1≤i≤N-1,且i为整数。
在此需要说明的是,其中,第一引线端22与电感L线圈的第一个第一子结构211的第二端,第二引线端23则与第N个第一子结构211的第一端连接。进一步的,第一引线端22和第二引线端23可以与第二子结构212同层设置,且采用相同的材料,此时第一引线端22可以通过第一连接过孔11与第一个第一子结构211的第二端连接,相应的,第二引线端23则可以通过第一连接过孔11 与第N个第一子结构211的第一端连接。
图3为图2所示的低通滤波器的截面图;如图3所示,该低通滤波器的电感L中的第一子结构211设置在玻璃基10的第一表面上,第二子结构212设置在玻璃基10的第二表面上。低通滤波器的第一电容C1和第二电容C2也设置在第二表面上。
例如:电感L线圈的第二子结构212与第一电容C1的第一极板31和第二电容C2的第一极板31同层设置,且采用相同材料。在第二电容C2的第一极板 31背离衬底基板的一侧依次形成P型半导体层、本征半导体层和N型半导体层,在第一电容C1的第一极板31背离衬底基板的一侧形成有层间介质层。在层间介质层背离衬底基板的一侧形成第一电容C1的第二极板32,层间介质层则作为第一电容C1的第一极板31和第二极板的中间介质。在N型半导体层背离衬底基板的一侧形成有第二电容C2的第二极板32。在第一电容C1的第二极板32 和第二电容C2的第二极板32背离衬底基板的一侧形成有第一层间介质层40,在第一层间介质层40背离衬底基板的一侧形成有信号输入端Input、信号输出端 Output、第一偏置电压端Bias和接地端GND,信号输入端Input通过贯穿第一层间介质层40的第二连接过孔41连接电感L的第一引线端22,信号输出端 Output通过贯穿第一层间介质层40的第三连接过孔42连接电感L的第二电容 C2的第二极板32,第一偏置电压端Bias通过贯穿第一层间介质层40的第四连接过孔43与所述第二电容C2的第二极板32连接;所述接地端GND通过贯穿第一层间介质层40的第五连接过孔44与第二电容C2的第一极板31连接。当然,本公开实施例中的可调滤波器还可以包括形成在信号输入端Input、信号输出端Output、第一偏置电压端Bias和第二偏置电压端所在层背离衬底基板一侧的第一连接焊盘51、第二连接焊盘52、第三连接焊盘53和第四连接焊盘54;第一连接焊盘51覆盖在信号输入端Input背离衬底基板的一侧;第二连接焊盘 52覆盖在信号输出端Output背离衬底基板的一侧;第三连接焊盘53覆盖第一偏置电压端Bias背离所述衬底基板的一侧;第四连接焊盘54覆盖接地端GND 背离衬底基板的一侧。
另外,本公开实施例的可调滤波器中,正因为电容的第一极板和第二极板之间设置有P性半导体层、本征半导体层和N型半导体层,因此可以控制施加在第一极板和第二极板上的偏置电压的大小,实现电容的调节作用,以实现滤波器的频率可调功能。例如:电容的值越大,对低频信号的阻止能力越强。
为了更清楚图3所示的低通滤波器的结构,以下结合该种低通滤波器的制备方法进行说明。需要说明的是,图3仅示意出第二电容C2和电感L的结构,对于第一电容C1图3中并未示意图,其中,第一电容C1的第一极板31和第二电容C2的第一极板31采用一次构图工艺制备,第一电容C1的第二极板32和第二电容C2的第二极板32采用一次构图工艺制备,故在以下描述中,仅对电感L和第二电容C2的制备过程进行说明。
图3所示的低通滤波器的制备方法具体包括如下步骤:
S11、提供一玻璃基10,并在玻璃基10上形成贯穿其厚度方向的第一连接过孔11,如图4所示。
在一些示例中,玻璃基10上的第一连接过孔11可以采用包括但不限于机械打孔、激光打孔、光刻打孔等方式。以下以激光打孔为例对形成第一连接过孔11的过程进行说明。
在一些示例中,步骤S11具体可以包括如下步骤:
(1)清洗:玻璃基10进入清洗机进行清洗。
在一些示例中,玻璃基10的厚度在0.1mm-1.1mm左右。
(2)激光打孔:使用激光器以激光束垂直入射的方式打到玻璃基10表面,以在玻璃基10上形成多个第一连接过孔11。具体的,在激光束与玻璃基10相互作用时,因激光光子能量较高将玻璃基10中的原子电离化并抛射出玻璃基10 表面,随时间增加打的孔逐渐加深,直至打穿整个玻璃基10,也即形成多个第一连接过孔11。其中,一般可选用的激光波长为532nm、355nm、266nm、248nm、 197nm等,激光的脉冲宽度可选1-100fs、1-100ps、1-100ns等,激光器的类型可选连续激光器、脉冲激光器等。激光打孔的方式可以包括但不限于如下两种。第一种方式,当光斑直径较大时,激光束和玻璃基10的相对位置固定,依靠高能量直接把玻璃基10打穿,此时所形成的第一连接过孔11的形状是倒圆台,倒圆台的直径自上而下(由第二表面指向第一表面的方向)依次减小。第二种方式,当光斑直径较小时,激光束在玻璃基10上画圈扫描,光斑聚焦点在不断变化,聚焦焦点深度也在不断变化,自玻璃基10下表面(第一表面)向玻璃基 10上表面(第二表面)画螺旋线,且螺旋半径自下而上依次减小,玻璃基10被激光切割成圆台型,因重力作用而掉落下去,第一连接过孔11因此而形成,该第一连接孔的形状为圆台。
在一些示例中,所形成的第一连接过孔11的孔径在10μm-1mm左右。
(3)HF刻蚀:由于在激光打孔过程会在第一连接过孔11内壁上表面靠近孔的区域约5-20微米范围内形成应力区,该区域内玻璃基10表面凹凸不平呈现熔融态多毛刺,且存在大量的微裂纹和宏观裂缝,并存在有残余应力。此时,使用2%-20%的HF刻蚀液,在适当温度下,进行一定时间的湿法刻蚀,将应力区的玻璃刻蚀掉,使第一连接过孔11内部和表面靠近孔的区域光滑平整,不存在微裂纹、宏观裂缝,并将应力区完全刻蚀掉。
S12、在完成步骤S11的玻璃基10的第一表面上形成电感L线圈的第一子结构211、在第二表面上形成第二子结构212和第二电容C2的第一极板31,以及位于第一连接过孔11中的第一连接电极213,如图5所示。
在一些示例中,步骤S12具体可以包括如下步骤:
(1)生长种子层:采用磁控溅射的方式,在玻璃基10的第一表面上淀积第一金属薄膜作为电镀种子层,在该过程中,第一金属薄膜也会被淀积在第一连接过孔11的内壁上,之后将玻璃基10翻面,同样可以采用测控溅射的方式,在玻璃基10的第二表面上形成第一金属薄膜,当然第二表面上的第一金属薄膜同样作为电镀种子层。
在一些示例中,第一金属薄膜的材料包括但不限于铜(Cu)、铝(Al)、钼 (Mo)、银(Ag)中的至少一种,第一金属薄膜的厚度在100nm-500nm左右,进一步的可以在50nm-35μm。在以下描述中以第一金属薄膜的材料为铜为例。
在一些示例中,为了增加第一金属薄膜与玻璃基10的附着力,在形成淀积第一金属薄膜之前可以在玻璃基10的第一表面和第二表面上,通过包括但不限于磁控溅射的方式形成一层辅助金属薄膜。该辅助金属薄膜的材料包括但不限于镍(Ni)、钼(Mo)合金,钛(Ti)合金中至少一种,例如采用MoNb,辅助金属薄膜的厚度在2nm-20nm左右。
(2)电镀填孔:将玻璃基10放入电镀机台载具上,压上加电焊盘(pad),放入填孔电镀槽(槽中使用专用填孔电解液)中,加电流,电镀液保持在玻璃基10表面持续快速流动,在第一连接过孔11内壁上电镀液中的阳离子获得电子,成为原子淀积在内壁上,通过特殊配比的专用填孔电解液,可以做到主要在第一连接孔内高速淀积金属铜(淀积速度0.5-3um/min),而在玻璃基10的第一表面和第二表面为平整区域,这两个表面上的金属铜的淀积速度极小(0.005-0.05um/min)。随时间增加,第一连接孔的内壁上的金属铜逐渐长厚,甚至可以将第一连接过孔1111完全填实,也即,形成电感L线圈的连接部(也即电感L的螺线区域制备完成),最后取出玻璃并进行去离子水清洗。
(3)第一表面金属图案化:将玻璃基10翻面(第一表面朝上),在第一表面的金属铜层上进行涂胶、曝光、显影,随后进行铜湿法刻蚀,刻蚀完后strip 去胶,第一表面金属图案化完成,此时形成位于第一表面的电感L线的第一子结构211。
(4)第二表面金属图案化:将玻璃基10翻面(第二表面朝上),在第二表面的金属铜层上涂胶、曝光、显影,随后进行铜湿法刻蚀,刻蚀完后strip去胶,第二表面金属图案化完成,此时形成位于第二表面的电感L线圈21的第二子结构212和第二电容C2的第一极板31。
在一些示例中,在步骤二中的(3)第一表面金属图案化之后,(4)第二表面金属图案化之前,还包括在形成有电感L线圈的第一子结构211的玻璃基10 的第一表面上形成第一保护层60,以防止第一子结构211因暴露而被氧化。
其中,第一保护层60的材料为无机绝缘材料。例如:第一保护层60为由氮化硅(SiNx)形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。
S13、在完成步骤S12的玻璃基10上,形成第二电容C2的P型半导体层、本征半导体层、N型半导体层和第二极板,如图6所示。
在一些示例中,步骤S13可以包括在第二电容C2的第一极板31背离玻璃基10的一侧依次沉积P型半导体薄膜、本征半导体薄膜、N型半导体薄膜,以及第二金属薄膜,涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,同时形成包括第二电容C2的P型半导体层、本征半导体层、N型半导体层和第二极板的图形。其中,在一些示例中,第二金属薄膜材料可以与第一金属薄膜的材料相同,故在此不再赘述。P型半导体薄膜的材料可以为P-非晶硅、本征半导体薄膜可以为非晶硅、N型半导体薄膜的材料可以为N-非晶硅。
S14、在完成步骤S13的玻璃基10上形成第一层间介质层40,并形成贯穿第一层间介质层40的第二连接过孔41、第三连接过孔42、第四连接过孔43和第五连接过孔44,如图7所示。其中,第二连接过孔41用于将电感L线圈的第一引线端22与待形成的信号输入端Input连接;第三连接过孔42用于将第二电容C2的第二极板32与待形成的信号输出端Output连接;第四连接过孔43用于将第二电容C2的第二极板32与待形成第一偏置电压线连接;第五连接过孔 44用于将第二电容C2的第一极板31与待形成的接地端GND连接。
在一些示例中,步骤S14可以包括采用等离子体化学气相沉积(PECVD) 的方式,在第二电容C2的第二极板32背离玻璃基10的一侧形成第一层间介质层40,接下来在第一层间介质层40上涂胶、曝光、显影,随后进行干法刻蚀,刻蚀完后strip去胶,得到第二连接过孔41、第三连接过孔42、第四连接过孔 43、第五连接过孔44。
其中,第一层间介质层40的材料为无机绝缘材料。例如:第一层间介质层 40为由氮化硅(SiNx)形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。
S15、在完成步骤S14的玻璃基10上,形成信号输入端Input、信号输出端 Output、第一偏置电压端Bias和接地端GND;其中,信号输入端Input通过第二连接过孔41与电感L线圈的第一引线端22连接;信号输出端Output通过第三连接过孔42第三连接过孔4242与第二电容C2的第二极板32连接;第一偏置电压线通过第四连接与第二电容C2的第二极板32连接;接地端GND通过第五连接过孔44与第二电容C2的第一极板31连接。
在一些示例中,步骤S15可以包括采用磁控溅射的方式沉积第三金属薄膜,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括信号输入端Input、信号输出端Output、第一偏置电压端Bias和接地端GND 的图形。其中,第三金属薄膜的材料可以与第一金属薄膜侧材料相同,故在此不再赘述。
S16、在完成步骤S15的玻璃基10上形成第一连接焊盘51、第二连接焊盘 52、第三连接焊盘53和第四连接焊盘54。其中,第一连接焊盘51覆盖信号输入端Input,第二连接焊盘52覆盖信号输出端Output,第三连接焊盘53覆盖第一偏置电压端Bias,第四连接焊盘54覆盖接地端GND,如图3所示。
在一些示例中,第一连接焊盘51、第二连接焊盘52、第三连接焊盘53和第四连接焊盘54包括但不限于焊锡。
至此完成,低通滤波器的制备。
图8为本公开实施例的另一种可调滤波器的电路图;如图8所示,该滤波器包括第三信号端、第四信号端、第五信号端、第一控制信号端、第二控制信号端、第一调谐单元、第二调谐单元、第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3。其中,第三信号端用作信号输入端Input、第四信号端用作第一信号输入端Input、第五信号端用作第二信号输出端Output2,参考信号端可以为接地端GND。第一调谐单元包括第一电感L1和第三电容C3,被配置为对主频信号的选取;第二调谐单元包括第二电感L2和第四电容C4,被配置为配合第一谐振单元对变频信号的筛选。
需要说明的是,本公开实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件,由于采用的晶体管的源极和漏极是对称的,所以其源极、漏极是没有区别的。在本公开实施例中,为区分晶体管的源极和漏极,将其中一极称为第一极,另一极称为第二极,栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型,以下实施例中是以N型晶体管进行说明的,当采用N型晶体管时,第一极为N型晶体管的源极,第二极为 N型晶体管的漏极,栅极输入高电平时,源漏极导通,P型相反。可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的,因此也是在本公开实施例的保护范围内的。其中,由于在本公开实施例中以所采用晶体管为N型晶体管,故在本公开实施例中的工作电平信号则是指高电平信号,非工作电平信号为低电平信号。
具体的,继续参照图8,在该可调滤波器中,第一电感L1的第一引线端22 连接信号输入端Input,第一电感L1的第二引线端23连接第三电容C3的第一极板31;第三电容C3的第二极板32连接第一开关晶体管T1的源极;所述第一开关晶体管T1的漏极连接第一信号输出端Output1;第一开关晶体管T1的栅极连接第一控制信号端和第二开关晶体管T2的源极;第二开关晶体管T2的漏极连接接地端GND;第二开关晶体管T2的栅极连接第二控制信号端和第三开关晶体管T3的栅极103;第三开关晶体管T3的源极连接第三电容C3的第二极板32;第三开关晶体管T3的漏极连接第四电容C4的第二极板32;第四电容 C4的第一极板31连接第二电感L2第二引线端23;第二电感L2的第一引线端 22连接第二信号输出端Output2。
例如:当第一控制信号端输入高电平信号,第二控制信号端输入低电平信号,第一开关晶体管T1打开,第二开关晶体管T2和第三开关晶体管T3关断;信号输入端Input的输入的信号经由第一谐振单元(第一电感L1和第三电容C3) 通过第一信号输出端Output1进行输出。当第二控制信号端输入高电平信号,第一控制信号端输入低电平信号时,第二开关晶体管T2和第三开关晶体管T3打开,第一开关晶体管T1关断;此时,信号输入端Input输入的信号通过第一调谐单元(第一电感L1和第三电容C3)和第二调谐单元(第二电感L2和第四电容C4),通过第二输出端输出,从而实现变频信号的筛选。
为了更清楚该滤波器的具体结构,以下对该滤波器的具体结构各个膜层结构进行说明。其中,该滤波器的第一谐振单元中的第一电感L1和第三电容C3,第二谐振单元中的第二电感L2、第四电容C4;第一开关晶体管T1、第二开关晶体管T2、第三开关晶体管T3均可由集成玻璃基10上。例如:第一电感L1 和第二电感L2均采用蛇形线圈结构,设置在玻璃基10上,第三电容C3的第一极板31和第四电容C4的第一极板31可以与第一电感L1和第二电感L2同层设置,且采用相同的材料,与此同时在这层结构中还可以设置、第一开关晶体管 T1的源极和漏极81、第二开关晶体管T2的源极和漏极82、第三开关晶体管T3 的源极和漏极83。在第三电容C3的第一极板31和第四电容C4的第一极板31 背离玻璃基10的一侧形成第二层间介质层,以及第一开关晶体管T1的有源层 91、第二开关晶体管T2的有源层92、第三开关晶体管T3的有源层93。在第二层间介质层背离玻璃基10一侧形成第三电容C3的第二极板32、第四电容C4 的第二极板32,以及第一开关晶体管T1的栅极、第二开关晶体管T2的栅极、第三开关晶体管T3的栅极103。在第三电容C3的第二极板32、第四电容C4 的第二极板32,以及第一开关晶体管T1的栅极、第二开关晶体管T2的栅极、第三开关晶体管T3的栅极103所在层背离玻璃基10的一侧形成第一层间介质层40。在第一层间介质层40背离玻璃基10的一侧形成信号输入端Input、第一信号输出端Output1、第二信号输出端Output2、第一控制信号端和第二控制信号端;信号输入端Input通过贯穿第一层间介质层40的第六连接过孔与第一电感L1的第一引线端22连接;所述第一信号输出端Output1通过贯穿所述第一层间介质层40的第七连接过孔与所述第三电容C3的第二极板32连接;所述第二信号输出端Output2通过贯穿所述第一层间介质层40的第八连接过孔与第二电感L2的第一引线端22连接;第一控制信号端通过贯穿第一层间介质层40的第九连接过孔与所述第一开关晶体管T1的栅极连接;第二控制信号端通过贯穿第一层间介质层40的第十连接过孔与第二开关晶体管T2的栅极和第三开关晶体管T3的栅极103连接。在信号输入端Input、第一信号输出端Output1、第二信号输出端Output2、第一控制信号端、第二控制信号端所在层背离玻璃基10一侧的第五连接焊盘55、第六连接焊盘56、第七连接焊盘57、第八连接焊盘58 和第九连接焊盘59;第五连接焊盘55覆盖在信号输入端Input端背离衬底基板的一侧;第六连接焊盘56覆盖在第一信号输出端Output1背离衬底基板的一侧;第七连接焊盘57覆盖第二信号输出端Output2背离衬底基板的一侧;第八连接焊盘58覆盖第一控制信号端背离所述衬底基板的一侧;第九连接焊盘59覆盖第二控制信号端背离衬底基板的一侧。
在一些示例中,为了实现小尺寸滤波器,可以对玻璃基10进行处理形成立体电感L,以减小滤波器的尺寸。也就是说,该滤波器中的第一电感L1和第二电感L2也可以采用上述图2的结构,也即采用立体电感L结构。图9a为图8 所示的可调滤波器的版图;图9b为图8所示的可调滤波器的截面图;如图9a 和图9b所示,玻璃基10具有贯穿其厚度方向的第一连接过孔11。第一电感L1 和第二电感L2均包括设置在玻璃基10的第一表面上的第一子结构211,设置在第二表面上的第二子结构212,以及设置在第一连接过孔11内的第一连接电极213。第三电容C3的第一极板31和第四电容C4的第一极板31可以与第一电感 L1的第二子结构212和第二电感L2第二子结构212同层设置,且采用相同的材料,与此同时在这层结构中还可以设置、第一开关晶体管T1的源极和漏极81、第二开关晶体管T2的源极和漏极82、第三开关晶体管T3的源极和漏极83。在第三电容C3的第一极板31和第四电容C4的第一极板31背离玻璃基10的一侧形成第二层间介质层,以及第一开关晶体管T1的有源层91、第二开关晶体管 T2的有源层92、第三开关晶体管T3的有源层93。在第二层间介质层背离玻璃基10一侧形成第三电容C3的第二极板32、第四电容C4的第二极板32,以及第一开关晶体管T1的栅极、第二开关晶体管T2的栅极、第三开关晶体管T3 的栅极103。在第三电容C3的第二极板32、第四电容C4的第二极板32,以及第一开关晶体管T1的栅极、第二开关晶体管T2的栅极、第三开关晶体管T3 的栅极103所在层背离玻璃基10的一侧形成第一层间介质层40。在第一层间介质层40背离玻璃基10的一侧形成信号输入端Input、第一信号输出端Output1、第二信号输出端Output2、第一控制信号端和第二控制信号端;信号输入端Input 通过贯穿第一层间介质层40的第六连接过孔与第一电感L1的第一引线端22连接;所述第一信号输出端Output1通过贯穿所述第一层间介质层40的第七连接过孔与所述第三电容C3的第二极板32连接;所述第二信号输出端Output2通过贯穿所述第一层间介质层40的第八连接过孔与第二电感L2的第一引线端22 连接;第一控制信号端通过贯穿第一层间介质层40的第九连接过孔与所述第一开关晶体管T1的栅极连接;第二控制信号端通过贯穿第一层间介质层40的第十连接过孔与第二开关晶体管T2的栅极和第三开关晶体管T3的栅极103连接。在信号输入端Input、第一信号输出端Output1、第二信号输出端Output2、第一控制信号端、第二控制信号端所在层背离玻璃基10一侧的第五连接焊盘55、第六连接焊盘56、第七连接焊盘57、第八连接焊盘58和第九连接焊盘59;第五连接焊盘55覆盖在信号输入端Input端背离衬底基板的一侧;第六连接焊盘56 覆盖在第一信号输出端Output1背离衬底基板的一侧;第七连接焊盘57覆盖第二信号输出端Output2背离衬底基板的一侧;第八连接焊盘58覆盖第一控制信号端背离所述衬底基板的一侧;第九连接焊盘59覆盖第二控制信号端背离衬底基板的一侧。
为了更清楚图8所示的可调滤波器的结构,以下结合该种结构的滤波器的制备方法进行说明。
S21、提供一玻璃基10,并在玻璃基10上形成贯穿其厚度方向的第一连接过孔11,如图10a和图10b所示。
在一些示例中,步骤21可以与上述的步骤S11采用相同方式形成,故在此不再重复赘述。
S22、在完成步骤S21的玻璃基10的第一表面上形成电感L线圈的第一子结构211、在第二表面上形成第二子结构212、第三电容C3的第一极板31、第四电容C4的第一极板31、第一开关晶体管T1的源极和漏极81、第二开关晶体管T2的源极和漏极82、第三开关晶体管T3的源极和漏极83,以及位于第一连接过孔11中的第一连接电极213,如图11a和图11b所示。
在一些示例中,步骤S22可以与上述的步骤S12的工艺相同,区别仅在于在形成第二表面上形成第二子结构212的同时形成第三电容C3的第一极板31、第四电容C4的第一极板31、第一开关晶体管T1的源极和漏极81、第二开关晶体管T2的源极和漏极82、第三开关晶体管T3的源极和漏极83。对于步骤S22 的详细工艺步骤不再赘述。
S23、在完成步骤S22的玻璃基10上形成第一开关晶体管T1的有源层91、第二开关晶体管T2的有源层92、第三开关晶体管T3的有源层93如图12a和图 12b所示,以及在第一开关晶体管T1的有源层91、第二开关晶体管T2的有源层92、第三开关晶体管T3的有源层93背离玻璃基10的一侧形成第二层间介质层。
需要说明的是,第二层间介质层作为第三电容C3的第一极板31和第二极板之间的中间介质,同时还作为第四电容C4的第一极板31和第二极板之间的中间介质,因此,第二层间介质层也可以仅设置在第三电容C3的第一极板31 和第四电容C4的第一极板31所在位置。当然,第二层间介质层也可以覆盖第一开关晶体管T1的有源层91、第二开关晶体管T2的有源层92、第三开关晶体管T3的有源层93,以及在第一开关晶体管T1的有源层91、第二开关晶体管 T2的有源层92、第三电容C3的第一极板31和第四电容C4的第一极板31,这样一来,无需要在第一开关晶体管T1的有源层91、第二开关晶体管T2的有源层92、第三开关晶体管T3的有源层93背离玻璃基10的一侧形成层间绝缘层。在本公开实施例中,以第二层间介质层也可以覆盖第一开关晶体管T1的有源层 91、第二开关晶体管T2的有源层92、第三开关晶体管T3的有源层93,以及在第一开关晶体管T1的有源层91、第二开关晶体管T2的有源层92、第三电容 C3的第一极板31和第四电容C4的第一极板31为例进行说明。
在一些示例中,步骤S23可以包括采用等离子体化学气相沉积半导体材料层,在半导体材料层上涂胶、曝光、显影,随后进行干法刻蚀,刻蚀完后strip 去胶,得到包括第一开关晶体管T1的有源层91、第二开关晶体管T2的有源层 92、第三开关晶体管T3的有源层93的图形。之后,采用等离子体化学气相沉积第二层间介质层。其中,半导体材料层的材料包括但不限于金属氧化物、多晶硅、非晶硅等。第二层间介质层的材料可与上述的第一层间介质层40的材料相同。
S24、在完成步骤S23的玻璃基10上形成第一开关晶体管T1的栅极、第二开关晶体管T2的栅极、第三开关晶体管T3的栅极103、第三电容C3的第二极板32、第四电容C4的第二极板32。在一些示例中,在步骤S24中可以采用磁控溅射的方式沉积第四金属薄膜,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括第一开关晶体管T1的栅极、第二开关晶体管T2的栅极、第三开关晶体管T3的栅极103、第三电容C3的第二极板32、第四电容C4的第二极板32的图形;如图9a和图9b所示。
其中,第四金属薄膜的材料可以与第一金属薄膜的材料相同,故在此不再重复赘述。
S25、在完成步骤S24的玻璃基10上形成包括第一层间介质层40,并形成第六连接过孔、第七连接过孔、第八连接过孔、第九连接过孔和第十连接过孔。其中,第六连接过孔用于将待形成信号输入端Input与第一电感L1的第一引线端22连接;第七连接过孔用于将待形成第一信号输出端Output1与第三电容C3 的第二极板32;第八连接过孔用于将待形成的第二信号输入端Input与第二电感 L2的第一引线端22;第九连接过孔用于与将待形成的第一控制信号端与第一开关晶体管T1的栅极连接;第十连接过孔用于将待形成的第二控制信号端与第二开关晶体管T2的栅极和第三开关晶体管T3的栅极103连接。
在一些示例中,步骤S25可以包括采用等离子体化学气相沉积(PECVD) 的方式,在第二电容C2的第二极板32背离玻璃基10的一侧形成第一层间介质层40,接下来在第一层间介质层40上涂胶、曝光、显影,随后进行干法刻蚀,刻蚀完后strip去胶,得到第六连接过孔、第七连接过孔、第八连接过孔、第九连接过孔和第十连接过孔。
其中,第一层间介质层40的材料为无机绝缘材料。例如:第一层间介质层 40为由氮化硅(SiNx)形成的无机绝缘层,或者由氧化硅(SiO2)形成的无机绝缘层,亦或者由SiNx无机绝缘层和SiO2无机绝缘层的若干种叠层组合膜层。
S26、在完成步骤S25的玻璃基10上,形成信号输入端Input、第一信号输出端Output1、第二信号输出端Output2、第一控制信号端和第二控制信号端;信号输入端Input通过贯穿第一层间介质层40的第六连接过孔与第一电感L1的第一引线端22连接;所述第一信号输出端Output1通过贯穿所述第一层间介质层40的第七连接过孔与所述第三电容C3的第二极板32连接;所述第二信号输出端Output2通过贯穿所述第一层间介质层40的第八连接过孔与第二电感L2 的第一引线端22连接;第一控制信号端通过贯穿第一层间介质层40的第九连接过孔与第一开关晶体管T1的栅极连接;第二控制信号端通过贯穿第一层间介质层40的第十连接过孔与第二开关晶体管T2的栅极和第三开关晶体管T3的栅极103连接,如图9a和图9b所示。
在一些示例中,步骤S15可以包括采用磁控溅射的方式沉积第三金属薄膜,然后进行涂胶、曝光、显影,随后进行湿法刻蚀,刻蚀完后strip去胶,形成包括信号输入端Input、第一信号输出端Output1、第二信号输出端Output2、第一控制信号端和第二控制信号端的图形。其中,第三金属薄膜的材料可以与第一金属薄膜侧材料相同,故在此不再赘述。
S27、在完成步骤S26的玻璃基10上形成第五连接焊盘55、第六连接焊盘 56、第七连接焊盘57、第八连接焊盘58和第九连接焊盘59,如图9a和图9b 所示。其中,第五连接焊盘55覆盖在信号输入端Input端背离衬底基板的一侧;第六连接焊盘56覆盖在第一信号输出端Output1背离衬底基板的一侧;第七连接焊盘57覆盖第二信号输出端Output2背离衬底基板的一侧;第八连接焊盘58 覆盖第一控制信号端背离所述衬底基板的一侧;第九连接焊盘59覆盖第二控制信号端背离衬底基板的一侧。
在一些示例中,第五连接焊盘55、第六连接焊盘56、第七连接焊盘57、第八连接焊盘58和第九连接焊盘59包括但不限于焊锡。
至此完成图8所示的可调滤波器的制备。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种可调滤波器,其包括:
衬底基板,其具有沿其厚度方向相对设置的第一表面和第二表面;所述衬底基板具有沿其厚度方向贯穿的第一连接过孔;
至少一个电感和至少一个电容,设置在所述衬底基板上;其中,所述至少一个电感中的每个包括设置在所述第一表面上的第一子结构,设置在所述第二表面上的第二子结构,以及设置在所述第一连接过孔内的第一连接电极,且所述第一连接电极将所述第一子结构和所述第二子结构连接。
2.根据权利要求1所述的可调滤波器,其中,所述至少一个电容包括第一电容和第二电容;所述电感的数量为一个;所述第二电容包括沿背离所述衬底方向依次设置的第一极板和第二极板,以及位于所述第一极板和所述第二极板之间,且叠层设置在P型半导体层、本证半导体层和N型半导体层;
所述电感的第一引线端连接第一信号端,所述电感的第二引线端连接所述第二信号端和第一电容的第一极板;所述第一电容的第二极板连接所述第二电容的第二极板和第一偏置电压端;所述第二电容的第一极板连接第二偏置电压端。
3.根据权利要求2所述的可调滤波器,其中,所述电感的第二子结构、第一电容的第一极板和所述第二电容的第一极板同层设置,且材料相同;和/或,
所述第一电容的第一极板和所述第二电容的第二极板同层设置,且材料相同。
4.根据权利要求2或3所述的可调滤波器,其中,在所述第二电容的第二极板背离所述衬底基板的一侧设置有第一层间介质层,在所述第一层间介质层背离所述衬底基板的一侧形成有所述第一信号端、所述第二信号端、第一偏置电压端和所述第二偏置电压端;
所述第一信号端通过贯穿所述第一层间介质层的第二连接过孔与所述电感的第一引线端连接;所述第二信号端通过贯穿所述第一层间介质层的第三连接过孔与所述第二电容的第二极板连接;所述第一偏置电压端通过贯穿所述第一层间介质层的第四连接过孔与所述第二电容的第二极板连接;所述第二偏置电压端通过贯穿所述第一层间介质层的第五连接过孔与所述第二电容的第一极板连接。
5.根据权利要求4所述的可调滤波器,其中,还包括位于所述第一信号端、所述第二信号端、第一偏置电压端和所述第二偏置电压端所在层背离所述衬底基板一侧的第一连接焊盘、第二连接焊盘、第三连接焊盘和第四连接焊盘;
所述第一连接焊盘覆盖在所述第一信号端背离所述衬底基板的一侧;所述第二连接焊盘覆盖在所述第二信号端背离所述衬底基板的一侧;所述第三连接焊盘覆盖所述第一偏置电压端背离所述衬底基板的一侧;所述第四连接焊盘覆盖所述第二偏置电压端背离所述衬底基板的一侧。
6.根据权利要求1所述的可调滤波器,其中,所述至少一个电感包括第一电感和第二电感;至少一个电容包括第三电容和第四电容;
所述可调谐滤波器包括第一谐振单元和第二谐振单元,第一开关晶体管、第二开关晶体管、第三开关晶体管;其中,所述第一谐振单元包括第一电感和第三电容;所述第二谐振单元包括第二电感和第四电容;
所述第一电感的第一引线端连接第三信号端,所述第一电感的第二引线端连接所述第三电容的第一极板;所述第三电容的第二极板连接所述第一开关晶体管的第一极;所述第一开关晶体管的第二极连接第四信号端;所述第一开关晶体管的控制极连接第一控制信号端和所述第二开关晶体管的第一极;所述第二开关晶体管的第二极连接参考电压端;所述第二开关晶体管的控制极连接第二控制信号端和所述第三开关晶体管的控制极;所述第三开关晶体管的第一极连接所述第三电容的第二极板;所述第三开关晶体管的第二极连接第四电容的第二极板;所述第四电容的第一极板连接所述第二电感第二引线端;所述第二电感的第一引线端连接第五信号端。
7.根据权利要求6所述的可调滤波器,其中,所述第一电感的第二子结构、所述第二电感的第二子结构、所述第三子电容的第一极板、所述第四电容的第一极板、所述第一开关晶体管的第一极和第二极、所述第二开关晶体管的第一极和第二极、所述第三开关晶体管的第一极和第二极同层设置,且材料相同;和/或,
所述第三电容的第二极板、所述第四电容的第二极板、所述第一开关晶体管的控制极、所述第二开关晶体管的控制极、所述第三开关晶体管的控制极同层设置,且材料相同。
8.根据权利要求6或7所述的可调滤波器,其中,在所述第二电容的第二极板背离所述衬底基板的一侧设置有第一层间介质层,在所述第一层间介质层背离所述衬底基板的一侧形成有所述第三信号端、所述第四信号端、所述第五信号端;所述第一控制信号端、所述第二控制信号端;
所述第三信号端通过贯穿所述第一层间介质层的第六连接过孔与所述第一电感的第一引线端连接;所述第四信号端通过贯穿所述第一层间介质层的第七连接过孔与所述第三电容的第二极板连接;所述第五信号端通过贯穿所述第一层间介质层的第八连接过孔与所述第二电感的第一引线端连接;所述第一控制信号端通过贯穿所述第一层间介质层的第九连接过孔与所述第一开关晶体管的控制极连接;所述第二控制信号端通过贯穿所述第一层间介质层的第十连接过孔与所述第二开关晶体管的控制极和所述第三开关晶体管的控制极连接。
9.根据权利要求4所述的可调滤波器,其中,还包括位于所述第三信号端、所述第四信号端、所述第五信号端、所述第一控制信号端、所述第二控制信号端所在层背离所述衬底基板一侧的第五连接焊盘、第六连接焊盘、第七连接焊盘、第八连接焊盘和第九连接焊盘;
所述第五连接焊盘覆盖在所述第三信号端背离所述衬底基板的一侧;所述第六连接焊盘覆盖在所述第四信号端背离所述衬底基板的一侧;所述第七连接焊盘覆盖所述第五信号端背离所述衬底基板的一侧;所述第八连接焊盘覆盖所述第一控制信号端背离所述衬底基板的一侧;所述第九连接焊盘覆盖所述第二控制信号端背离所述衬底基板的一侧。
10.根据权利要求1所述的可调滤波器,其中,所述衬底基板包括玻璃基。
11.一种可调滤波器的制备方法,其包括:
提供一衬底基板,所述衬底基板具有沿其厚度方向相对设置的第一表面和第二表面;所述衬底基板具有沿其厚度方向贯穿的第一连接过孔;
在所述衬底基板上集成至少一个电感和至少一个电容;其中,
形成所述电感包括:
在所述第一表面形成所述电感的第一子结构,在所述第二表面形成所述电感的第二子结构,在所述第一连接过孔内形成第一连接电极;所述第一连接电极将所述第一子结构和所述第二子结构连接,形成所述电感的线圈结构。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110439246.9A CN115241163A (zh) | 2021-04-23 | 2021-04-23 | 可调滤波器及其制备方法 |
PCT/CN2021/127136 WO2022222405A1 (zh) | 2021-04-23 | 2021-10-28 | 可调滤波器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110439246.9A CN115241163A (zh) | 2021-04-23 | 2021-04-23 | 可调滤波器及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115241163A true CN115241163A (zh) | 2022-10-25 |
Family
ID=83666671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110439246.9A Pending CN115241163A (zh) | 2021-04-23 | 2021-04-23 | 可调滤波器及其制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115241163A (zh) |
WO (1) | WO2022222405A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070069191A (ko) * | 2004-10-05 | 2007-07-02 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 반도체 디바이스 |
US9203373B2 (en) * | 2013-01-11 | 2015-12-01 | Qualcomm Incorporated | Diplexer design using through glass via technology |
US9634640B2 (en) * | 2013-05-06 | 2017-04-25 | Qualcomm Incorporated | Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods |
US9425761B2 (en) * | 2013-05-31 | 2016-08-23 | Qualcomm Incorporated | High pass filters and low pass filters using through glass via technology |
US10490341B2 (en) * | 2017-08-17 | 2019-11-26 | Advanced Semiconductor Engineering, Inc. | Electrical device |
CN111130459B (zh) * | 2019-12-02 | 2024-04-30 | 天津大学 | 一种基于柔性衬底的柔性压控振荡器及制作方法 |
-
2021
- 2021-04-23 CN CN202110439246.9A patent/CN115241163A/zh active Pending
- 2021-10-28 WO PCT/CN2021/127136 patent/WO2022222405A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2022222405A1 (zh) | 2022-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6093599A (en) | Method of manufacturing inductor device on a silicon substrate thereof | |
CN114070222A (zh) | 一种滤波器及其制备方法 | |
CN100472754C (zh) | 电子元件的制造方法以及电子元件 | |
CN114520222A (zh) | 无源滤波器及其制备方法 | |
US20100091473A1 (en) | Electrical Component | |
KR19990066108A (ko) | 박막 인덕터 및 그 제조방법 | |
JP2000277693A (ja) | 誘導要素を組み込んだ集積回路及びこのような集積回路を製造する方法 | |
JPH11168104A (ja) | 電子装置及びその製造方法 | |
CN216290855U (zh) | 可调滤波器 | |
US20110163413A1 (en) | Rf semiconductor device and fabrication method thereof | |
CN214672615U (zh) | 集成有无源器件的基板 | |
KR20030043565A (ko) | 다층 회로기판이 내장된 전자회로장치의 제조방법 | |
CN114070220A (zh) | 滤波器及其制备方法、电子设备 | |
CN115241163A (zh) | 可调滤波器及其制备方法 | |
WO2022222133A1 (zh) | 集成有无源器件的基板及其制备方法 | |
CN115516761A (zh) | 集成有无源器件的基板及其制备方法 | |
WO2022222131A1 (zh) | 集成有无源器件的基板及其制备方法 | |
CN115513228A (zh) | 集成有无源器件的基板及其制备方法 | |
WO2022134847A1 (zh) | 集成有无源器件的基板及其制备方法 | |
CN114121929A (zh) | 一种集成有无源器件的基板及其制备方法 | |
WO2024040517A1 (zh) | 滤波器及其制备方法、电子设备 | |
WO2024044871A1 (zh) | 滤波器及其制备方法、电子设备 | |
CN117791063A (zh) | 滤波器及其制备方法、电子设备 | |
KR100249211B1 (ko) | 박막인덕터의 제조방법 | |
WO2023245593A1 (zh) | 滤波器及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |