WO2023245593A1 - 滤波器及其制备方法 - Google Patents

滤波器及其制备方法 Download PDF

Info

Publication number
WO2023245593A1
WO2023245593A1 PCT/CN2022/101018 CN2022101018W WO2023245593A1 WO 2023245593 A1 WO2023245593 A1 WO 2023245593A1 CN 2022101018 W CN2022101018 W CN 2022101018W WO 2023245593 A1 WO2023245593 A1 WO 2023245593A1
Authority
WO
WIPO (PCT)
Prior art keywords
connection
dielectric substrate
layer
via hole
substructure
Prior art date
Application number
PCT/CN2022/101018
Other languages
English (en)
French (fr)
Inventor
安齐昌
肖月磊
李月
吴艺凡
韩基挏
曹雪
常文博
李慧颖
王立会
任艳飞
魏秋旭
冯昱霖
李必奇
Original Assignee
京东方科技集团股份有限公司
北京京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 北京京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to PCT/CN2022/101018 priority Critical patent/WO2023245593A1/zh
Priority to CN202280001880.7A priority patent/CN117642980A/zh
Publication of WO2023245593A1 publication Critical patent/WO2023245593A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance

Definitions

  • the present disclosure belongs to the technical field of electronic components, and specifically relates to a filter and a preparation method thereof.
  • Si-based integrated passive devices have the advantage of being cheap, but Si itself has trace impurities (poor insulation), resulting in high microwave loss and average performance of the device; GaAs-based integrated passive devices have the advantage of excellent performance, but are expensive.
  • the present invention aims to solve at least one of the technical problems existing in the prior art and provide a filter and a preparation method thereof.
  • the technical solution adopted to solve the technical problems of the present invention is a method for manufacturing a filter, which includes the steps of forming at least one inductor and at least one capacitor; wherein the step of forming the inductor includes:
  • the first dielectric substrate includes a first surface and a second surface arranged oppositely along its thickness direction;
  • a second substructure of the inductor is formed on the second surface of the first dielectric substrate; the first connection electrode connects the first substructure and the second substructure through the first connection via hole.
  • the coil structure forming the inductor is connected in sequence.
  • the first connection via adopts any method among sandblasting method, photosensitive glass method, focused discharge method, plasma etching method, laser ablation method, electrochemical method, and laser induced etching method.
  • the first dielectric substrate is obtained by processing.
  • the first seed layer is electroplated to form a first connection electrode filled in the first connection via hole.
  • the first seed layer covers the second surface of the first dielectric substrate; the first seed layer is electroplated to form a first connection electrode located in the first connection via hole, and is positioned by aligning The electroplated first seed layer on the second surface is patterned to form the second substructure.
  • the step of forming a first connection electrode in the first connection via hole includes:
  • the first seed layer is electroplated to form a first connection electrode covering the inner wall of the first connection via hole, and the first connection electrode covers the inner wall of the first connection via hole and defines a first accommodation space. .
  • the method before the step of forming the second substructure of the inductor on the second surface of the first dielectric substrate, the method further includes:
  • a filling structure filling the first accommodation space is formed.
  • the preparation method also includes:
  • a pattern of the second plate including the capacitor is formed on a side of the first interlayer dielectric layer facing away from the first dielectric substrate.
  • the step of forming a pattern of the second plate including the capacitor on the side of the first interlayer dielectric layer away from the first dielectric substrate through a patterning process includes:
  • the preparation method also includes:
  • a second interlayer dielectric layer is formed on the side of the second plate of the capacitor away from the first dielectric substrate, and a second connection path is formed through the first interlayer dielectric layer and the second interlayer dielectric layer. hole, and a third connection via hole penetrating the second interlayer;
  • a first protective layer and a first planarization layer are formed in sequence;
  • a first connection pad and a second connection pad are formed; the first connection pad is connected to the second connection electrode through the four connection via holes, and the second connection pad is connected through the fifth connection via hole Connect the third connection electrode.
  • the first planarization layer, the fourth connection via hole, the fifth connection via hole, the first connection pad and the second connection pad are all formed on the first part of the inductor. After the formation of the two substructures.
  • a second protective layer and a second planarization layer are sequentially formed on a side of the second substructure facing away from the first dielectric substrate.
  • a first film layer, a second film layer and a third film layer are sequentially deposited on the first surface of the first dielectric substrate, and the first film layer including the first part, the second part and the third part are sequentially stacked is formed through a patterning process.
  • a substructure
  • the distance between the adjacent first connection via holes is not less than twice the diameter of the first connection via hole.
  • the first dielectric substrate includes a first connection via hole that penetrates along its thickness direction; the first dielectric substrate includes a first surface and a second surface that are oppositely arranged along its thickness direction;
  • the inductor includes a first substructure provided on the first surface and a third substructure provided on the second surface, a first connection electrode in the first connection via hole; the first The substructure is connected to the second substructure through a first connection electrode to form a coil structure of the inductor.
  • the first connection electrode covers the inner wall of the first connection via hole and defines a first accommodation space in the first connection via hole.
  • the first connection electrode fills the first connection via hole.
  • FIG. 1 is a top view of an inductor according to an embodiment of the present disclosure.
  • Figure 2 is a filter circuit diagram.
  • Figure 3 is a cross-sectional view of a filter in an embodiment of the present disclosure.
  • FIG. 4 is a schematic diagram of an intermediate product formed in step S11 of the first example of the filter manufacturing method according to the embodiment of the present disclosure.
  • FIG. 5 is a schematic diagram of an intermediate product formed in steps S12 and S13 of the first example of the filter manufacturing method according to the embodiment of the present disclosure.
  • FIG. 6 is a schematic diagram of an intermediate product formed in step S14 of the first example of the filter manufacturing method according to the embodiment of the present disclosure.
  • FIG. 7 is a schematic diagram of an intermediate product formed in step S15 of the first example of the filter manufacturing method according to the embodiment of the present disclosure.
  • FIG. 8 is a schematic diagram of an intermediate product formed in step S16 of the first example of the filter manufacturing method according to the embodiment of the present disclosure.
  • FIG. 9 is a schematic diagram of an intermediate product formed in step S17 of the first example of the filter manufacturing method according to the embodiment of the present disclosure.
  • FIG. 10 is a schematic diagram of an intermediate product formed in step S25 of the second example of the filter manufacturing method according to the embodiment of the present disclosure.
  • FIG. 11 is a schematic diagram of an intermediate product formed in step S27 of the second example of the filter manufacturing method according to the embodiment of the present disclosure.
  • FIG. 1 is a top view of an inductor according to an embodiment of the present disclosure.
  • each first substructure 21 of the inductor extends along the first direction and is arranged side by side along the second direction; each second substructure 22 of the inductor extends along the first direction. extending in three directions and arranged side by side along the second direction.
  • the first direction, the second direction, and the third direction are all different directions.
  • the first direction and the second direction are perpendicular to each other, and the first direction and the third direction intersect and are not vertically arranged as example.
  • the inductor includes N first substructures 21 and N-1 second substructures 22 as an example for description, where N ⁇ 2, and N is an integer.
  • the first end and the second end of the first substructure 21 respectively overlap at least partially with a first connection via hole 11 in orthographic projection on the first dielectric substrate.
  • the first end and the second end of a first substructure 21 correspond to different first connection vias 11, that is, a first substructure 21 and two first connection vias 11 are orthogonally projected on the first dielectric substrate. At least partially overlap.
  • FIG 2 is a diagram of a filter circuit; as shown in Figure 2, the filter circuit includes two inductors, a capacitor and a resistor. Among them, for ease of understanding, the two inductors are respectively called the first inductor L1 and the second inductor L2.
  • the first lead end of the first inductor L1 is connected to the first end of the resistor R
  • the second lead end of the first inductor is connected to the second plate of the capacitor C
  • the first lead end of the second inductor L2 is connected to the resistor R.
  • the first end of the second inductor L2 is connected to the first plate of the capacitor C.
  • the first plate 31 of the capacitor is disposed on the first surface of the capacitor and is disposed on the same layer as the first substructure 21 of the inductor coil.
  • a first interlayer dielectric layer 4 is provided on one side of the capacitor, and a second electrode plate 32 of the capacitor is provided on a side of the first interlayer dielectric layer 4 away from the first electrode plate 31 of the capacitor;
  • a second interlayer dielectric layer 5 is provided on the second interlayer dielectric layer 5.
  • a second connection electrode 61 and a third connection electrode 62 are provided on the side facing away from the second interlayer dielectric layer 5. The second connection electrode 61 passes through the first interlayer dielectric layer 4.
  • the second connection via hole of the second interlayer dielectric layer 5 is connected to the first substructure 21 of the inductor; the third connection electrode 62 is connected to the second connection via hole of the capacitor through the third connection via hole penetrating the second interlayer dielectric layer 5 .
  • Plate 32 is connected.
  • a first protective layer 78 and a first planarization layer 101 are sequentially provided on the side of the second connection electrode 61 and the third connection electrode 62 away from the first dielectric substrate 10; and a first protective layer 78 and a first planarization layer are formed through the first protective layer 7 and the first planarization layer.
  • the first connection pad 102 and the second connection pad 103 are formed in the fourth connection via hole and the fifth connection via hole, respectively. Wherein, the first connection pad 102 and the second connection pad 103 may be solder.
  • a third protective layer and a third planarization layer may be formed on the side of the second substructure 22 away from the first dielectric substrate 10 to protect the second substructure 22 from water and oxygen erosion.
  • the first connection electrode 25 in the first connection via hole 11 only covers the inner wall of the first connection via hole 11 instead of filling the first connection via hole 11 completely.
  • first connection electrode 25 only covers the inner wall of the first connection via hole 11
  • first accommodation space located in the first connection via hole 11 is defined.
  • the first accommodation space can be filled with resin material as a filling.
  • the structure 26 prevents the first connection electrode 25 from being oxidized and plays a certain supporting role.
  • the first connection electrode 25 may be an integral structure with the second substructure 22 of the inductor, that is, both may be formed in one patterning process. This can reduce process steps and reduce production costs.
  • an embodiment of the present disclosure provides a method for manufacturing a filter.
  • the filter may be the above-mentioned filter.
  • the preparation method may include:
  • the dielectric substrate includes a first surface and a second surface oppositely arranged along its thickness direction.
  • the first dielectric substrate 10 includes but is not limited to a glass substrate. In some examples, the thickness of the first dielectric substrate 10 is about 0.25mm ⁇ 0.3mm.
  • step S02 may use a patterning process to form a pattern including the first substructure 21 .
  • the first substructure 21 includes a first part 211 , a second part 212 and a third part 213 which are sequentially stacked on the first surface of the first dielectric substrate 10 .
  • the step of forming the first substructure 21 includes: sequentially depositing a first film layer, a second film layer and a third film layer on the first surface of the first dielectric substrate 10 by a method including but not limited to magnetron sputtering, and then Glue coating, exposure, and development are performed, and then wet etching is performed. After etching, the glue is removed from the strip to form the first substructure 21 including the first part 211, the second part 212, and the third part 213.
  • the first film layer can be a molybdenum (Mo) or nickel (Ni) alloy layer, with a thickness of about 0.03 ⁇ m to 0.05 ⁇ m;
  • the second film layer can be a copper (Cu) layer, with a thickness of about 0.3 ⁇ m to 0.5 ⁇ m;
  • the third film layer can be a Mo or Ni alloy layer with a thickness of about 0.02 ⁇ m to 0.05 ⁇ m.
  • the first substructure 21 formed by the first film layer, the second film layer and the third film layer, the first part 211 and the third part 213 can protect the second part 212 to prevent transfer and other processes. The change process causes oxidation problems to the second part 212.
  • step S03 the first dielectric substrate 10 is turned over to form the first connection via hole 11 penetrating the first dielectric substrate 10 in the thickness direction of the first dielectric substrate 10.
  • a sandblasting method may be used to form the first connection via hole 11 .
  • a photosensitive glass method may be used to form the first connection via hole 11 .
  • a focused discharge method may be used to form the first connection via hole 11 .
  • a plasma etching method may be used to form the first connection via hole 11 .
  • a laser ablation method may be used to form the first connection via hole 11 .
  • step S04 may include forming a first conductive film layer as a first seed layer on the second surface of the first dielectric substrate 10 on which the first connection via hole 11 is formed, and then electroplating the first seed layer. , forming the first connection electrode 25 located in the first connection via hole 11 .
  • a second conductive film layer is formed on the second surface of the first dielectric substrate 10 as a second seed layer, and then the second seed layer is formed.
  • the second layer is electroplated to increase the thickness of the first conductive film layer; finally, the second sub-layer after electroplating is patterned to form the second sub-structure 22 .
  • the second substructure 22 can also be formed by patterning the first conductive film layer that is electroplated in step S04 and is located on the second surface.
  • the second substructure 22 formed at this time is different from The first connection electrode 25 may be formed in one process.
  • the above only provides the formation process of the inductance device in the filter, that is, only some steps of preparing the filter are given.
  • the preparation method of the filter may also include steps of forming other devices such as capacitors. This will be described in detail in subsequent examples.
  • the first connection via hole 11 on the first dielectric substrate 10 is formed after the first substructure 21 of the inductor is prepared. Compared with the prior art, the first connection via hole is formed first. After 11, when forming other film layers on the first dielectric substrate 10, the number of temperature changes of each film layer experienced by the first connection via 11 during the preparation process can be effectively reduced, thereby reducing the loss of the first inductor. The probability of abnormal conductivity occurring between the first substructures 21 .
  • the dielectric substrate includes a first surface and a second surface oppositely arranged along its thickness direction, as shown in Figure 4.
  • the first dielectric substrate 10 includes but is not limited to a glass substrate. In some examples, the thickness of the first dielectric substrate 10 is about 0.25 mm to 0.3 mm, which is suitable for small-sized first dielectric substrate 10 .
  • the first substructure 21 includes a first part 211 , a second part 212 and a third part 213 that are sequentially stacked on the first surface of the first dielectric substrate 10
  • the first plate 31 of the capacitor includes sequentially
  • the fourth part 311, the fifth part 312 and the sixth part 313 are stacked on the first surface of the first dielectric substrate 10, wherein the first part 211 and the fourth part 311 are arranged on the same layer and are made of the same material;
  • the second part 212 and the fifth part 312 are arranged on the same layer and their materials are the same;
  • the third part 213 and the sixth part 313 are arranged on the same layer and their materials are the same.
  • Step S12 may specifically include the following steps.
  • the first film layer may be molybdenum.
  • Mo nickel
  • Ni nickel
  • Cu copper
  • the third film layer can be Mo
  • Ni The thickness of the alloy layer is about 0.02 ⁇ m ⁇ 0.05 ⁇ m.
  • the layer where the first sub-section of the inductor and the first plate 31 of the capacitor are located is very critical in the entire device.
  • the functions they realize are the plates of the capacitor, so the flatness requirements are relatively high. If it is electroplating Thick copper requires chemical mechanical planarization.
  • the first substructure 21 serves as a connection structure between TGV holes (first connection vias 11 ) and a connection between inductors and capacitors. In order to ensure the reliability of the connection with the first connection electrode 25 in the first connection hole formed subsequently, the edge of the first substructure 21 exceeds the edge of the first connection electrode 25 in the first connection via hole 11 by 5um ⁇ 10 ⁇ m.
  • the second connection electrode 61 is connected to the lead end of the inductor through the second connection via hole
  • the third connection electrode 62 is electrically connected to the second plate 32 of the capacitor through the third connection via hole.
  • a first protective layer is sequentially formed on the side of the second connection electrode 61 and the third connection electrode 62 away from the first dielectric substrate 10 7 and the first planarization layer 101, as shown in Figure 5 .
  • S132 Use a method including but not limited to magnetron sputtering to sequentially deposit the fourth film layer, the fifth film layer and the sixth film layer, and spin-coat the photoresist on the surface of the sixth film layer facing away from the first dielectric substrate 10.
  • the corresponding mask is used for exposure.
  • the photoresist irradiated by ultraviolet light is denatured, and then developed to remove the denatured photoresist.
  • copper etching solution is used to remove the areas not protected by the photoresist.
  • the copper is etched away to form the second plate 32 of the capacitor including the seventh part 321, the eighth part 322 and the ninth part 323 arranged in a stack.
  • the fourth film layer can be a molybdenum (Mo) or nickel (Ni) alloy layer, with a thickness of about 0.03 ⁇ m to 0.05 ⁇ m;
  • the fifth film layer can be a copper (Cu) layer, with a thickness of about 0.3 ⁇ m to 0.5 ⁇ m;
  • the sixth film layer may be a Mo or Ni alloy layer with a thickness of about 0.02 ⁇ m to 0.05 ⁇ m.
  • the first protective layer 7 is sequentially deposited.
  • the first protective layer 7 is used to prevent water and oxygen from eroding devices formed on the first surface of the first dielectric substrate 10 .
  • the thickness of the first protective layer 7 is between 0.4 ⁇ m and 0.6 ⁇ m; the material of the first protective layer 7 may be an inorganic insulating material.
  • the first protective layer 7 may be an inorganic insulating layer formed of silicon nitride (SiNx), or an inorganic insulating layer formed of silicon oxide (SiO 2 ), or a combination of a SiNx inorganic insulating layer and an SiO 2 inorganic insulating layer.
  • various methods may be used to fabricate the via-last/first connection via 11 on the first dielectric substrate 10 .
  • sandblasting method photosensitive glass method, focused discharge method, plasma etching method, laser ablation method, electrochemical method, laser induced etching method, etc.
  • Different methods have different advantages, disadvantages and scope of application.
  • the advantage of the sandblasting method is that the process is simple.
  • the first connection via hole 11 produced by this method has a larger aperture, and is only suitable for the production of the first connection via hole 11 with a hole diameter greater than 200 ⁇ m.
  • the advantage of the photosensitive glass method is that the process is simple and it can produce first connection vias 11 with high density and high aspect ratio.
  • the advantage of the focused discharge method is that it can form holes quickly.
  • the sidewall roughness of the first connection via hole 11 prepared by plasma etching is small.
  • the advantage of the laser ablation method is that it can produce high-density, high-aspect-ratio first connection vias 11 with large roughness.
  • the advantages of the electrochemical method are low cost, simple equipment, fast hole formation rate, and a large diameter of the first connection via hole 11 .
  • the advantage of the laser-induced etching method is that it has a fast hole formation rate and can produce high-density, high-aspect-ratio first connection vias 11 without damage inside the vias.
  • the disadvantage is that the laser equipment is expensive.
  • laser-induced etching is used as an example.
  • the auxiliary film layer 110 is formed by a method including but not limited to magnetron sputtering, and then the first conductive film layer is continuously sputtered, and the first conductive film layer is used as a seed layer. Electroplating is performed. After electroplating, chemical mechanical polishing (CMP) is used to remove excess electroplated copper on the second surface to form the first connection electrode 25 that fills the first connection via hole 11 .
  • CMP chemical mechanical polishing
  • the function of the auxiliary film layer 110 is to increase the adhesion of the first conductive film layer.
  • the material of the auxiliary film layer 110 includes but is not limited to titanium Ti, and the material of the first conductive film layer includes but is not limited to Cu.
  • the thickness of the auxiliary film layer 110 is about 10 nm to 300 nm, and the thickness of the first conductive film layer is about 30 nm to 100 nm.
  • step S16 may specifically include the following steps.
  • a second conductive film layer as a second seed layer on the second surface of the first dielectric substrate 10 on which the first connection electrode 25 is formed, using a method including but not limited to magnetron sputtering.
  • the second sub-layer is electroplated, and the thickness of the electroplated second sub-layer is usually greater than 5 ⁇ m, and then patterned to form the second sub-structure 22 of the inductor.
  • the second protective layer 8 is used to prevent water and oxygen from eroding devices formed on the first surface of the first dielectric substrate 10 .
  • the thickness of the first protective layer 7 is between 0.4 ⁇ m and 0.6 ⁇ m; the material of the first protective layer 7 may be an inorganic insulating material.
  • the first protective layer 7 may be an inorganic insulating layer formed of silicon nitride (SiNx), or an inorganic insulating layer formed of silicon oxide (SiO 2 ), or a combination of a SiNx inorganic insulating layer and an SiO 2 inorganic insulating layer.
  • first connection pad 102 and the second connection pad 103 may be solder.
  • steps S21-S24 in the second example can be the same as steps S11-S14 in the first example, and steps S26-S27 can be the same as steps S16-S17 in the first example, these steps will not be performed again. The description is repeated, and only step S25 will be described below.
  • first accommodation space defined by the first connection electrode 25 in the first connection via hole 11 is filled with resin material as the filling structure 26 to prevent the first connection electrode 25 from being oxidized and at the same time play a certain supporting role, as shown in Figure 10 and 11 shown.
  • the filter preparation method of this example includes steps S31-S36.
  • Steps S31-S34 and S36 in the second example may be the same as steps S11-S14 and S17 in the first example respectively.
  • Step S35 It is roughly the same as step S25, with slight differences. Only step S35 will be described below.
  • the capacitance value is determined by the thickness of the first interlayer dielectric layer 4 , the dielectric constant of the material of the first interlayer dielectric layer 4 , and the positive values of the first electrode plate 31 and the second electrode plate 32 . Determine the area.
  • the inductance value is determined by the number of turns of the spiral, the pitch of the spiral, and the diameter of the spiral. Therefore, the dielectric constant of the material of the first interlayer dielectric layer 4 of the capacitor, the parameters of the first plate 31 and the second plate 32 can be reasonably designed, as well as the first substructure 21 and the second substructure of the inductor coil. 22 size, spacing and other parameters to achieve the effect of optimizing the filter circuit.

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

本公开提供一种滤波器及其制备方法，属于电子元件技术领域。本公开的滤波器的制备方法，其包括形成至少一个电感和至少一个电容的步骤；其中，形成所述电感的步骤包括：提供一第一介质基板；所述第一介质基板包括沿其厚度方向相对设置的第一表面和第二表面；在所述第一介质基板的第一表面上形成所述电感的第一子结构；形成在所述第一介质基板厚度方向上贯穿所述第一介质基板的第一连接过孔；在所述第一连接过孔内形成第一连接电极；在所述第一介质基板的第二表面上形成所述电感的第二子结构；所述第一连接电极通过所述第一连接过孔将所述第一子结构和所述第二子结构依次连接形成所述电感的线圈结构。

Description

滤波器及其制备方法 技术领域
本公开属于电子元件技术领域，具体涉及一种滤波器及其制备方法。
背景技术
在当代，消费电子产业发展日新月异，以手机特别是5G手机为代表的移动通信终端发展迅速，手机需要处理的信号频段越来越多，需要的射频芯片数量也水涨船高，而获得消费者喜爱的手机形式向小型化、轻薄化、长续航不断发展。在传统手机中，射频PCB板上存在大量的分立器件如电阻、电容、电感、滤波器等，它们具有体积大、功耗高、焊点多、寄生参数变化大的缺点，难以应对未来的需求。射频芯片相互间的互联、匹配等需要面积小、高性能、一致性好的集成无源器件。目前市场上的集成无源器件主要是基于Si(硅)衬底和GaAs(砷化镓)衬底。Si基集成无源器件具有价格便宜的优点，但Si本身有微量杂质(绝缘性差)导致器件微波损耗较高，性能一般；GaAs基集成无源器件具有性能优良的优点，但价格昂贵。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种滤波器及其制备方法。
解决本发明技术问题所采用的技术方案是一种滤波器的制备方法，其包括形成至少一个电感和至少一个电容的步骤；其中，形成所述电感的步骤包括：
提供一第一介质基板；所述第一介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
在所述第一介质基板的第一表面上形成所述电感的第一子结构；
形成在所述第一介质基板厚度方向上贯穿所述第一介质基板的第一连接过孔；
在所述第一连接过孔内形成第一连接电极；
在所述第一介质基板的第二表面上形成所述电感的第二子结构；所述第一连接电极通过所述第一连接过孔将所述第一子结构和所述第二子结构依次连接形成所述电感的线圈结构。
其中，所述第一连接过孔采用喷砂法、光敏玻璃法、聚焦放电法、等离子刻蚀法、激光烧蚀法、电化学法、激光诱导刻蚀法中的任一方式，对所述第一介质基板进行处理得到。
其中，所述在所述第一连接过孔内形成第一连接电极的步骤包括：
在所述第一连接过孔内形成第一导电膜层，作为第一种子层；
对所述第一种子层进行电镀，形成填充于所述第一连接过孔内的第一连接电极。
其中，所述第一种子层覆盖所述第一介质基板的第二表面；对所述第一种子层进行电镀，形成位于所述第一连接过孔内的第一连接电极后，通过对位于所述第二表面上、且电镀后的第一种子层进行图案化处理，形成所述第二子结构。
其中，所述在所述第一连接过孔内形成第一连接电极的步骤包括：
在所述第一连接过孔内形成第一导电膜层，作为第一种子层；
对所述第一种子层进行电镀，形成覆盖所述第一连接过孔内壁的第一连接电极，且所述第一连接电极覆盖所述第一连接过孔内壁，并限定出第一容纳空间。
其中，在所述在所述第一介质基板的第二表面上形成电感的第二子结构的步骤之前，还包括：
形成填充所述第一容纳空间的填充结构。
其中，所述第一种子层覆盖所述第一介质基板的第二表面；对所述第一种子层进行电镀，形成位于所述第一连接过孔内的第一连接电极后，通过对位于所述第二表面上、且电镀后的第一种子层进行图案化处理，形成所述第二子结构。8.根据权利要求1所述的滤波器的制备方法，其中，所述在所 述第一介质基板的第二表面上形成电感的第二子结构的步骤包括：
在所述第一介质基板的第二表面形成第二导电膜层，作为第二种子层；
对第二种子层进行成电镀，以使第一导电膜层厚度增大；
对电镀完成后的第二种子层进行图案化处理，形成所述第二子结构。
其中，在形成所述电感的第一子结构的同时，还形成有所述电容的第一极板。
其中，所述制备方法还包括：
在所述电感的第一子结构和所述电容的第一极板背离所述第一介质基板的一侧形成第一层间介质层；
通过构图工艺，在所述第一层间介质层背离所述述第一介质基板的一侧形成包括所述电容的第二极板的图形。
其中，所述通过构图工艺，在所述第一层间介质层背离所述述第一介质基板的一侧形成包括所述电容的第二极板的图形的步骤包括：
在所述第一层间介质层背离所述述第一介质基板的一侧，依次沉积第四膜层、第五膜层和第六膜层，并通过构图工艺，形成包括叠层设置的第七部分、第八部分和第九部分的所述电容的第二极板。
其中，所述制备方法还包括：
在所述电容的第二极板背离所述第一介质基板的一侧形成第二层间介质层，并形成贯穿所述第一层间介质层和第二层间介质层的第二连接过孔，以及贯穿所述第二层间层的第三连接过孔；
通过构图工艺，在所述第二层间介质层背离第一介质基板的一侧形成第二连接电极和第三连接电极；所述第二连接电极通过所述第二连接过孔与所述电感的引线端连接；所述第三连接电极通过所述第三连接过孔与所述电容的第二极板电连接。
其中，所述制备方法还包括：
在所述第二连接电极和所述第三连接电极背离所述第一介质基板的一 侧，依次形成第一保护层和第一平坦化层；
形成贯穿所述第一保护层和所述第一平坦化层的第四连接过孔和第五连接过孔；
形成第一连接焊盘和第二连接焊盘；所述第一连接焊盘通过所述四连接过孔连接所述第二连接电极，所述第二连接焊盘通过所述第五连接过孔连接所述第三连接电极。
其中，所述第一平坦化层、所述第四连接过孔、所述第五连接过孔、所述第一连接焊盘和所述第二连接焊盘的形成均在所述电感的第二子结构的形成之后。
其中，所述制备方法还包括：
在所述第二子结构背离所述第一介质基板的一侧依次形成第二保护层和第二平坦化层。
其中，所述在所述第一介质基板的第一表面上形成所述电感的第一子结构的步骤包括：
在第一介质基板的第一表面依次沉积第一膜层、第二膜层和第三膜层，通过构图工艺形成包括依次叠层设置的第一部分、第二部分和第三部分的所述第一子结构。
其中，相邻设置的所述第一连接过孔之间的间距不小于所述第一连接过孔直径的二倍。
本公开实施例还提供一种滤波器，其包括集成在第一介质基板上的第一介质基板上至少一个电感和至少一个电容；其中，
所述第一介质基板包括延其厚度方向贯穿的第一连接过孔；所述第一介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
所述电感包括设置在所述第一表面上的第一子结构和设置在所述第二表面上的第三子结构，所述第一连接过孔内的第一连接电极；所述第一子结构通过第一连接电极与所述第二子结构连接形成所述电感的线圈结构。
其中，所述第一连接电极覆盖所述第一连接过孔的内壁，且限定出第一连接过孔内的第一容纳空间。
其中，所述第一容纳空间内填充有填充结构。
其中，所述第一连接电极与所述第二子结构为一体结构。
其中，所述第一连接电极将所述第一连接过孔填满。附图说明
图1为本公开实施例的电感的俯视图。
图2为一种滤波电路图。
图3为本公开实施例中的滤波器的截面图。
图4为本公开实施例的滤波器的制备方法的第一种示例的步骤S11所形成的中间产品的示意图。
图5为本公开实施例的滤波器的制备方法的第一种示例的步骤S12和S13所形成的中间产品的示意图。
图6为本公开实施例的滤波器的制备方法的第一种示例的步骤S14所形成的中间产品的示意图。
图7为本公开实施例的滤波器的制备方法的第一种示例的步骤S15所形成的中间产品的示意图。
图8为本公开实施例的滤波器的制备方法的第一种示例的步骤S16所形成的中间产品的示意图。
图9为本公开实施例的滤波器的制备方法的第一种示例的步骤S17所形成的中间产品的示意图。
图10为本公开实施例的滤波器的制备方法的第二种示例的步骤S25所形成的中间产品的示意图。
图11为本公开实施例的滤波器的制备方法的第二种示例的步骤S27所形成的中间产品的示意图。
图12为本公开实施例的滤波器的制备方法的第三种示例的步骤S35所形成的中间产品的示意图。
图13为本公开实施例的滤波器的制备方法的第二种示例的步骤S36所形成的中间产品的示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1为本公开实施例的电感的俯视图，参照图1，电感的各第一子结构21均沿第一方向延伸，且沿第二方向并排设置；电感的各第二子结构22均沿第三方向延伸，且沿第二方向并排设置。其中，第一方向、第二方向、第三方向均为不同的方向，在本公开实施例中，以第一方向和第二方向相互垂直，第一方向和第三方向相交且非垂直设置为例。当然，第一子结构21和第二子结构22的延伸方向也可以互换，均在本公开实施例的保护范围内。另外，在本公实施例中以电感包括N个第一子结构21和N-1个第二子结构22为例进行说明，其中，N≥2，且N为整数。第一子结构21的第一端和第二端分别与一个第一连接过孔11在第一介质基板上正投影至少部分交叠。且一个第一子结构21的第一端和第二端对应不同的第一连接过孔11，也即一个第一子结构21与两个第一连接过孔11在第一介质基板上正投影至少部分交叠。此时，电感的第i个第二子结构22第一端连接第i个第一子结构21的第一端和第i+1个第一子结构21的第二端，形成电感线圈，其中，1 ≤i≤N-1，且i为整数。
在此需要说明的是，其中，第一引线端22与电感线圈的第一个第一子结构21的第二端，第二引线端23则与第N个第一子结构21的第一端连接。进一步的，第一引线端22和第二引线端23可以与第二子结构22同层设置，且采用相同的材料，此时第一引线端22可以通过第一连接过孔11与第一个第一子结构21的第二端连接，相应的，第二引线端23则可以通过第一连接过孔11与第N个第一子结构21的第一端连接。
图2为一种滤波电路图；如图2所示，该滤波电路包括两个电感和一电容和一个电阻。其中，为了便于理解分别将两个电感称之为第一电感L1和第二电感L2。继续参照图2，第一电感L1的第一引线端连接电阻R第一端，第一电感的第二引线端连接电容C的第二极板，第二电感L2的第一引线端连接电阻R的第一端，第二电感L2的第二引线端连接电容C的第一极板。
需要说明的是，电阻R可以通过导线实现，也可以通过电阻R可以采用高阻材料，例如，例如氧化锡(ITO)、镍铬(NiCr)合金。在本公开实施例中，对电阻R的形成不进行限定，以下主要对电容和电感进行介绍。
图3为本公开实施例中的滤波器的截面图；如图3所示，该滤波器为图2所示的滤波电路集成在第一介质基板10上，该第一介质基板10包括沿其厚度方向相对设置的第一表面和第二表面，且该第一介质基板10具有贯穿其厚度方向的第一连接过孔11；电感线圈的第一连接电极25形成在第一连接过孔11中，电感线圈的第一子结构21形成在第一介质基板10的第一表面，电感线圈的第二子结构22形成在第一介质基板10的第二表面。其中，在本公开实施例中第一介质基板10包括但不限于玻璃基、柔性衬底、至少包括有机绝缘层的层间介质层中的任意一种。由于将无源器件集成在玻璃基上，具有体积小、重量轻、高性能、低功耗等优点，在本公开实施例中第一介质基板10优选采用玻璃基。以下，以第一介质基板10采用玻璃基为例进行说明。
继续参照图3，在一些示例中，电容的第一极板31设置在的第一表面 上，且与电感线圈的第一子结构21同层设置，在电容的第一极板31背离的一侧设置第一层间介质层4，并在第一层间介质层4背离电容的第一极板31的一侧设置电容的第二极板32；在电容的第二极板32背离的一层设置第二层间介质层5，在第二层间介质层5背离的一侧设置有第二连接电极61和第三连接电极62，第二连接电极61通过贯穿第一层间介质层4和第二层间介质层5的第二连接过孔与第电感的第一子结构21连接；第三连接电极62通过贯穿第二层间介质层5的第三连接过孔与电容的第二极板32连接。第二连接电极61和第三连接电极62背离第一介质基板10的一侧依次设置有第一保护层78和第一平坦化层101；并形成贯穿第一保护层7和第一平坦化层101的第四连接过孔91和第五连接过孔。第一连接焊盘102和第二连接焊盘103分别形成在第四连接过孔和第五连接过孔。其中，第一连接焊盘102和第二连接焊盘103可以为焊锡。
继续参照3，在第二子结构22背离第一介质基板10的一侧可以形成第三保护层和第三平坦化层，以对第二子结构22进行保护，防止水氧侵蚀。
在一些示例中，第一连接过孔11内的第一连接电极25仅覆盖第一连接过孔11的内壁，而并非将第一连接过孔11填充满。
进一步的，当第一连接电极25仅覆盖第一连接过孔11的内壁时，限定出位于第一连接过孔内的第一容纳空间，此时可以在第一容纳空间内填充树脂材料作为填充结构26，防止第一连接电极25氧化的同时起到一定的支撑作用。
在一些示例中，第一连接电极25可以与电感的第二子结构22为一体结构，也即二者可以在一次构图工艺中形成。这样一来可以减少工艺步骤，降低生产成本。
对于本公开实施例的滤波器上的各个器件的结构参数，在下述制备方法中逐一进行说明，故在此不进行详细描述。
参照图3，本公开实施例提供一种滤波器的制备方法，该滤波器可以为上述滤波器，该制备方法可以包括：
S01、提供一第一介质基板10；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面。
其中，第一介质基板10包括但不限于玻璃基。在一些示例中，第一介质基板10的厚度在0.25mm～0.3mm左右。
S02、在第一介质基板10的第一表面上形成电感的第一子结构21。
在一些示例中，步骤S02可以采用构图工艺形成包括第一子结构21的图形。例如：第一子结构21包括依次叠层设置在第一介质基板10的第一表面上的第一部分211、第二部分212和第三部分213。形成第一子结构21的步骤包括：在第一介质基板10的第一表面采用包括但不限于磁控溅射的方式，依次沉积第一膜层、第二膜层和第三膜层，然后进行涂胶、曝光、显影，随后进行湿法刻蚀，刻蚀完后strip去胶，形成包括第一部分211、第二部分212和第三部分213的第一子结构21。
其中，第一膜层可以为钼(Mo)、镍(Ni)合金层，厚度在0.03μm～0.05μm左右；第二膜层可以为铜(Cu)层，厚度在0.3μm～0.5μm左右；第三膜层可以为Mo、Ni合金层，厚度在0.02μm～0.05μm左右。通过第一膜层、第二膜层和第三膜层所形成的第一子结构21，第一部分211和第三部分213可以对第二部分212起到保护作用，以防止在转移以及其他工艺变化过程中对第二部分212造成氧化的问题。
S03、在完成步骤S02后，将第一介质基板10翻转，形成在第一介质基板10厚度方向上贯穿第一介质基板10的第一连接过孔11。
在一些示例中，对于第一连接过孔11的形成可以采用喷砂法、光敏玻璃法、聚焦放电法、等离子刻蚀法、激光烧蚀法、电化学法、激光诱导刻蚀法等。
S04、在第一连接过孔11内形成第一连接电极25。
在一些示例中，步骤S04可以包括，在形成有第一连接过孔11的第一介质基板10的第二表面形成第一导电膜层，作为第一种子层，之后对第一种子层进行电镀，形成位于第一连接过孔11内的第一连接电极25。
S05、第一介质基板10的第二形成电感的第二子结构22；所述第一连接电极25通过所述第一连接过孔11将所述第一子结构21和所述第二子结构22依次连接形成电感的线圈结构。
在一些示例中，电感的第二子结构22可以形成第一连接电极25之后，通过在第一介质基板10的第二表面形成第二导电膜层，作为第二种子层，之后对第二种子层进行成电镀，以使第一导电膜层厚度增大；最后对电镀完成后的第二种子层进行图案化处理，形成所述第二子结构22。
当然，对于第二子结构22的形成还可以是，通过对步骤S04中电镀后、且位于第二表面上的第一导电膜层进行图案化处理得到，此时形成的第二子结构22与第一连接电极25可以在一次工艺中形成。
需要说明的是，以上仅给出了滤波器中的电感器件的形成过程，也即仅给出了制备滤波器的部分步骤，滤波器的制备方法还可以包括形成电容等其他器件的步骤。在之后的示例中将进行详细描述。
在本公开实施例中，第一介质基板10上的第一连接过孔11是在电感的第一子结构21制备完成之后才形成的，相较于现有技术中先形成第一连接过孔11之后在形成第一介质基板10上的其他膜层而言，可以有效的减少第一连接过孔11所经历的各膜层的在制备过程中的温度变化次数，从而减小第一电感的第一子结构21之间产生导通性异常的概率。
为了更清楚本公开实施例中的滤波器的制备方法，以下结合具体示例进行说明。
第一种示例：该滤波器的制备方法具体包括如下步骤。
S11、提供一第一介质基板10；所述介质基板包括沿其厚度方向相对设置的第一表面和第二表面，如图4所示。
其中，第一介质基板10包括但不限于玻璃基。在一些示例中，第一介质基板10的厚度在0.25mm～0.3mm左右，适用于小尺寸的第一介质基板10。
S12、在第一介质基板10的第一表面上形成电感的第一子结构21和电容的第一极板31，如图5所示。
在一些示例中，第一子结构21包括依次叠层设置在第一介质基板10的第一表面上的第一部分211、第二部分212和第三部分213，电容的第一极板31包括依次叠层设置在第一介质基板10的第一表面上的第四部分311、第五部分312和第六部分313，其中，第一部分211和第四部分311同层设置且二者材料相同；第二部分212和第五部分312同层设置且二者材料相同；第三部分213和第六部分313同层设置且二者材料相同。步骤S12具体可以包括如下步骤。
S121、在第一介质基板10的第一表面采用包括但不限于磁控溅射的方式，依次沉积第一膜层、第二膜层和第三膜层；其中，第一膜层可以为钼(Mo)、镍(Ni)合金层，厚度在0.03μm～0.05μm左右；第二膜层可以为铜(Cu)层，厚度在0.3μm～0.5μm左右；第三膜层可以为Mo、Ni合金层，厚度在0.02μm～0.05μm左右。
S122、通过减成法对第一膜层、第二膜层和第三膜层进行图案化，形成包括叠层设置的第一部分211、第二部分212和第三部分213的电感的第一子结构21，以及包括叠层设置的第四部分311、第五部分312和第六部分313的电容的第一极板31。例如：在第三膜层背离第一介质基板10的表面旋涂光刻胶，采用对应的掩膜版mask进行曝光，紫外光辐照过的光刻胶发生变性，然后进行显影，将变性的光刻胶显影去除，然后用铜的刻蚀液将未被光刻胶保护区域的铜刻蚀掉，形成包括叠层设置的第一部分211、第二部分212和第三部分213的电感的第一子结构21，以及包括叠层设置的第四部分311、第五部分312和第六部分313的电容的第一极板31。
需要说明的是，电感的第一子和电容的第一极板31所在层在整个器件中非常关键，其实现的功能一方面为电容的极板，因此对平整度要求较高，如果是电镀的厚铜，则需要对其进行化学机械平坦化。另一功能是第一子结构21作为TGV孔(第一连接过孔11)之间连接的连接结构以及电感与电容之间的连接。为保证与后续所形成的第一连接孔内第一连接电极25的连接处导通的可靠性，第一子结构21的边缘超出第一连接过孔11内第一连接电极25的边缘5um～10μm。
S13、在电感的第一子结构21和电容的第一极板31背离第一介质基板10的一侧，形成第一层间介质层4，并在第一层间介质层4背离第一介质基板10的一侧形成包括电容的第二极板32的图形，之后形成第二层间介质层5，并在形成贯穿第一层间介质和第二层间介质层5的第二连接过孔，以及贯穿第二层间介质层5的第三连接过孔，接下来形成第二连接电极61和第三连接电极62，第二连接电极61通过第二连接过孔与电感的引线端连接，第三连接电极62通过第三连接过孔与电容的第二极板32电连接，最后在第二连接电极61和第三连接电极62背离第一介质基板10的一侧依次形成第一保护层7和第一平坦化层101，如图5所示。
在一些示例中，电容的第二极板32包括沿背离第一介质基板10的方向，依次叠层设置第七部分321、第八部分322和第九部分323，步骤S13可以包括如下步骤。
S131、在电感的第一子结构21和电容的第一极板31背离第一介质基板10的一侧，采用离子体增强化学气相沉积(PECVD)等标准工艺，沉积形成第一层间介质层4。
其中，第一层间介质层4的材料为无机绝缘材料。例如：第一层间介质层4为由氮化硅(SiNx)形成的无机绝缘层，或者由氧化硅(SiO 2)形成的无机绝缘层，亦或者由SiNx无机绝缘层和SiO 2无机绝缘层的若干种叠层组合膜层。当然，该第一层间介质层4也作为电容的中间介质层。第一层间的介质的厚度在120nm左右。
S132、采用包括但不限于磁控溅射的方式，依次沉积第四膜层、第五膜层和第六膜层，在第六膜层背离第一介质基板10的表面旋涂光刻胶，采用对应的掩膜版mask进行曝光，紫外光辐照过的光刻胶发生变性，然后进行显影，将变性的光刻胶显影去除，然后用铜的刻蚀液将未被光刻胶保护区域的铜刻蚀掉，形成包括叠层设置的第七部分321、第八部分322和第九部分323的电容的第二极板32。
其中，第四膜层可以为钼(Mo)、镍(Ni)合金层，厚度在0.03μm～0.05 μm左右；第五膜层可以为铜(Cu)层，厚度在0.3μm～0.5μm左右；第六膜层可以为Mo、Ni合金层，厚度在0.02μm～0.05μm左右。
S133、在电容的第二极板32背离第一介质基板10的一侧，采用PECVD等标准工艺，沉积形成第二层间介质层5，通过干法刻蚀，形成贯穿第一层间介质层4和第二层间介质层5的第二连接过孔，以及贯穿第二层间介质层5的第三连接过孔。
其中，第二层间介质层5的材料可以与第一层间介质层4采用相同的材料，其厚度在0.2μm～0.5μm。
S134、在第二层间介质层5背离第一介质基板10的一侧，采用包括但不限于磁控溅射的方式，依次形成第七膜层60和第八膜层，将第八膜层作为第三种子层，对第三种子层进行电镀，再对电镀长厚的第八膜层和第七膜层60进行图案化处理形成第二连接电极61和第三连接电极62。
其中，第七膜层可以为钼(Mo)、镍(Ni)合金层，厚度在0.03μm～0.05μm左右；第八膜层可以为铜(Cu)层，厚度在0.3μm～0.5μm左右。之所以设置第七膜层60是为了增加第八膜层的附着力。
S135、采用PECVD等标准工艺，依次沉积形成第一保护层7。
其中，第一保护层7用于防止水氧侵蚀第一介质基板10的第一表面上形成器件。该第一保护层7的厚度在0.4μm～0.6μm；该第一保护层7材料可以为无机绝缘材料。例如：第一保护层7可以为由氮化硅(SiNx)形成的无机绝缘层，或者由氧化硅(SiO 2)形成的无机绝缘层，亦或者由SiNx无机绝缘层和SiO 2无机绝缘层的若干种叠层组合膜层。
S14、将第一介质基板10翻转，形成在第一介质基板10厚度方向上贯穿第一介质基板10的第一连接过孔11，如图6所示。
在一些示例中，可使用多种方法对第一介质基板10进行后通孔via-last/第一连接过孔11制作。例如：喷砂法、光敏玻璃法、聚焦放电法、等离子刻蚀法、激光烧蚀法、电化学法、激光诱导刻蚀法等。不同的方法有不同的优缺点以及适用范围。例如，对于喷砂法，其优点是工艺简单，该种方式制 作的第一连接过孔11的孔径较大，只适用于孔径大于200μm的第一连接过孔11的制作。光敏玻璃法的优点是工艺简单，可制作高密度、高深宽比的第一连接过孔11。聚焦放电法的优点是成孔速度快。等离子刻蚀法制备第一连接过孔11的侧壁粗糙度小。激光烧蚀法的优点是可以制作高密度、高深宽比的第一连接过孔11，粗糙度大。电化学法的优点是成本低，设备简单，成孔速率快，第一连接过孔11的直径较大。激光诱导刻蚀法的优点是成孔速率快，可以制作高密度、高深宽比的第一连接过孔11，且通孔内部无损伤，缺点是激光设备昂贵。此处以激光诱导刻蚀为例，使用激光诱导刻蚀的方法对其背面进行后通孔。先用激光对需要制作第一连接过孔11的位置进行激光诱导改性，然后使用湿法刻蚀的方法进行通孔的制作。由于后通孔只能采用单面刻蚀的方法进行制作，因此得到的孔只能为倒锥形孔，对于激光诱导刻蚀的打孔方法，这种单面刻蚀的倒锥形孔是第一连接过孔11背部后通孔的典型特征。需要注意的是，为了避免不同第一连接过孔11侧壁应力区的叠加影响结构强度，衬底上的第一连接过孔11的排布间距需要大于等于二倍直径，即L≥2D，另外间距也不能过大，否则会导致衬底面积浪费，通常选取L＝2D。
S15、在第一连接过孔11形成第一连接电极25，如图7所示。
在一些示例中，步骤S15，采用包括但不限于磁控溅射的方式形成辅助膜层110，之后连续溅射第一导电膜层，将第一导电膜层作为种子层，对第一种子层进行电镀，电镀完成之后使用化学机械抛光(CMP)的方法将第二表面多余的电镀铜去除干净，形成填充第一连接过孔11的第一连接电极25。
其中，辅助膜层110的作用是为了增加第一导电膜层的附着力。辅助膜层110的材料包括但不限于钛Ti，第一导电膜层的材料包括但不限于Cu。辅助膜层110的厚度在10nm～300nm左右，第一导电膜层的厚度在30nm～100nm左右。
S16、在形成第一连接电极25的第一介质基板10的第二表面上依次形成电感的第二子结构22，第二保护层8和第二平坦化层9，如图8所示。
在一些示例中，步骤S16具体可以包括如下步骤。
S161、在形成第一连接电极25的第一介质基板10的第二表面上采用包括但不限于磁控溅射的方式，形成第二导电膜层，作为第二种子层，再对第二种子层进行电镀，电镀后的第二种子层的厚度通常大于5μm，然后进行图形化形成电感的第二子结构22。
S162、采用PECVD等标准工艺，依次沉积形成第二保护层8和第二平坦化层9。
其中，第二保护层8用于防止水氧侵蚀第一介质基板10的第一表面上形成器件。该第一保护层7的厚度在0.4μm～0.6μm；该第一保护层7材料可以为无机绝缘材料。例如：第一保护层7可以为由氮化硅(SiNx)形成的无机绝缘层，或者由氧化硅(SiO 2)形成的无机绝缘层，亦或者由SiNx无机绝缘层和SiO 2无机绝缘层的若干种叠层组合膜层。
第二平坦化层9的厚度在2μm以上；该第二平坦化层9的材料可以包括有机绝缘材料，该有机绝缘材料例如包括聚酰亚胺、环氧树脂、压克力、聚酯、光致抗蚀剂、聚丙烯酸酯、聚酰胺、硅氧烷等树脂类材料等。再例如，该有机绝缘材料包括弹性材料，例如、氨基甲酸乙酯、热塑性聚氨酯(TPU)等。
S17、将第一介质基板10翻转，在第一保护层7背离第一介质基板10的一侧形成第一平坦化层101，并刻蚀形成第四连接过孔和第五连接过孔，第一连接焊盘102和第二连接焊盘103分别形成在第四连接过孔和第五连接过孔对应的位置，如图9所示。
其中，第一平坦化层101的厚度在2μm以上；该第一平坦化层101的材料可以包括有机绝缘材料，该有机绝缘材料例如包括聚酰亚胺、环氧树脂、压克力、聚酯、光致抗蚀剂、聚丙烯酸酯、聚酰胺、硅氧烷等树脂类材料等。再例如，该有机绝缘材料包括弹性材料，例如、氨基甲酸乙酯、热塑性聚氨酯(TPU)等。
其中，第一连接焊盘102和第二连接焊盘103可以为焊锡。
至此完成滤波器的制备。
第二种示例，该种示例的滤波器的制备方法包括步骤S21-S27，第二种示例的步骤S21-S24与第一种示例中的步骤S11-S14可以相同，步骤S26-S27与第一种示例中的步骤S16-S17可以相同。步骤S25和第一种示例中的S15不同，区别在于，在第二种示例的步骤S25中，所形成第一连接电极25仅覆盖第一连接过孔11的内壁，此时限定出第一容纳空间，且在第一容纳部空间中形成填充结构26，将第一容纳空间填满。由于在第二种示例中步骤S21-S24与第一种示例中的步骤S11-S14可以相同，步骤S26-S27与第一种示例中的步骤S16-S17可以相同，故对于这些步骤不再进行重复描述，以下仅对于步骤S25进行说明。
在步骤S25中，采用包括但不限于磁控溅射的方式形成辅助膜层110，之后连续溅射第一导电膜层，将第一导电膜层作为种子层，对第一种子层进行电镀，电镀完成的第一种子层的厚度在5μm-15μm左右，之后使用化学机械抛光(CMP)的方法将第二表面多余的电镀铜去除干净，形成覆盖第一连接过孔11内壁的第一连接电极25。最后在第一连接电极25在第一连接过孔11内所限定出的第一容纳空间内填充树脂材料作为填充结构26，防止第一连接电极25氧化的同时起到一定的支撑作用，如图10和11所示。
其中，辅助膜层110的作用是为了增加第一导电膜层的附着力。辅助膜层110的材料包括但不限于钛Ti，第一导电膜层的材料包括但不限于Cu。辅助膜层110的厚度在10nm～300nm左右，第一导电膜层的厚度在30nm～100nm左右。
在第二种示例中，仅形成覆盖第一连接过孔11的侧壁的第一连接电极25，可以有效的缩短电镀时间，节省铜资源的优势，可以节省时间成本和经济成本。
第三种示例，该种示例的滤波器的制备方法包括步骤S31-S36，第二种示例的步骤S31-S34、S36分别与第一种示例中的步骤S11-S14和S17可以相同，步骤S35与步骤S25大致相同，略有区别。以下仅对步骤S35进行说 明。
在步骤S35中所形成的第一连接电极25与步骤S25中相同，步骤S35与步骤S25不同的是，在电镀后无需将第一介质基板10的第二表面上的第二种子层完全去除，而是对第二表面上的第二种子层进行图案化处理形成电感的第二子结构22，如图12和13所示。
在此需要说明的是，在本公开实施例中电容值由第一层间介质层4厚度、第一层间介质层4材料介电常数、第一极板31和第二极板32的正对面积决定。电感值由螺线的匝数、螺线的间距、螺线的直径共同决定。因此，可以通过合理的设计电容的第一层间介质层4材料介电常数、第一极板31和第二极板32的参数，以及对电感线圈的第一子结构21、第二子结构22的尺寸、间距等参数，从而达到优化滤波电路的效果。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (22)

  1. 一种滤波器的制备方法，其包括形成至少一个电感和至少一个电容的步骤；其中，形成所述电感的步骤包括：
    提供一第一介质基板；所述第一介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
    在所述第一介质基板的第一表面上形成所述电感的第一子结构；
    形成在所述第一介质基板厚度方向上贯穿所述第一介质基板的第一连接过孔；
    在所述第一连接过孔内形成第一连接电极；
    在所述第一介质基板的第二表面上形成所述电感的第二子结构；所述第一连接电极通过所述第一连接过孔将所述第一子结构和所述第二子结构依次连接形成所述电感的线圈结构。
  2. 根据权利要求1所述的滤波器的制备方法，其中，所述第一连接过孔采用喷砂法、光敏玻璃法、聚焦放电法、等离子刻蚀法、激光烧蚀法、电化学法、激光诱导刻蚀法中的任一方式，对所述第一介质基板进行处理得到。
  3. 根据权利要求1所述的滤波器的制备方法，其中，所述在所述第一连接过孔内形成第一连接电极的步骤包括：
    在所述第一连接过孔内形成第一导电膜层，作为第一种子层；
    对所述第一种子层进行电镀，形成填充于所述第一连接过孔内的第一连接电极。
  4. 根据权利要求3所述的滤波器的制备方法，其中，所述第一种子层覆盖所述第一介质基板的第二表面；对所述第一种子层进行电镀，形成位于所述第一连接过孔内的第一连接电极后，通过对位于所述第二表面上、且电镀后的第一种子层进行图案化处理，形成所述第二子结构。
  5. 根据权利要求1所述的滤波器的制备方法，其中，所述在所述第一连接过孔内形成第一连接电极的步骤包括：
    在所述第一连接过孔内形成第一导电膜层，作为第一种子层；
    对所述第一种子层进行电镀，形成覆盖所述第一连接过孔内壁的第一连接电极，且所述第一连接电极覆盖所述第一连接过孔内壁，并限定出第一容纳空间。
  6. 根据权利要求5所述的滤波器的制备方法，其中，在所述在所述第一介质基板的第二表面上形成电感的第二子结构的步骤之前，还包括：
    形成填充所述第一容纳空间的填充结构。
  7. 根据权利要求5所述的滤波器的制备方法，其中，所述第一种子层覆盖所述第一介质基板的第二表面；对所述第一种子层进行电镀，形成位于所述第一连接过孔内的第一连接电极后，通过对位于所述第二表面上、且电镀后的第一种子层进行图案化处理，形成所述第二子结构。
  8. 根据权利要求1所述的滤波器的制备方法，其中，所述在所述第一介质基板的第二表面上形成电感的第二子结构的步骤包括：
    在所述第一介质基板的第二表面形成第二导电膜层，作为第二种子层；
    对第二种子层进行成电镀，以使第一导电膜层厚度增大；
    对电镀完成后的第二种子层进行图案化处理，形成所述第二子结构。
  9. 根据权利要求1所述的滤波器的制备方法，其中，在形成所述电感的第一子结构的同时，还形成有所述电容的第一极板。
  10. 根据权利要求9所述的滤波器的制备方法，其中，所述制备方法还包括：
    在所述电感的第一子结构和所述电容的第一极板背离所述第一介质基板的一侧形成第一层间介质层；
    通过构图工艺，在所述第一层间介质层背离所述述第一介质基板的一侧形成包括所述电容的第二极板的图形。
  11. 根据权利要求10所述的滤波器的制备方法，其中，所述通过构图工艺，在所述第一层间介质层背离所述述第一介质基板的一侧形成包括所述电 容的第二极板的图形的步骤包括：
    在所述第一层间介质层背离所述述第一介质基板的一侧，依次沉积第四膜层、第五膜层和第六膜层，并通过构图工艺，形成包括叠层设置的第七部分、第八部分和第九部分的所述电容的第二极板。
  12. 根据权利要求10所述的滤波器的制备方法，其中，所述制备方法还包括：
    在所述电容的第二极板背离所述第一介质基板的一侧形成第二层间介质层，并形成贯穿所述第一层间介质层和第二层间介质层的第二连接过孔，以及贯穿所述第二层间层的第三连接过孔；
    通过构图工艺，在所述第二层间介质层背离第一介质基板的一侧形成第二连接电极和第三连接电极；所述第二连接电极通过所述第二连接过孔与所述电感的引线端连接；所述第三连接电极通过所述第三连接过孔与所述电容的第二极板电连接。
  13. 根据权利要求12所述的滤波器的制备方法，其中，所述制备方法还包括：
    在所述第二连接电极和所述第三连接电极背离所述第一介质基板的一侧，依次形成第一保护层和第一平坦化层；
    形成贯穿所述第一保护层和所述第一平坦化层的第四连接过孔和第五连接过孔；
    形成第一连接焊盘和第二连接焊盘；所述第一连接焊盘通过所述四连接过孔连接所述第二连接电极，所述第二连接焊盘通过所述第五连接过孔连接所述第三连接电极。
  14. 根据权利要求13所述的滤波器的制备方法，其中，所述第一平坦化层、所述第四连接过孔、所述第五连接过孔、所述第一连接焊盘和所述第二连接焊盘的形成均在所述电感的第二子结构的形成之后。
  15. 根据权利要求1所述的滤波器的制备方法，其中，所述制备方法还包括：
    在所述第二子结构背离所述第一介质基板的一侧依次形成第二保护层和第二平坦化层。
  16. 根据权利要求1所述的滤波器的制备方法，其中，所述在所述第一介质基板的第一表面上形成所述电感的第一子结构的步骤包括：
    在第一介质基板的第一表面依次沉积第一膜层、第二膜层和第三膜层，通过构图工艺形成包括依次叠层设置的第一部分、第二部分和第三部分的所述第一子结构。
  17. 根据权利要求1所述的滤波器的制备方法，其中，相邻设置的所述第一连接过孔之间的间距不小于所述第一连接过孔直径的二倍。
  18. 一种滤波器，其包括集成在第一介质基板上的第一介质基板上至少一个电感和至少一个电容；其中，
    所述第一介质基板包括延其厚度方向贯穿的第一连接过孔；所述第一介质基板包括沿其厚度方向相对设置的第一表面和第二表面；
    所述电感包括设置在所述第一表面上的第一子结构和设置在所述第二表面上的第三子结构，所述第一连接过孔内的第一连接电极；所述第一子结构通过第一连接电极与所述第二子结构连接形成所述电感的线圈结构。
  19. 根据权利要求18所述的滤波器，其中，所述第一连接电极覆盖所述第一连接过孔的内壁，且限定出第一连接过孔内的第一容纳空间。
  20. 根据权利要求19所述的滤波器，其中，所述第一容纳空间内填充有填充结构。
  21. 根据权利要求18所述的滤波器，其中，所述第一连接电极与所述第二子结构为一体结构。
  22. 根据权利要求18所述的滤波器，其中，所述第一连接电极将所述第一连接过孔填满。
PCT/CN2022/101018 2022-06-24 2022-06-24 滤波器及其制备方法 WO2023245593A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/CN2022/101018 WO2023245593A1 (zh) 2022-06-24 2022-06-24 滤波器及其制备方法
CN202280001880.7A CN117642980A (zh) 2022-06-24 2022-06-24 滤波器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/101018 WO2023245593A1 (zh) 2022-06-24 2022-06-24 滤波器及其制备方法

Publications (1)

Publication Number Publication Date
WO2023245593A1 true WO2023245593A1 (zh) 2023-12-28

Family

ID=89378928

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/101018 WO2023245593A1 (zh) 2022-06-24 2022-06-24 滤波器及其制备方法

Country Status (2)

Country Link
CN (1) CN117642980A (zh)
WO (1) WO2023245593A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166620A (ja) * 2010-02-12 2011-08-25 Murata Mfg Co Ltd Ｌｃフィルタ
CN105308862A (zh) * 2013-05-31 2016-02-03 高通股份有限公司 使用穿玻通孔技术的高通滤波器和低通滤波器及其制造方法
CN114070222A (zh) * 2021-11-18 2022-02-18 京东方科技集团股份有限公司 一种滤波器及其制备方法
CN114520222A (zh) * 2022-01-29 2022-05-20 京东方科技集团股份有限公司 无源滤波器及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166620A (ja) * 2010-02-12 2011-08-25 Murata Mfg Co Ltd Ｌｃフィルタ
CN105308862A (zh) * 2013-05-31 2016-02-03 高通股份有限公司 使用穿玻通孔技术的高通滤波器和低通滤波器及其制造方法
CN114070222A (zh) * 2021-11-18 2022-02-18 京东方科技集团股份有限公司 一种滤波器及其制备方法
CN114520222A (zh) * 2022-01-29 2022-05-20 京东方科技集团股份有限公司 无源滤波器及其制备方法

Also Published As

Publication number Publication date
CN117642980A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
WO2019117073A1 (ja) ガラス配線基板、その製造方法及び半導体装置
US9147512B2 (en) Coil parts and method of fabricating the same
US8069560B2 (en) Method of manufacturing multilayer wiring board
US20040263309A1 (en) Thin-film type common-mode choke coil and manufacturing method thereof
WO2005010899A1 (ja) コイル部品及びその製造方法
US6552384B2 (en) Thin-film capacitor element and electronic circuit board on which thin-film capacitor element is formed
JP2005191266A (ja) キャパシタ装置、電子部品実装構造及びキャパシタ装置の製造方法
KR19990066108A (ko) 박막 인덕터 및 그 제조방법
KR20070067598A (ko) 전자 부품
CN114070222A (zh) 一种滤波器及其制备方法
CN114070220A (zh) 滤波器及其制备方法、电子设备
CN113053667B (zh) 电子部件
WO2023245593A1 (zh) 滤波器及其制备方法
WO2024044871A1 (zh) 滤波器及其制备方法、电子设备
TWI407547B (zh) 薄膜元件
WO2024020819A1 (zh) 功能基板及其制备方法、电子设备
US20230397338A1 (en) Electronic component
US20240079354A1 (en) Substrate integrated with passive device, and production method therefor
CN117791063A (zh) 滤波器及其制备方法、电子设备
US20240145321A1 (en) Substrate integrated with passive devices and manufacturing method thereof
WO2022222124A1 (zh) 集成有无源器件的基板及其制备方法
WO2024000230A1 (zh) 电感及其制备方法、滤波器、电子设备
JP2013095142A (ja) 導体ライン製造用兼ビア製造用スタンプ及びこれを用いるコイル部品の製造方法
WO2023157427A1 (ja) 薄膜キャパシタ及びこれを備える電子回路基板
WO2023032421A1 (ja) Ｌｃ複合電子部品

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202280001880.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18027211

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22947364

Country of ref document: EP

Kind code of ref document: A1