TWI407547B - 薄膜元件 - Google Patents
薄膜元件 Download PDFInfo
- Publication number
- TWI407547B TWI407547B TW096102591A TW96102591A TWI407547B TW I407547 B TWI407547 B TW I407547B TW 096102591 A TW096102591 A TW 096102591A TW 96102591 A TW96102591 A TW 96102591A TW I407547 B TWI407547 B TW I407547B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- conductor layer
- terminal electrode
- protective film
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Description
本發明有關於具備有導體層,和連接到該導體層之端子電極之薄膜元件。
近年來隨著行動電話等之高頻率電子機器之小型化.薄型化之要求,要求搭載在高頻率電子機器之電子零件之小型化,低背化(low profile)。電子零件之構成是在基板之上使用薄膜形成技術,形成絕緣層或導體層等。依照此種方式,使用薄膜形成技術形成之電子零件在本申請案中稱為薄膜元件。
在薄膜元件中,設有用來將導體層連接到外部電路之端子電極。此處,將薄膜元件中之端子電極以外之部份稱為元件本體。連接到端子電極之導體層,例如包含有佈線部份,該佈線部份之端面在元件本體之側面形成為露出。在此種情況,端子電極以連接到佈線部份之端面之方式,例如,配置在元件本體之側面。
以下說明在元件本體之側面配置有端子電極之薄膜元件之製造方法之一實例。在該製造方法中,首先在1片之晶圓(基板)上形成與多個之薄膜元件對應之導體層等,用來製作薄膜元件用基礎構造物。該基礎構造物包含有多個之元件本體預定部分別成為元件本體。另外,在基板構造物,於鄰接之元件本體預定部之間,設有除去預定部。其次,經由切斷除去預定部之位置之基礎構造物,用來使多個元件本體預定部分離,藉以製作多個元件本體。依照此種方式,經由基礎構造物之切斷,用來形成元件本體之側面,同時在該側面,使連接到端子電極之佈線部份之端面露出。其次,在元件本體之側面形成端子電極。
然而,為了使薄膜元件小型化、低背化,有效之方法是使導體層等之層變薄。但是,在上述之製造方法中,當導體層變薄時,連接到端子電極之佈線部份之端面之面積減少。其結果是使導體層和端子電極之接觸區域之面積減小,會發生很難確保導體層和端子電極之連接可靠度的問題。
為了避免上述問題,可以考慮經由使佈線部份之寬度變大,用來使佈線部份之端面之面積變大。但是,在此種情況時,在薄膜元件中,佈線部份之密度會降低,而使薄膜元件之小型化變難,或佈線部份之阻抗偏離所希望之值,使薄膜元件之特性劣化之問題會發生。
在日本專利特開平10-163002號公報所記載之技術是在基板上配置內部導體膜,在內部導體膜之端面連接有外部端子電極之晶片型電子零件中,使內部導體膜之端面對基板之切斷面成為傾斜。
另外,在日本專利特開平11-3833號公報所記載之技術是,電極被配置在基板上,在電極之端面連接有外部端子之電子零件中,使基板上之電極之端面對基板之切斷端面成為傾斜。
另外,在日本專利特開平4-37105號公報記載有薄膜電容器,在基板上疊層一對之內部電極層,和被配置在該一對之內部電極層之間之介電質層,及覆蓋在內部電極層和介電質層之保護膜,在基板之側面配置有連接到內部電極層之外部電極層。在該特開平4-37105號公報,所記載之技術是在基板之側面之附近,使內部電極層之上表面之一部份不被保護膜覆蓋而露出,藉以在內部電極層之上表面之一部份和端面,連接外部電極層。
另外,在日本專利特開平2-121313號公報記載有薄膜電容器,在基板上交替地疊層3層以上之內部電極層和2層以上之介電質層,內部電極層和介電質層被保護被膜覆蓋,在基板之側面配置連接到內部電極層之外部電極。在該特開平2-121313號公報,所記載之技術是在基板之側面之附近,內部電極層之上表面之一部份不被保護被膜覆蓋而露出,藉以在內部電極層之上表面之一部份和端面,連接外部電極。
另外,在日本專利特開平5-129149號公報記載有薄膜電容器,在基板上交替地疊層4層之內部電極和4層之薄膜介電質,內部電極和薄膜介電質被無機絕緣膜和樹脂層覆蓋,在基板之側面配置有連接到內部電極之外部電極。在該特開平5-129149號公報,所記載之技術是在基板之側面之附近,內部電極之上表面之一部份不被無機絕緣膜和樹脂層覆蓋而露出,藉以在內部電極之上表面之一部份和端面,連接外部電極。
在以下之說明中,日本專利特開平10-163002號公報之外部端子電極,特開平11-3833號公報之外部端子,特開平4-37105號公報之外部電極層,特開平2-121313號公報和特開平5-129149號公報之外部電極,均稱為端子電極。
如上述,在元件本體之側面配置有端子電極之薄膜元件中,當導體層變薄時,連接到端子電極之佈線部份之端面之面積減小,其結果是導體層和端子電極之接觸區域之面積減小,很難確保導體層和端子電極之連接可靠度為其問題。
依照日本專利特開平10-163002號公報和特開平11-3833號公報之2個文獻所記載之技術時,可以使導體層和端子電極之接觸區域之面積增加,但是其面積之增加量很小。因此,在上述2個文獻所記載之技術中,很難充分地確保導體層和端子電極之連接可靠度。
依照日本專利特開平4-37105號公報,特開平2-121313號公報,特開平5-129149號公報之3個文獻所記載之技術時,當與端子電極只接觸在導體層之端面之情況比較,可以使導體層和端子電極之接觸區域之面積大幅地增加。但是,當將上述3個文獻所記載之技術全面應用在薄膜元件之情況時,會產生以下之問題。亦即,在上述3個文獻所記載之技術中,很難正確地控制端子電極之形狀或位置,在製品間,端子電極之形狀或位置之變動容易變大。在製品間為端子電極之形狀或位置產生變動時,由於端子電極和導體層之間之電磁耦合或電容耦合之大小之變動,會有使薄膜元件之電特性產生變動之問題。另外,特別是在端子電極之數目很多之情況時,在製品間當端子電極之形狀或位置產生變動時,使鄰接之端子電極間之距離產生變動,其結果是會有薄膜元件之電特性發生變動,或在鄰接之端子電極間發生短路之問題。該等之問題,當端子電極之數目越多又薄膜元件越小型化時,成為越顯著。
本發明之目的是提供一種薄膜元件,具備有導體層和連接到該導體層之端子電極,其中可以提高導體層和端子電極之連接可靠度,同時可以抑制端子電極之形狀或位置之變動。
本發明之薄膜元件具備有基板、保護膜、導體層,和端子電極。基板具有互向相反側之第1和第2面,和連結第1面和第2面之側面。保護膜其一邊之面被配置成與基板之第1面對向。導體層,具有對向於基板之第1面之下表面,其相反側之上表面,和連結下表面和上表面之端面,被配置在基板之第1面和保護膜之間。端子電極連接到導體層。另外,端子電極接觸導體層之端面之一部份,和連續於該端面的導體層之上表面之一部份。保護膜具有凹部,上述凹部形成從上述保護膜之外緣中之與上述凹部對應之部份以外之部份,凹陷到內側之形狀,使接觸導體層之上表面中之與端子電極相接觸之一部份露出,用來收容端子電極之一部份。
在本發明之薄膜元件中,端子電極接觸導體層之端面之一部份,和連接該端面之導體層之上表面之一部份。保護膜之凹部,使接觸導體層之上表面中之與端子電極相接觸之上述一部份露出,同時收容端子電極之一部份。
在本發明之薄膜元件中,亦可以當從上方看保護膜時,使保護膜之外緣中之與凹部對應之部份以外之部份,被配置在與位於保護膜之正下方之表面的外緣相重疊之位置。或是,亦可以當從上方看保護膜時,使保護膜之外緣中之與凹部對應之部份以外之部份,被配置在位於保護膜之正下方之面之外緣之內側。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸基板之側面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸基板之第1面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸基板之第1面之一部份和基板之側面之一部份。
另外,本發明之薄膜元件亦可以更具備有絕緣層,被配置在基板之第1面和導體層之間。該絕緣層具有對向於基板之第1面之下表面,其相反側之上表面,和連結該下表面和上表面之端面。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸絕緣層之端面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸絕緣層之上表面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸絕緣層之上表面之一部份和絕緣層之端面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸絕緣層之端面之一部份和基板之側面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸絕緣層之端面之一部份和基板之第1面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸絕緣層之端面之一部份,基板之第1面之一部份,和基板之側面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸絕緣層之上表面之一部份,絕緣層之端面之一部份,和基板之側面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸絕緣層之上表面之一部份,絕緣層之端面之一部份,和基板之第1面之一部份。
另外,在本發明之薄膜元件中,亦可以使端子電極更接觸絕緣層之上表面之一部份,絕緣層之端面之一部份,基板之第1面之一部份,和基板之側面之一部份。
在本發明之薄膜元件中,端子電極接觸導體層之端面之一部份,和連續於該端面之導體層之上表面之一部份。利用此種方式,依照本發明時,可以使導體層和端子電極之接觸區域之面積變大。其結果是可以提高導體層和端子電極之連接可靠度。另外,在本發明中,保護膜之凹部,使導體層之上表面中之與端子電極相接觸之上述一部份露出,同時用來收容端子電極之一部份。利用此種方式,依照本發明可以抑制端子電極之形狀或位置之變動。
本發明之其他之目的、特徵和優點經由以下之說明可以充分地明白。
以下參照圖式用來詳細地說明本發明之實施形態。首先,參照圖6用來說明本發明之第1實施形態之薄膜元件之電路構造。圖6是電路圖,用來表示本實施形態之薄膜元件之電路構造。
如圖6所示,本實施形態之薄膜元件1具備有:2個之輸入/輸出端子101、102,用來進行信號之輸入/輸出;和3個之電感器111、112、113。
該薄膜元件1更具備有:電容器121,被設在電感器111之一端和地線之間;電容器122,被設在電感器112之一端和地線之間;電容器123,被設在電感器113之一端和地線之間;電容器124,被設在電感器111之一端和電感器112之一端之間;電容器125,被設在電感器112之一端和電感器113之一端之間;和電容器126,被設在電感器111之一端和電感器113之一端之間。
輸入/輸出端子101連接到電感器111之一端。輸入/輸出端子102連接到電感器113之一端。電感器111、112、113之各個之另外一端連接到地線。
其次,說明本實施形態之薄膜元件1之作用。本實施形態之薄膜元件1具有帶通濾波器之功能。當在薄膜元件1之輸入/輸出端子101有信號被輸入之情況時,該信號中之指定之頻帶內之頻率之信號,選擇性從輸入/輸出端子102輸出。相反地,在輸入/輸出端子102有信號被輸入之情況時,該信號中之指定之頻帶內之頻率之信號,選擇性從輸入/輸出端子101輸出。
其次,參照圖1至圖5用來說明本實施形態之薄膜元件1之構造。圖1是薄膜元件1之俯視圖。圖2是俯視圖,用來表示薄膜元件1所含之上部導體層。圖3是俯視圖,用來表示薄膜元件1所含之下部導體層。圖4和圖5分別為薄膜元件1之剖面圖。圖4表示圖1至圖3之4-4線所示之剖面。圖5表示圖1至圖3之5-5線所示之剖面。
如圖4和圖5所示,薄膜元件1具備有:基板2,和被配置在該基板2上之絕緣層3。如圖3所示,薄膜元件1更具備有被配置在絕緣層3之上之下部導體層41~45。
如圖4和圖5所示,薄膜元件1更具備有:介電質膜5,被配置成覆蓋在絕緣層3和下部導體層41~45之大部份;和絕緣層6,被配置在該介電質膜5之上。如圖2所示,薄膜元件1更具備有上部導體層71~76,大部份被配置在絕緣層6之上。
如圖4和圖5所示,薄膜元件1更具備有保護膜8,被配置成覆蓋在絕緣層6和上部導體層71~76之大部份。如圖1所示,薄膜元件1更具備有4個之端子電極11~14。端子電極11構成圖6之輸入/輸出端子101。端子電極12構成圖6之輸入/輸出端子102。端子電極13、14連接到地線。
在此處,將薄膜元件1中之端子電極11~14以外之部份稱為元件本體1B。元件本體1B形成大致直方體形狀,具有上表面(保護膜8之上表面)1a,底面(基板2之下表面)1b,和連結該等之上表面1a和底面1b之4個之側面1c~1f。端子電極11~14被配置成分別接觸在側面1c~1f之一部份。
基板2由例如絕緣材料(介電質材料)構成。構成基板2之絕緣材料可以使用無機材料,亦可以使用有機材料。構成基板2之絕緣材料,可以使用例如Al2
O3
。另外,基板2亦可以由半導體材料構成。
絕緣層3由絕緣材料構成。構成絕緣層3之絕緣材料可以使用無機材料,亦可以使用有機材料。構成絕緣層3之無機材料可以使用例如Al2
O3
。構成絕緣層3之有機材料可以使用例如樹脂。在此種情況,樹脂可以使用熱可塑性樹脂和熱硬化性樹脂之任一者。絕緣層3之上表面之表面粗度小於基板2之上表面之表面粗度。因此,絕緣層3具有使下部導體層41~45之底層之表面粗度減小之功能。絕緣層3被要求吸收基板2之上表面之凹凸,且絕緣層3之上表面為平坦。因此,絕緣層3之厚度最好在0.1~10 μ m之範圍內。在基板2由絕緣材料構成,而且其上表面之表面粗度很小之情況時,亦可不設置絕緣層3,在基板2之上直接配置下部導體層41~45。
下部導體層41~45,上部導體層71~76,和端子電極11~14由導電材料構成。下部導體層41~45之厚度最好在5~10 μ m之範圍內。上部導體層71~76之厚度最好在5~10 μ m之範圍內。當考慮到不會因為角落部或段差使端子電極11~14發生斷線的情況,端子電極11~14之厚度最好在0.5~10 μ m之範圍內。
介電質膜5由介電質材料構成。構成介電質膜5之介電質材料最好為無機材料。構成介電質膜5之介電質材料可以使用例如Al2
O3
、Si4
N3
或SiO2
。介電質膜5之厚度較好是在0.02~1 μ m之範圍內,更好是在0.05~0.5 μ m之範圍內。
絕緣層6和保護膜8均由絕緣材料構成。構成絕緣層6和保護膜8之各個絕緣材料可以使用無機材料亦可以使用有機材料。構成絕緣層6和保護膜8之無機材料可以使用例如Al2
O3
。構成絕緣層6和保護膜8之有機材料可以使用例如樹脂。在此種情況,樹脂可以使用熱可塑性樹脂和熱硬化性樹脂之任一者。樹脂可以使用例如聚醯亞胺系樹脂,丙烯酸系樹脂,環氧系樹脂,四氟化乙烯樹脂,變性聚二苯醚,液晶聚合物,變性聚醯亞胺。另外,該樹脂亦可以為感光性樹脂。絕緣層6之厚度最好在0.1~10 μ m之範圍內,用來使上部導體層和下部導體層之絕緣可靠度良好,同時抑制雜散電容(stray capacitance)等之不希望有之成分之發生而使高頻特性良好。保護膜8之厚度最好在1~50 μ m之範圍內,藉以利用保護膜8保護製品內部。
基板2形成直方體形狀,又,基板2具有互向相反側之第1面(上表面)2a和第2面(下表面)2b,和連結第1面2a和第2面2b之4個側面2c~2f。側面2c、2d如圖4和圖5所示。但是,側面2e、2f未出現在圖4和圖5。在此處為著方便而在圖1至圖3中顯示側面2c~2f之位置。
保護膜8被配置成其一邊之面對向於基板2之第1面2a。下部導體層41~45和上部導體層71~76被配置在第1面2a和保護膜8之間,分別具有與基板2之第1面2a對向之下表面,其相反側之上表面,和連結該下表面和上表面之端面。
另外,絕緣層3被配置在第1面2a和下部導體層41~45之間,具有與基板2之第1面2a面對之下表面,其相反側之上表面,和連結下表面和上表面之端面。
在此處參照圖3用來詳細地說明下部導體層41~45。下部導體層41具有佈線部41a,和連接到該佈線部41a之電感器構成部41b和電容器構成部41c。當從上方看下部導體層41時,佈線部41a之端面之一部份,被配置在與基板2之第1面2a和側面2c之稜線重疊之位置。下部導體層42具備有:佈線部42a,和連接到該佈線部42a之電感器構成部42b和電容器構成部42c。下部導體層43具備有佈線部43a,和連接到該佈線部43a之電感器構成部43b和電容器構成部43c。當從上方看下部導體層43時,佈線部43a之端面之一部份被配置在與基板2之第1面2a和側面2d之間之稜線重疊之位置。
當從上方看下部導體層44時,下部導體層44被配置在基板2之第1面2a和側面2e之間之稜線之附近,下部導體層44之端面之一部份被配置在與第1面2a和側面2e之間之稜線重疊之位置。當從上方看下部導體層45時,下部導體層45被配置在基板2之第1面2a和側面2f之間之稜線之附近,下部導體層45之端面之一部份被配置在與第1面2a和側面2f之間之稜線重疊之位置。
其次,參照圖2用來詳細地說明上部導體層71~76。從上方看上部導體層71時,上部導體層71被配置在基板2之第1面2a和側面2c之間之稜線之附近,上部導體層71之端面之一部份被配置在與第1面2a和側面2c之間之稜線重疊之位置。
上部導體層72具備有佈線部72a,和連接到該佈線部72a之3個電感器構成部72b、72c、72d和3個之電容器構成部72e、72f、72g。當從上方看上部導體層72時,電感器構成部72b之一部份,被配置在與電感器構成部41b之一部份重疊之位置,電感器構成部72c之一部份被配置在與電感器構成部42b之一部份重疊之位置。電感器構成部72d之一部份被配置在與電感器構成部43b之一部份重疊之位置。另外,當從上方看上部導體層72時,電容器構成部72e之一部份被配置在與電容器構成部41c之一部份重疊之位置,電容器構成部72f之一部份被配置在與電容器構成部42c之一部份重疊之位置,電容器構成部72g之一部份被配置在與電容器構成部43c之一部份重疊之位置。
當從上方看上部導體層73時,上部導體層73被配置在基板2之第1面2a和側面2d之間之稜線之附近,上部導體層73之端面之一部份被配置在與第1面2a和側面2d之間之稜線重疊之位置。
當從上方看上部導體層74時,上部導體層74被配置在基板2之第1面2a和側面2e之間之稜線之附近。上部導體層74之端面之一部份被配置在與第1面2a和側面2e之間之稜線重疊之位置。
當從上方看上部導體層75時,上部導體層75被配置在與佈線部41a、43a之各個之一部份和佈線部42a重疊之位置。當從上方看上部導體層76時,上部導體層76被配置在與佈線部41a、43a之各個之另外一部份重疊之位置。
其次,參照圖2和圖3用來說明形成在介電質膜5和絕緣層6之各個之多個開口部。在圖2和圖3中,該等之開口部之位置以虛線表示。在介電質膜5形成有開口部51~59。在絕緣層6形成有開口部61~69和開口部6C1~6C6。開口部61~69分別連通到開口部51~59。
上部導體層71經由開口部51、61連接到下部導體層41之佈線部41a。另外,在元件本體1B之側面1c,上部導體層71之端面之一部份被配置成與下部導體層41之端面之一部份連續。
上部導體層73經由開口部52、62連接到下部導體層43之佈線部43a。另外,在元件本體1B之側面1d,上部導體層73之端面之一部份被配置成與下部導體層43之端面之一部份連續。
上部導體層74經由開口部53、63連接到下部導體層44。另外,在元件本體1B之側面1e,上部導體層74之端面之一部份被配置成與下部導體層44之端面之一部份連續。
上部導體層72之佈線部72a經由開口部54、64連接到下部導體層45。另外,在元件本體1B之側面1f,上部導體層72之端面之一部份被配置成與下部導體層45之端面之一部份連接。
上部導體層75經由開口部55、65連接到下部導體層42之佈線部42a。上部導體層76經由開口部56、66連接到下部導體層43之佈線部43a。
上部導體層72之電感器構成部72b經由開口部57、67連接到下部導體層41之電感器構成部41b。電感器構成部72b、41b構成圖6之電感器111。
上部導體層72之電感器構成部72c經由開口部58、68連接到下部導體層42之電感器構成部42b。電感器構成部72c、42b構成圖6之電感器112。
上部導體層72之電感器構成部72d經由開口部59、69連接到下部導體層43之電感器構成部43b。電感器構成部72d、43b構成圖6之電感器113。
上部導體層72之電容器構成部72e之一部份被配置在開口部6C1內,對向於下部導體層41之電容器構成部41c之一部份,在其間包夾有介電質膜5。該等電容器構成部72e、41c之各個之一部份和介電質膜5構成圖6之電容器121。
上部導體層72之電容器構成部72f之一部份被配置在開口部6C2內,對向於下部導體層42之電容器構成部42c之一部份,在其間包夾有介電質膜5。該等電容器構成部72f、42c之各個之一部份和介電質膜5構成圖6之電容器122。
上部導體層72之電容器構成部72g之一部份被配置在開口部6C3內,對向於下部導體層43之電容器構成部43c之一部份,在其間包夾有介電質膜5。該等電容器構成部72g、43c之各一部份和介電質膜5構成圖6之電容器123。
上部導體層75之一部份被配置在開口部6C4內,對向於下部導體層41之佈線部41a之一部份,在其間包夾有介電質膜5。該等之上部導體層75和佈線部41a之各一部份及介電質膜5構成圖6之電容器124。
上部導體層75之另外一部份被配置在開口部6C5內,對向於下部導體層43之佈線部43a之一部份,在其間包夾有介電質膜5。該等之上部導體層75和佈線部43a之各一部份及介電質膜5構成圖6之電容器125。
上部導體層76之一部份被配置在開口部6C6內,對向於下部導體層41之佈線部41a之另外一部份,在其間包夾有介電質膜5。該等之上部導體層76和佈線部41a之各個之一部份及介電質膜5構成圖6之電容器126。
其次,參照圖1、圖4和圖5用來詳細地說明端子電極11~14。端子電極11被配置成接觸在基板2之側面2c之一部份,連續於側面2c的第2面2b之一部分,和被配置於元件本體1B之側面1c的絕緣層3之端面之一部份。另外,端子電極11接觸在被配置於側面1c之上部導體層71之端面之一部份,和連續該端面之上部導體層71之上表面之一部份,及被配置於側面1c之下部導體層41之端面之一部份。如此一來,端子電極11連接到上部導體層71和下部導體層41。端子電極11之寬度小於側面1c之寬度。
端子電極12被配置成接觸在基板2之側面2d之一部份,連續於側面2d之第2面2b之一部份,及被配置於元件本體1B之側面1d之絕緣層3之端面之一部份。另外,端子電極12接觸在被配置於側面1d之上部導體層73之端面之一部份,連續於該端面之上部導體層73之上表面之一部份,及接觸在被配置於側面1d之下部導體層43之端面之一部份。如此一來,端子電極12連接到上部導體層73和下部導體層43。端子電極12之寬度小於側面1d之寬度。
端子電極13被配置成接觸在基板2之側面2e之一部份,連續於側面2e之第2面2b之一部份,及被配置於元件本體1B之側面1e的絕緣層3之端面之一部份。另外,端子電極13接觸在被配置於側面1e之上部導體層74之端面之一部份,連續於該端面之上部導體層74之上表面之一部份,及被配置於側面1e之下部導體層44之端面之一部份。如此一來,端子電極13連接到上部導體層74和下部導體層44。端子電極13之寬度小於側面1e之寬度。
端子電極14被配置成接觸在基板2之側面2f之一部份,連續於側面2f之第2面2b之一部份,及被配置於元件本體1B之側面1f之絕緣層3之端面之一部份。另外,端子電極14接觸在被配置於側面1f之上部導體層72之端面之一部份,連續於該端面之上部導體層72之上表面之一部份,及被配置於側面1f之下部導體層45之端面之一部份。如此一來,端子電極14連接到上部導體層72和下部導體層45。端子電極14之寬度小於側面1f之寬度。
其次,參照圖1用來詳細地說明保護膜8之形狀。保護膜8具有4個之凹部81~84。該等之凹部形成從保護膜8之外緣中之與該等凹部對應之部份以外之部份凹陷到內側之形狀。凹部81~84分別被配置在與端子電極11~14對應之位置。
凹部81使上部導體層71之上表面中之接觸在端子電極11之部份露出。另外,凹部81用來收容端子電極11之一部份,亦即端子電極11中之被配置在上部導體層71之上表面之上之部份。凹部82使上部導體層73之上表面中之接觸在端子電極12之部份露出。另外,凹部82用來收容端子電極12之一部份,亦即端子電極12中之被配置在上部導體層73之上表面之上之部份。凹部83使上部導體層74之上表面中之接觸在端子電極13之部份露出。另外,凹部83用來收容端子電極13之一部份,亦即端子電極13中之被配置在上部導體層74之上表面之上之部份。凹部84使上部導體層72之上表面中之接觸在端子電極14之部份露出。另外,凹部84用來收容端子電極14之一部份,亦即端子電極14中之被配置在上部導體層72之上表面之上之部份。端子電極11~14分別不超過凹部81~84接觸在保護膜8之上。
在圖1、圖4和圖5所示之實例中,被配置在凹部81~84內之端子電極11~14之各個之一部份和凹部81~84之邊緣之間沒有間隙。另外,在該實例中,端子電極11~14之上表面和保護膜8之上表面形成連續之平坦之平面。在此種情況,薄膜元件1之上表面成為平坦面。另外,端子電極11~14之各個之一部份可被配置在凹部81~84內,端子電極11~14之各個之一部份和凹部81~84之邊緣之間亦可具有間隙。另外,亦可以利用端子電極11~14之上表面和保護膜8之上表面形成段差。
從上方看保護膜8時,保護膜8之外緣中之與凹部81~84對應之部份以外之部份,被配置在由位於保護膜8之正下方之面,亦即由絕緣層6之上表面和上部導體層71~76之上表面構成之面之外緣之重疊位置。
其次,參照圖5和圖7至圖13,用來說明本實施形態之薄膜元件1之製造方法。圖7至圖13是用來說明薄膜元件1之製造方法之剖面圖。圖7至圖13均表示與圖5對應之剖面。另外,在以下之說明中,各層之材料和厚度只是一實例,本實施形態之薄膜元件1之製造方法並不限定為該等。
圖7表示薄膜元件1之製造方法之一步驟。在該步驟首先準備晶圓2W。該晶圓2W包含有:基板預定部2P,排列成為多個行;和除去預定部2R,被設在鄰接之基板預定部2P之間。基板預定部2P是後來成為基板2之部份。除去預定部2R是後來經由晶圓2W之切斷而被除去之部份。
其次,在晶圓2W之上形成絕緣層3。其次利用研磨使絕緣層3之上表面平坦化。此種情況之研磨方法使用例如化學機械研磨(以下稱為CMP)。研磨後之絕緣層3之厚度成為例如2 μ m。另外,當不使絕緣層3之上表面平坦化,絕緣層3之上表面之表面粗度亦很小之情況時,亦可以不需要研磨絕緣層3之上表面藉以平坦化。
其次,在絕緣層3之上,形成下部導體層41~45。另外,在圖7中未出現有下部導體層44、45。對於下部導體層41、43、44、45,當後來切斷晶圓2W時,以形成連接到端子電極11~14之端面之方式,形成為突出到除去預定部2R之上方之區域。另外,經由除去預定部2R之上方之區域鄰接之2個之下部導體層,亦可以在除去預定部2R之上方之區域內連結。
下部導體層41~45例如以下面所述之方式形成。首先,例如利用濺散法在絕緣層3之上形成電極膜。該電極膜在後來利用電鍍法形成電鍍膜時被使用作為電極,同時用來構成下部導體層41~45之一部份。電極膜例如定為30nm之厚度之Ti膜和100nm之厚度之Cu膜之疊層膜。其次,在電極膜之上,形成例如8 μ m厚度之光抗蝕劑層。其次,利用光刻法對光抗蝕劑層進行圖案製作,用來形成框架。該框架具有溝部其形狀對應到欲形成之下部導體層41~45之形狀。其次,使用電極膜作為電極,利用電鍍法,在框架之溝部內形成電鍍膜。電鍍膜之材料使用例如Cu。電鍍膜之厚度定為例如9~10 μ m。其次,研磨電鍍膜之上表面用來進行平坦化。此種情況之研磨方法使用例如CMP。研磨後之電鍍膜之厚度成為例如8 μ m。其次將框架剝離。其次,利用乾式蝕刻或濕式蝕刻,除去電極膜中之存在於電鍍膜之下之部份以外之部份。利用此種方式,以殘留之電極膜和電鍍膜形成下部導體層41~45。
另外,下部導體層41~45之形成,除上述之方法外,亦可以在電極膜之上表面整體之上,形成未被圖案化之電鍍膜,然後部份地蝕刻該電鍍膜和電極膜。或是亦可以在絕緣層3之上,使用濺散,蒸著等之物理氣相成長法,形成未被圖案化之導體膜,部份地蝕刻該導體膜,用來形成下部導體層41~45。
圖8表示下一個之步驟。在該步驟,首先,例如利用濺散法,以覆蓋在絕緣層3和下部導體層41~45之方式,形成介電質膜5。介電質膜5之厚度定為例如0.1 μ m。其次,在介電質膜5之上形成光抗蝕劑層。其次,利用光刻法對光抗蝕劑層進行圖案製作,在光抗蝕劑層形成多個之開口部。該開口部之形成位置對應到欲形成在介電質膜5之開口部51~59之位置。其次,利用灰化或蝕刻除去介電質膜5中之與光抗蝕劑層之多個開口部對應之部份。利用此種方式,在介電質膜5形成開口部51~59。其次,除去光抗蝕劑層。
其次,如圖9所示,在介電質膜5之上形成絕緣層6。絕緣層6具有開口部61~69、6C1~6C6。當絕緣層6之材料使用感光性樹脂之情況時,利用光刻法對絕緣層6進行圖案製作。當絕緣層6之材料使用感光性樹脂以外之材料之情況時,例如,使用選擇性之蝕刻對絕緣層6進行圖案製作。
圖10表示下一個之步驟。在該步驟中,形成上部導體層71~76。另外,在圖10中未出現上部導體層72、74、76。對於上部導體層71、73、74,72當後來切斷晶圓2W時,以形成連接在端子電極11~14之端面之方式,形成突出到除去預定部2R之上方之區域。另外,經由除去預定部2R之上方之區域而鄰接之2個上部導體層,亦可以在除去預定部2R之上方之區域內連結。上部導體層71~76之形成方法與下部導體層41~45之形成方法相同。
其次,如圖11所示,以覆蓋在絕緣層6和上部導體層71~76之方式,形成保護膜8。另外,在這時,在保護膜8未形成有凹部81~84。
其次,如圖12所示,對保護膜8進行加工,除去保護膜8中之被配置在除去預定部2R之上方之區域之部份,和與欲形成之凹部81~84對應之部份。利用此種方式,在保護膜8形成凹部81~84。保護膜8之加工方法可以使用例如雷射加工,使用電漿之蝕刻,或利用切割鋸之加工。當保護膜8之材料使用感光性樹脂之情況時,亦可以利用光刻法對保護膜8進行加工。在此處利用截至目前之步驟所製作之晶圓2W或保護膜8構成之疊層體稱為薄膜元件用基礎構造物。該基礎構造物包含有:多個之元件本體預定部1P,分別成為元件本體1B;和除去預定部1R,被配置在鄰接之元件本體預定部1P之間。元件本體預定部1P由基礎構造物中之基板預定部2P和其上方之部份構成。除去預定部1R由基礎構造物中之除去預定部2R和其上方之部份構成。
其次,如圖13所示,例如利用切割鋸,在除去預定部1R之位置處切斷基礎構造物。利用此種方式,除去基礎構造物中之除去預定部1R,用來使多個之元件本體預定部1P分離。被分離之元件本體預定部1P成為元件本體1B。另外,經由基礎構造物之切斷,用來在下部導體層41、43、44、45和上部導體層71、73、74、72,形成連接到端子電極11~14之端面。另外,在圖13中,元件符號10表示切割鋸之刀片。
其次,如圖5所示,在元件本體1B之指定位置,形成端子電極11~14。端子電極11~14例如利用以下之方式形成。首先,在元件本體1B之指定位置,形成底層電極膜。該底層電極膜之形成例如經由以網版印刷或轉印,將導電性樹脂或導電性糊塗布在元件本體1B之指定位置,使其乾燥和硬化而形成。或是亦可以對元件本體1B,形成在指定位置具有開口部之遮罩,然後利用例如濺散法,在遮罩上和開口部內形成導電膜,然後除去遮罩,用來形成由導電膜構成之底層電極膜。此種情況之導電膜可以使用例如Cr膜和Cu膜之疊層膜,或Ti膜和Cu膜之疊層膜,或Ni膜和Cu膜之疊層膜。其次,利用例如桶式電鍍法在底層電極膜之上形成電鍍膜。電鍍膜可以使用例如由Ni或Ti構成之第1膜和由Sn或Au構成之第2膜所形成之疊層膜,或使用由Cu構成之第1膜和由Ni或Ti構成之第2膜由Sn或Au形成之第3膜所構成之疊層膜。
另外,端子電極11~14之形成方法並不只限於上述之方法。例如,亦可以利用網版印刷或轉印,將導電性樹脂或導電性糊塗布在元件本體1B之指定位置,使其乾燥及硬化用來形成端子電極11~14。
其次說明本實施形態之薄膜元件1之效果。另外,在以下之說明中,將下部導體層41~45記為下部導體層4,將上部導體層71~76記為上部導體層7。在本實施形態之薄膜元件1中,端子電極11~14接觸在上部導體層7之端面之一部份,和連續於該端面之上部導體層7之上表面之一部份。利用此種方式,依照本實施形態時,上部導體層7和端子電極11~14之接觸區域之面積可以變大,其結果是可以提高上部導體層7和端子電極11~14之連接可靠度。
另外,在本實施形態中,保護膜8具有4個之凹部81~84。凹部81~84分別形成從保護膜8之外緣中之與該等之凹部對應之部份以外之部份凹陷到內側之形狀。凹部81~84使上部導體層7之上表面中之接觸在端子電極11~14之部份露出,同時用來收容端子電極11~14之一部份。因此,凹部81~84具有規定端子電極11~14之形狀或位置之功能。因此,依照本實施形態時,可以抑制端子電極11~14之形狀或位置之變動。利用此種方式,依照本實施形態時,可以防止由於端子電極11~14和元件本體1B內之導體層之間之電磁耦合或電容耦合之大小之變動,造成薄膜元件1之電特性之變動。另外,依照本實施形態時,可以防止鄰接之端子電極間之距離之變動,造成薄膜元件1之電特性之變動,或在鄰接之端子電極間發生短路的情況。
另外,在本實施形態中,在元件本體1B之側面1c~1f,以連續之方式配置有下部導體層4之端面和上部導體層7之端面。另外,端子電極11~14接觸在下部導體層4之端面之一部份和上部導體層7之端面之一部份。利用此種方式,依照本實施形態時,端子電極11~14和與該等連接之導體層4、7之接觸區域之面積可以變大,端子電極11~14和與該等連接之導體層4、7之連接可靠度可以提高。
然而,在元件本體1B之側面1c~1f,在未以連續之方式配置下部導體層4之端面和上部導體層7之端面之情況時,在下部導體層4之端面和上部導體層7之端面之間,存在絕緣層6之端面。當與此種情況比較時,在本實施形態中,因為下部導體層4之端面和上部導體層7之端面成為連續,所以在側面1c~1f表現之層或膜之界面之數目變少。利用此種方式,依照本實施形態時,可以減少薄膜元件用基礎構造物之切斷時發生層或膜之剝離或缺陷等之不良。
下面參照圖14至圖20用來說明本實施形態之第1至第7變化例。圖14是第1變化例之薄膜元件1之俯視圖。在第1變化例之薄膜元件1中,從上方看保護膜8時,保護膜8之外緣中之與凹部81~84對應之部份以外之部份,被配置在位於保護膜8之正下方之面,亦即由絕緣層6之上表面和上部導體層71~76之上表面構成之面之外緣之內側。第1變化例之薄膜元件1之其他之構造,作用和效果,與圖1至圖6所示之薄膜元件1相同。
圖15是第2變化例之薄膜元件1之剖面圖。另外,圖15表示與圖5對應之剖面。在第2變化例之薄膜元件1中,端子電極11~14未接觸在基板2之第2面2b。端子電極11~14之下端面與第2面2b一起形成連續之平坦之平面。在第2變化例中,可以使薄膜元件1之底面和上表面分別成為平坦之面。第2變化例之薄膜元件1之其他之構造,作用和效果,與圖1至圖6所示之薄膜元件1相同。
圖16是第3變化例之薄膜元件1之剖面圖。另外,圖16表示與圖5對應之剖面。在第3變化例之薄膜元件1中,端子電極11~14之下端面被配置在基板2之第1面2a和第2面2b之間之高度之位置。因此,端子電極11~14未接觸在基板2之第2面2b。在第3變化例中,可以使薄膜元件1之底面和上表面分別成為平坦之面。第3變化例之薄膜元件1之其他之構造,作用和效果,與圖1至圖6所示之薄膜元件1相同。
圖17是第4變化例之薄膜元件1之剖面圖。另外,圖17表示與圖5對應之剖面。在第4變化例之薄膜元件1中,端子電極11~14之下端面被配置在下部導體層41、43、44、45和絕緣層3之界面之高度之位置。因此,端子電極11~14未接觸在基板2之側面2c~2f和第2面2b,及絕緣層3之端面。在第4變化例中,可以使薄膜元件1之底面和上表面分別成為平坦之面。第4變化例之薄膜元件1之其他構造,作用和效果,與圖1至圖6所示之薄膜元件1相同。
圖18是第5變化例之薄膜元件1之剖面圖。另外,圖18表示與圖5對應之剖面。在第5變化例之薄膜元件1中,當從上方看元件本體1B時,絕緣層3之外緣被配置在基板2之第1面2a之外緣之內側。因此,第1面2a之外緣附近之一部份未被絕緣層3覆蓋。另外,當從上方看元件本體1B時,配置於元件本體1B之側面1c~1f之下部導體層41、43、44、45之端面和上部導體層71、73、74、72之端面,被配置在與絕緣層3之外緣重疊之位置。利用此種方式,在元件本體1B之側面1c~1f形成有段差,從基板2和絕緣層3之邊界之高度之位置到下側之部份,亦即基板2之側面2c~2f,比從基板2和絕緣層3之邊界之高度位置到上側之部份,更突出到側方。端子電極11~14之下端面接觸在第1面2a之一部份。另外,端子電極11~14未接觸在基板2之側面2c~2f和第2面2b。
在第5變化例之薄膜元件1之製造方法中,在圖12所示之步驟之後,在除去預定部1R之位置,對薄膜元件用基礎構造物施加淺溝加工。在該淺溝加工中,在比除去預定部1R之寬度大之區域,將上部導體層71、73、74、72,下部導體層41、43、44、45和絕緣層3除去,用來對基礎構造物形成淺溝。淺溝加工可以利用例如雷射加工,或使用切割鋸之加工方式進行。然後,與圖13所示之步驟同樣地,在除去預定部1R之位置切斷基礎構造物。利用此種方式,在元件本體1B之側面1c~1f形成上述之段差。然後,如圖18所示,形成端子電極11~14。
另外,第5變化例之薄膜元件1亦可以利用以下之方法製造。在該方法中,如上述之方式,在對薄膜元件用基礎構造物形成淺溝之後,在淺溝內形成後來成為端子電極11~14之導體層。然後,在除去預定部1R之位置,切斷上述導體層和基礎構造物。依照此種方式,利用切斷後之上述導體層形成端子電極11~14。
在第5變化例中,可以使薄膜元件1之底面和上表面分別成為平坦之面。另外,在第5變化例中,可以使元件本體1B之側面1c~1f分別成為大致平坦之面。第5變化例之薄膜元件1之其他之構造,作用和效果,與圖1至圖6所示之薄膜元件1相同。
圖19是第6變化例之薄膜元件1之剖面圖。另外,圖19表示與圖5對應之剖面。在第6變化例之薄膜元件1中,在基板2之側面2c~2f中,形成段差,使從第1面2a和第2面2b之間之指定高度之位置到下側之部份,比上側之部份更突出到側方。當從上方看元件本體1B時,絕緣層3之外緣被配置在與基板2之第1面2a之外緣重疊之位置。另外,當從上方看元件本體1B時,配置於元件本體1B之側面1c~1f之下部導體層41、43、44、45之端面和上部導體層71、73、74、72之端面,被配置在與絕緣層3之外緣重疊之位置。利用此種方式,在元件本體1B之側面1c~1f形成有段差,從上述指定高度之位置到下側之部份,比上側之部份更突出到側方。端子電極11~14之下端面被配置在上述之指定高度之位置。端子電極11~14接觸在基板之側面2c~2f中之從上述指定之高度之位置到上側之一部份。另外,端子電極11~14未接觸在基板2之第2面2b。
在第6變化例之薄膜元件1之製造方法中,於圖12所示之步驟之後,在除去預定部1R之位置,對薄膜元件用基礎構造物施加半切割加工。在該半切割加工時,在比除去預定部1R之寬度大之區域,除去上部導體層71、73、74、72,下部導體層41、43、44、45和絕緣層3,同時除去晶圓2W中之從上述之指定高度之位置到上側之部份,用來對基礎構造物形成溝。半切割加工可以利用例如切割鋸進行加工。然後,與圖13所示之步驟同樣地,在除去預定部1R之位置切斷基礎構造物。利用此種方式,在元件本體1B之側面1c~1f形成上述之段差。然後,如圖19所示,形成端子電極11~14。
另外,第6變化例之薄膜元件1亦可以利用以下之方法製造。在該方法中,依照上述之方式在對薄膜元件用基礎構造物形成溝之後,在該溝內形成後來成為端子電極11~14之導體層。然後,在除去預定部1R之位置,切斷上述導體層和基礎構造物。利用此種方式,以切斷後之上述導體層形成端子電極11~14。
在第6變化例中,薄膜元件1之底面和上表面分別成為平坦之面。另外,在第6變化例中,可以使元件本體1B之側面1c~1f分別成為大致平坦之面。第6變化例之薄膜元件1之其他之構造,作用和效果,與圖1至圖6所示之薄膜元件1相同。
圖20是第7變化例之薄膜元件1之剖面圖。另外,圖20表示與圖5對應之剖面。在第7變化例之薄膜元件1中,在從基板2中之第1面2a和第2面2b之間之指定高度到上側之部份,隨著接近於第1面2a,使與第1面2a平行之剖面之大小逐漸變小。另外,從基板2之側面2c~2f中之上述指定高度之位置到上側之部份,成為傾斜面。當從上方看元件本體1B時,絕緣層3之外緣被配置在與基板2之第1面2a之外緣重疊之位置。另外,當從上方看元件本體1B時,被配置在元件本體1B之側面1c~1f之下部導體層41、43、44、45之端面和上部導體層71、73、74、72之端面,被配置在與絕緣層3之外緣重疊之位置。端子電極11~14未接觸在基板2之第2面2b。端子電極11~14之下端面和第2面2b一起形成連續平坦之平面。
在第7變化例之薄膜元件1之製造方法中,於圖12所示之步驟之後,在除去預定部1R之位置,對薄膜元件用基礎構造物施加淺溝加工。在該淺溝加工時,在比除去預定部1R之寬度大之區域,將上部導體層71、73、74、72,下部導體層41、43、44、45,和絕緣層3除去,同時以在晶圓2W形成後來成為上述傾斜面之面之方式,除去晶圓2W中之從上述指定高度之位置到上側之部份之一部份,用來對基礎構造物形成淺溝。淺溝加工可以利用例如雷射加工或切割鋸之加工進行。然後,與圖13所示之步驟同樣地,在除去預定部1R之位置切斷基礎構造物。利用此種方式,在基板2之側面2c~2f形成上述傾斜面。然後,如圖20所示,形成端子電極11~14。
另外,第7變化例之薄膜元件1亦可以利用以下之方法製造。在該方法中,如上述之方式對薄膜元件用基礎構造物形成淺溝之後,在淺溝內形成後來成為端子電極11~14之導體層。然後,在除去預定部1R之位置,切斷上述導體層和基礎構造物。利用此種方式,以切斷後之上述導體層形成端子電極11~14。
在第7變化例中,薄膜元件1之底面和上表面分別成為平坦之面。第7變化例之薄膜元件1之其他之構造,作用和效果,與圖1至圖6所示之薄膜元件1相同。
其次,說明本發明之第2實施形態之薄膜元件。本實施形態之薄膜元件之電路構造與第1實施形態相同。
圖21是本實施形態之薄膜元件之剖面圖。另外,圖21表示與圖5對應之剖面。在本實施形態之薄膜元件1中,從上方看元件本體1B時,被配置在元件本體1B之側面1c~1f之下部導體層41、43、44、45之端面和上部導體層71、73、74、72之端面,被配置在絕緣層3之外緣之內側。利用此種方式,在元件本體1B之側面1c~1f形成段差,使從絕緣層3之上表面之高度之位置到下側之部份,比從絕緣層3之上表面之高度之位置到上側之部份更突出到側方。另外,在本實施形態中,端子電極11~14接觸在絕緣層3之上表面之一部份。
其次,參照圖21至圖23,用來說明本實施形態之薄膜元件1之製造方法。圖22和圖23是用來說明本實施形態之薄膜元件1之製造方法之剖面圖。圖22和圖23表示與圖21對應之剖面。在本實施形態之製造方法中,至如圖12所示之製作薄膜元件用基礎構造物之步驟為止,與第1實施形態相同。
圖22表示下一個之步驟。在該步驟中,於除去預定部1R之位置,對薄膜元件用基礎構造物施加淺加工。在該淺加工時,在比除去預定部1R之寬度大之區域,除去上部導體層71、73、74、72和下部導體層41、43、44、45,用來對基礎構造物形成淺溝9。利用此種方式,在下部導體層41、43、44、45和上部導體層71、73、74、72,形成連接到端子電極11~14之端面。淺溝加工可以利用例如雷射加工或使用切割鋸之加工進行。
或是,亦可以預先使上部導體層71、73、74、72和下部導體層41、43、44、45形成淺加工後之形狀在欲利用淺溝加工除去之區域,形成保護膜8。在此種情況,當在圖12所示之步驟加工保護膜8時,可以經由除去上述區域內之保護膜8,用來形成淺溝9。
其次,如圖23所示,與圖13所示之步驟同樣地,在除去預定部1R之位置切斷基礎構造物。利用此種方式,在元件本體1B之側面1c~1f形成上述之段差。然後,如圖21所示,形成端子電極11~14。
在本實施形態中,因為在元件本體1B之側面1c~1f形成段差,所以當與第1實施形態比較時,可以使端子電極11~14和側面1c~1f之接觸面積變大。利用此種方式,依照本實施形態時可以提高端子電極11~14對元件本體1B之接合強度。
本實施形態之薄膜元件1之其他之構造,作用和效果,與圖1至圖6所示之第1實施形態之薄膜元件1相同。
與第1實施形態之第1變化例同樣地,在本實施形態亦是從上方看保護膜8時,保護膜8之外緣中之與凹部81~84對應之部份以外之部份,亦可以被配置在位於保護膜8之正下方之面,亦即由絕緣層6之上表面和上部導體層71~76之上表面構成之面之外緣之內側。
以下,參照圖24至圖27用來說明本實施形態之第1至第4變化例。
圖24是第1變化例之薄膜元件1之剖面圖。另外,圖24表示與圖21對應之剖面。在第1變化例之薄膜元件1中,端子電極11~14未接觸在基板2之第2面2b。端子電極11~14之下端面與第2面2b一起形成連續之平坦之平面。在第1變化例中,可以使薄膜元件1之底面和上表面分別成為平坦之面。第1變化例之薄膜元件1之其他之構造,作用和效果,與圖21所示之薄膜元件1相同。
圖25是第2變化例之薄膜元件1之剖面圖。另外,圖25表示與圖21對應之剖面。在第2變化例之薄膜元件1中,端子電極11~14之下端面被配置在基板2之第1面2a和第2面2b之間之高度之位置。因此,端子電極11~14未接觸在基板2之第2面2b。在第2變化例中,可以使薄膜元件1之底面和上表面分別成為平坦之面。第2變化例之薄膜元件1之其他之構造,作用和效果,與圖21所示之薄膜元件1相同。
圖26是第3變化例之薄膜元件1之剖面圖。另外,圖26表示與圖21對應之剖面。在第3變化例之薄膜元件1中,端子電極11~14之下端面接觸在絕緣層3之上表面之一部份。因此,端子電極11~14未接觸在基板2之側面2c~2f和第2面2b,及絕緣層3之端面。
在第3變化例之薄膜元件1之製造方法中,亦可以在切斷薄膜元件用基礎構造物之後,形成端子電極11~14,亦可以在薄膜元件用基礎構造物之淺溝9內,形成後來成為端子電極11~14之導體層之後,切斷導體層和基礎構造物,用來形成端子電極11~14。
在第3變化例中,可使薄膜元件1之底面和上表面分別形成平坦面。又在第3變化例中,可以使元件本體1B之側面1c~1f分別成為大致平坦之面。第3變化例之薄膜元件1之其他之構造,作用和效果,與圖21所示薄膜元件1相同。
圖27是第4變化例之薄膜元件1之剖面圖。另外,圖27表示與圖21對應之剖面。在第4變化例之薄膜元件1中,在從基板2中之第1面2a和第2面2b之間之指定高度到上側之部份,隨著接近第1面2a,使與第1面2a平行之剖面之大小逐漸變小。另外,從基板2之側面2c~2f中之上述指定高度之位置到上側之部份成為傾斜面。當從上方看元件本體1B時,絕緣層3之外緣被配置在與基板2之第1面2a之外緣重疊之位置。端子電極11~14未接觸在基板2之第2面2b。端子電極11~14之下端面與第2面2b一起形成連續之平坦之平面。
在第4變化例之薄膜元件1之製造方法中,在圖22所示之步驟形成淺溝9之後,在除去預定部1R之位置,於比淺溝9之寬度小之區域,除去絕緣層3,和在晶圓2W形成後來成為上述傾斜面之面,以此方式除去晶圓2W中之從上述指定高度之位置到上側之部份之一部份,用來對基礎構造物形成第2淺溝。第2淺溝可以利用例如雷射加工或使用切割鋸之加工方式形成。然後,使用比第2淺溝之寬度小之寬度之刀片,切斷基礎構造物。利用此種方式在基板2之側面2c~2f形成上述傾斜面。然後,如圖27所示之方式,形成端子電極11~14。
另外,第4變化例之薄膜元件1亦可以利用以下之方法製造。在此種方法中,在以上述之方式對薄膜元件用基礎構造物形成第2淺溝之後,在淺溝9之第2淺溝內,形成後來成為端子電極11~14之導體層。然後,使用寬度比第2淺溝之寬度小之刀片,切斷上述導體層和基礎構造物。依照此種方式,利用切斷後之上述導體層用來形成端子電極11~14。
在第4變化例中,薄膜元件1之底面和上表面分別成為平坦之面。第4變化例之薄膜元件1之其他之構造,作用和效果,與圖21所示之薄膜元件1相同。
其次說明本發明之第3實施形態之薄膜元件。本實施形態之薄膜元件之電路構造與第1實施形態相同。
圖28是本實施形態之薄膜元件之剖面圖。另外,圖28表示與圖5對應之剖面。在本實施形態之薄膜元件1中,當從上方看元件本體1B時,絕緣層3之外緣被配置在基板2之第1面2a之外緣之內側。另外,當從上方看元件本體1B時,被配置在元件本體1B之側面1c~1f之下部導體層41、43、44、45之端面和上部導體層71、73、74、72之端面,被配置在絕緣層3之外緣之內側。利用此種方式,在元件本體1B之側面1c~1f,絕緣層3之端面比從絕緣層3之上表面之高度位置到上側之部份更突出到側方,基板2之側面2c~2f比絕緣層3之端面更突出到側方,以此方式形成2段之段差。另外,在本實施形態中,端子電極11~14接觸在絕緣層3之上表面之一部份和基板2之第1面2a之一部份。
其次,參照圖28至圖30用來說明本實施形態之薄膜元件1之製造方法。圖29和圖30是剖面圖,用來說明本實施形態之薄膜元件1之製造方法。圖29和圖30表示與圖28對應之剖面。在本實施形態之製造方法中,至圖12所示之製作薄膜元件用基礎構造物之步驟,與第1實施形態相同。
圖29表示下一個之步驟。在該步驟,於除去預定部1R之位置,對薄膜元件用基礎構造物施加淺溝加工。在該淺溝加工中,在比除去預定部1R之寬度大之區域,除去上部導體層71、73、74、72,下部導體層41、43、44、45和絕緣層3,對基礎構造物形成淺溝9。利用此種方式,在下部導體層41、43、44、45和上部導體層71、73、74、72形成連接到端子電極11~14之端面。在本實施形態中,下部導體層41、43、44、45之端面和上部導體層71、73、74、72之端面被配置在絕緣層3之外緣之內側,以此方式形成淺溝9。淺溝加工可以利用例如雷射加工或使用切割鋸之加工方式進行。
或是亦可以使上部導體層71、73、74、72,下部導體層41、43、44、45和絕緣層3預先形成淺溝加工後之形狀,在欲利用淺溝加工除去之區域形成保護膜8。在此種情況,當在圖12所示之步驟加工保護膜8時,經由除去上述區域內之保護膜8,可以用來形成淺溝9。
其次,如圖30所示,與圖13所示之步驟同樣地,在除去預定部1R之位置切斷基礎構造物。利用此種方式,在元件本體1B之側面1c~1f形成上述之2段之段差。然後,如圖28所示,形成端子電極11~14。
在本實施形態中,因為在元件本體1B之側面1c~1f形成有2段之段差,所以當與第1實施形態比較時,端子電極11~14與側面1c~1f之接觸面積可以變大。利用此種方式,依照本實施形態時,可以使端子電極11~14對元件本體1B之接合強度變高。
本實施形態之薄膜元件1之其他之構造,作用和效果,與圖1至圖6所示之第1實施形態之薄膜元件1相同。
與第1實施形態之第1變化例同樣地,在本實施形態中,亦當從上方看保護膜8時,保護膜8之外緣中之與凹部81~84對應之部份以外之部份,亦可以被配置在位於保護膜8之正下方之面,亦即由絕緣層6之上表面和上部導體層71~76之上表面所構成之面之外緣之內側。
下面參照圖31至圖35用來說明本實施形態之第1至第5變化例。
圖31是第1變化例之薄膜元件1之剖面圖。另外,圖31表示與圖28對應之剖面。在第1變化例之薄膜元件1中,端子電極11~14未接觸在基板2之第2面2b。端子電極11~14之下端面與第2面2b一起形成連續之平坦之平面。在第1變化例中,可以使薄膜元件1之底面和上表面分別成為平坦之面。第1變化例之薄膜元件1之其他之構造,作用和效果,與圖28所示之薄膜元件1相同。
圖32是第2變化例之薄膜元件1之剖面圖。另外,圖32表示與圖28對應之剖面。在第2變化例之薄膜元件1中,端子電極11~14之下端面被配置在基板2之第1面2a和第2面2b之間之高度之位置。因此,端子電極11~14未接觸在基板2之第2面2b。在第2變化例中,可以使薄膜元件1之底面和上表面分別成為平坦之面。第2變化例之薄膜元件1之其他之構造,作用和效果,與圖28所示之薄膜元件1相同。
圖33是第3變化例之薄膜元件1之剖面圖。另外,圖33表示與圖28對應之剖面。在第3變化例之薄膜元件1中,端子電極11~14之下端面接觸在基板2之第1面2a之一部份。因此,端子電極11~14未接觸在基板2之側面2c~2f和第2面2b。
在第3變化例之薄膜元件1之製造方法中,亦可以在切斷薄膜元件用基礎構造物之後,形成端子電極11~14,亦可以在薄膜元件用基礎構造物之淺溝9內,形成後來成為端子電極11~14之導體層之後,切斷導體層和基礎構造物,用來形成端子電極11~14。
在第3變化例中,可以使薄膜元件1之底面和上表面分別成為平坦之面。另外,在第3變化例中,可以使元件本體1B之側面1c~1f分別成為大致平坦之面。第3變化例之薄膜元件1之其他之構造,作用和效果,與圖28所示之薄膜元件1相同。
圖34是第4變化例之薄膜元件1之剖面圖。另外,圖34表示與圖28對應之剖面。在第4變化例之薄膜元件1中,在基板2之側面2c~2f形成段差,使從第1面2a和第2面2b之間之指定高度之位置到下側之部份,比上側之部份更突出到側方。當從上方看元件本體1B時,絕緣層3之外緣被配置在與基板2之第1面2a之外緣重疊之位置。利用此種方式,在元件本體1B之側面1c~1f形成2段之段差,使基板2之側面2c~2f中之上述之上側部份和絕緣層3之端面,比從絕緣層3之上表面之高度位置到上側部份更突出到側方,和使基板2之側面2c~2f中之上述之下側部份,比基板2之側面2c~2f中之上述之上側部份和絕緣層3之端面更突到側方。端子電極11~14之下端面被配置在上述之指定高度之位置。端子電極11~14接觸在基板2之側面2c~2f中之上述之上側部份之一部份。另外,端子電極11~14未接觸在基板2之第2面2b。
在第4變化例之薄膜元件1之製造方法中,於圖29所示之步驟之後,在除去預定部1R之位置,對薄膜元件用基礎構造物施加半切割加工。在該半切割加工時,在比淺溝9之寬度小,比除去預定部1R之寬度大之區域,除去絕緣層3,同時除去晶圓2W中之從上述之指定高度之位置到上側之部份,用來對基礎構造物形成溝。半切割加工可以利用例如切割鋸之加工方式進行。然後,與圖30所示之步驟同樣地,在除去預定部1R之位置切斷基礎構造物。利用此種方式,在元件本體1B之側面1c~1f形成上述之2段之段差。然後,如圖34所示,形成端子電極11~14。
另外,第4變化例之薄膜元件1亦可以利用以下之方法製造。在該方法中,在以上述之方式對薄膜元件用基礎構造物形成溝之後,在該溝內形成後來成為端子電極11~14之導體層。然後,在除去預定部1R之位置,切斷上述導體層和基礎構造物。利用此種方式,以切斷後之上述導體層形成端子電極11~14。
在第4變化例中,薄膜元件1之底面和上表面分別成為平坦之面。另外,在第4變化例中,可以使元件本體1B之側面1c~1f分別成為大致平坦之面。第4變化例之薄膜元件1之其他之構造,作用和效果,與圖28所示之薄膜元件1相同。
圖35是第5變化例之薄膜元件1之剖面圖。另外,圖35表示與圖28對應之剖面。在第5變化例之薄膜元件1中,在基板2中之從第1面2a和第2面2b之間之指定高度到上側之部份,隨著接近於第1面2a,使與第1面2a平行之剖面之大小逐漸變小。另外,在基板2之側面2c~2f中,從上述之指定高度之位置到上側之部份成為傾斜面。當從上方看元件本體1B時,絕緣層3之外緣被配置在基板2之第1面2a之外緣之內側。端子電極11~14未接觸在基板2之第2面2b。端子電極11~14之下端面和第2面2b一起形成連續之平坦之平面。
在第5變化例之薄膜元件1之製造方法中,在以圖29所示之步驟形成淺溝9之後,在除去預定部1R之位置,於晶圓2W形成後來成為上述傾斜面之面,以此方式除去晶圓2W中之從上述之指定高度之位置到上側之部份之一部份,用來對基礎構造物形成第2淺溝。第2淺溝可以利用例如雷射加工切割鋸之加工方式形成。然後,使用寬度比第2淺溝之寬度小之刀片切斷基礎構造物。利用此種方式,在基板2之側面2c~2f形成上述傾斜面。然後如圖35所示,形成端子電極11~14。
另外,第5變化例之薄膜元件1亦可以利用以下之方法製造。在該方法中,在以上述方式對薄膜元件用基礎構造物形成第2淺溝之後,在淺溝9和第2淺溝內,形成後來成為端子電極11~14之導體層。然後,使用寬度比第2淺溝之寬度小之刀片,切斷上述導體層和基礎構造物。利用此種方式,以切斷後之上述導體層形成端子電極11~14。
在第5變化例中,薄膜元件1之底面和上表面分別成為平坦之面。第5變化例之薄膜元件1之其他之構造,作用和效果,與圖28所示之薄膜元件1相同。
另外,本發明並不限定為上述各個實施形態,而是可以有各種之變更。例如,本發明之薄膜元件除了導體層外亦可以包含有半導體層或磁性體層。另外,在本發明之薄膜元件中,端子電極之數目並不只限於4個,可為任意之數目。
另外,本發明並不只限於具有實施形態所示之帶通濾波器之功能之薄膜元件,亦可以全面地適用在具備有導體層,和與該導體層連接之端子電極之薄膜元件。本發明適用之薄膜元件之功能包含有例如具有電容器、電感器等之被動元件,或電晶體等之主動元件,或包含多個元件之電路。電路實質上為例如LC電路零件,低通濾波器、高通濾波器、帶通濾波器等之各種濾波器,或分離濾波器,或雙工器。
另外,本發明之薄膜元件例如被利用在行動電話等之移動體通信機器或無線LAN(局部區域網路)用之通信裝置。
根據以上之說明可以明白能夠實施本發明之各種態樣或變化例。因此,在以下之申請專利範圍之均等之範圍,即使在上述最佳形態以外之形態,亦可以實施本發明。
1...薄膜元件
1B...元件本體
1a、2a...上表面(第1面)
1b、2b...下表面(第2面)
1c~1f、2c~2f...側面
2...基板
3...絕緣層
4、41~45...下部導體層
5...介電質膜
6...絕緣層
7、71~76...上部導體層
8...保護膜
9...淺溝
10...切割鋸之刀片
11~14...端子電極
41a、42a、43a...佈線部
41b、42b、43b...電感器構成部
41c、42c、43c...電容器構成部
51~59、61~69、6C1~6C6...開口部
72a...佈線部
72b、72c、72d...電感器構成部
72e、72f、72g...電容器構成部
81~84...凹部
101、102...輸入/輸出端子
111、112、113...電感器
121~126...電容器
1P...元件本體預定部
2P...基板預定部
2R、1R...除去預定部
2W...晶圓
圖1是本發明之第1實施形態之薄膜元件之俯視圖。
圖2是俯視圖,用來表示本發明之第1實施形態之薄膜元件所含之上部導體層。
圖3是俯視圖,用來表示本發明之第1實施形態之薄膜元件所含之下部導體層。
圖4是圖1至圖3之4-4線所示之薄膜元件之剖面圖。
圖5是圖1至圖3之5-5線所示之薄膜元件之剖面圖。
圖6是電路圖,用來表示本發明之第1實施形態之薄膜元件之電路構造。
圖7是剖面圖,用來表示本發明之第1實施形態之薄膜元件之製造方法之一步驟。
圖8是剖面圖,用來表示接續於圖7所示之步驟之步驟。
圖9是剖面圖,用來表示接續於圖8所示之步驟之步驟。
圖10是剖面圖,用來表示接續於圖9所示之步驟之步驟。
圖11是剖面圖,用來表示接續於圖10所示之步驟之步驟。
圖12是剖面圖,用來表示接續於圖11所示之步驟之步驟。
圖13是剖面圖,用來表示接續圖12所示之步驟之步驟。
圖14是本發明之第1實施形態之第1變化例之薄膜元件之剖面圖。
圖15是本發明之第1實施形態之第2變化例之薄膜元件之剖面圖。
圖16是本發明之第1實施形態之第3變化例之薄膜元件之剖面圖。
圖17是本發明之第1實施形態之第4變化例之薄膜元件之剖面圖。
圖18是本發明之第1實施形態之第5變化例之薄膜元件之剖面圖。
圖19是本發明之第1實施形態之第6變化例之薄膜元件之剖面圖。
圖20是本發明之第1實施形態之第7變化例之薄膜元件之剖面圖。
圖21是本發明之第2實施形態之薄膜元件之剖面圖。
圖22是剖面圖,用來表示本發明之第2實施形態之薄膜元件之製造方法之一步驟。
圖23是剖面圖,用來表示接續圖22所示之步驟之步驟。
圖24是本發明之第2實施形態之第1變化例之薄膜元件之剖面圖。
圖25是本發明之第2實施形態之第2變化例之薄膜元件之剖面圖。
圖26是本發明之第2實施形態之第3變化例之薄膜元件之剖面圖。
圖27是本發明之第2實施形態之第4變化例之薄膜元件之剖面圖。
圖28是本發明之第3實施形態之薄膜元件之剖面圖。
圖29是剖面圖,用來表示本發明之第3實施形態之薄膜元件之製造方法之一步驟。
圖30是剖面圖,用來表示接續於圖29所示之步驟之步驟。
圖31是本發明之第3實施形態之第1變化例之薄膜元件之剖面圖。
圖32是本發明之第3實施形態之第2變化例之薄膜元件之剖面圖。
圖33是本發明之第3實施形態之第3變化例之薄膜元件之剖面圖。
圖34是本發明之第3實施形態之第4變化例之薄膜元件之剖面圖。
圖35是本發明之第3實施形態之第5變化例之薄膜元件之剖面圖。
1...薄膜元件
1B...元件本體
1a...上表面(第1面)
1c~1f...側面
2c~2f...側面
4...下部導體層
5...介電質膜
8...保護膜
11~14...端子電極
81~84...凹部
Claims (15)
- 一種薄膜元件,具備有:基板,具有互向相反側之第1和第2面,和連結上述第1面和第2面之側面;保護膜,其一邊之面被配置成與上述基板之第1面對向;導體層,具有對向於上述基板之第1面之下表面,其相反側之上表面,和連結上述下表面和上表面之端面,被配置在上述基板之第1面和保護膜之間;和端子電極,連接到上述導體層;其特徵在於:上述端子電極接觸上述導體層之端面之一部份,和連續於該端面的上述導體層之上表面之一部份;上述保護膜具有凹部,上述凹部形成從上述保護膜之外緣中之與上述凹部對應之部份以外之部份,凹陷到內側之形狀,使上述導體層之上表面中之與上述端子電極相接觸之上述一部份露出,用來收容上述端子電極之一部份;當從上方看上述保護膜時,上述保護膜之外緣中之與上述凹部對應之部份以外之部份,被配置在與位於上述保護膜之正下方之表面的外緣相重疊之位置。
- 一種薄膜元件,具備有:基板,具有互向相反側之第1和第2面,和連結上述第1面和第2面之側面;保護膜,其一邊之面被配置成與上述基板之第1面對 向;導體層,具有對向於上述基板之第1面之下表面,其相反側之上表面,和連結上述下表面和上表面之端面,被配置在上述基板之第1面和保護膜之間;和端子電極,連接到上述導體層;其特徵在於:上述端子電極接觸上述導體層之端面之一部份,和連續於該端面的上述導體層之上表面之一部份;上述保護膜具有凹部,上述凹部形成從上述保護膜之外緣中之與上述凹部對應之部份以外之部份,凹陷到內側之形狀,使上述導體層之上表面中之與上述端子電極相接觸之上述一部份露出,用來收容上述端子電極之一部份;當從上方看上述保護膜時,上述保護膜之外緣中之與上述凹部對應之部份以外之部份,被配置在位於上述保護膜之正下方之面之外緣之內側。
- 一種薄膜元件,具備有:基板,具有互向相反側之第1和第2面,和連結上述第1面和第2面之側面;保護膜,其一邊之面被配置成與上述基板之第1面對向;導體層,具有對向於上述基板之第1面之下表面,其相反側之上表面,和連結上述下表面和上表面之端面,被配置在上述基板之第1面和保護膜之間;和端子電極,連接到上述導體層; 其特徵在於:上述端子電極接觸上述導體層之端面之一部份,和連續於該端面的上述導體層之上表面之一部份;上述保護膜具有凹部,上述凹部形成從上述保護膜之外緣中之與上述凹部對應之部份以外之部份,凹陷到內側之形狀,使上述導體層之上表面中之與上述端子電極相接觸之上述一部份露出,用來收容上述端子電極之一部份;上述端子電極更接觸上述基板之側面之一部份。
- 一種薄膜元件,具備有:基板,具有互向相反側之第1和第2面,和連結上述第1面和第2面之側面;保護膜,其一邊之面被配置成與上述基板之第1面對向;導體層,具有對向於上述基板之第1面之下表面,其相反側之上表面,和連結上述下表面和上表面之端面,被配置在上述基板之第1面和保護膜之間;和端子電極,連接到上述導體層;其特徵在於:上述端子電極接觸上述導體層之端面之一部份,和連續於該端面的上述導體層之上表面之一部份;上述保護膜具有凹部,上述凹部形成從上述保護膜之外緣中之與上述凹部對應之部份以外之部份,凹陷到內側之形狀,使上述導體層之上表面中之與上述端子電極相接觸之上述一部份露出,用來收容上述端子電極之一部份; 上述端子電極更接觸上述基板之第1面之一部份。
- 一種薄膜元件,具備有:基板,具有互向相反側之第1和第2面,和連結上述第1面和第2面之側面;保護膜,其一邊之面被配置成與上述基板之第1面對向;導體層,具有對向於上述基板之第1面之下表面,其相反側之上表面,和連結上述下表面和上表面之端面,被配置在上述基板之第1面和保護膜之間;和端子電極,連接到上述導體層;其特徵在於:上述端子電極接觸上述導體層之端面之一部份,和連續於該端面的上述導體層之上表面之一部份;上述保護膜具有凹部,上述凹部形成從上述保護膜之外緣中之與上述凹部對應之部份以外之部份,凹陷到內側之形狀,使上述導體層之上表面中之與上述端子電極相接觸之上述一部份露出,用來收容上述端子電極之一部份;上述端子電極更接觸上述基板之第1面之一部份和上述基板之側面之一部份。
- 一種薄膜元件,具備有:基板,具有互向相反側之第1和第2面,和連結上述第1面和第2面之側面;保護膜,其一邊之面被配置成與上述基板之第1面對向; 導體層,具有對向於上述基板之第1面之下表面,其相反側之上表面,和連結上述下表面和上表面之端面,被配置在上述基板之第1面和保護膜之間;和端子電極,連接到上述導體層;其特徵在於:上述端子電極接觸上述導體層之端面之一部份,和連續於該端面的上述導體層之上表面之一部份;上述保護膜具有凹部,上述凹部形成從上述保護膜之外緣中之與上述凹部對應之部份以外之部份,凹陷到內側之形狀,使上述導體層之上表面中之與上述端子電極相接觸之上述一部份露出,用來收容上述端子電極之一部份;更具備有絕緣層,該絕緣層具有對向於上述基板之第1面之下表面,其相反側之上表面,和連結上述下表面和上表面之端面,被配置在上述基板之第1面和導體層之間。
- 如申請專利範圍第6項之薄膜元件,其中,上述端子電極更接觸上述絕緣層之端面之一部份。
- 如申請專利範圍第6項之薄膜元件,其中,上述端子電極更接觸上述絕緣層之上表面之一部份。
- 如申請專利範圍第6項之薄膜元件,其中,上述端子電極更接觸上述絕緣層之上表面之一部份和上述絕緣層之端面之一部份。
- 如申請專利範圍第6項之薄膜元件,其中,上述端子電極更接觸上述絕緣層之端面之一部份和上述基板之側面之一部份。
- 如申請專利範圍第6項之薄膜元件,其中,上述端子電極更接觸上述絕緣層之端面之一部份和上述基板之第1面之一部份。
- 如申請專利範圍第6項之薄膜元件,其中,上述端子電極更接觸上述絕緣層之端面之一部份,上述基板之第1面之一部份,和上述基板之側面之一部份。
- 如申請專利範圍第6項之薄膜元件,其中,上述端子電極更接觸上述絕緣層之上表面之一部份,上述絕緣層之端面之一部份,和上述基板之側面之一部份。
- 如申請專利範圍第6項之薄膜元件,其中,上述端子電極更接觸上述絕緣層之上表面之一部份,上述絕緣層之端面之一部份,和上述基板之第1面之一部份。
- 如申請專利範圍第6項之薄膜元件,其中,上述端子電極更接觸上述絕緣層之上表面之一部份,上述絕緣層之端面之一部份,上述基板之第1面之一部份,和上述基板之側面之一部份。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006041227A JP4501077B2 (ja) | 2006-02-17 | 2006-02-17 | 薄膜デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200737493A TW200737493A (en) | 2007-10-01 |
TWI407547B true TWI407547B (zh) | 2013-09-01 |
Family
ID=38427336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096102591A TWI407547B (zh) | 2006-02-17 | 2007-01-24 | 薄膜元件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7489036B2 (zh) |
JP (1) | JP4501077B2 (zh) |
CN (1) | CN101026155B (zh) |
TW (1) | TWI407547B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7027990B2 (ja) * | 2018-03-19 | 2022-03-02 | Tdk株式会社 | 薄膜コンデンサおよび薄膜コンデンサの製造方法 |
WO2021149687A1 (ja) * | 2020-01-20 | 2021-07-29 | 株式会社村田製作所 | 半導体装置及びモジュール |
JPWO2022239712A1 (zh) * | 2021-05-10 | 2022-11-17 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02114601A (ja) * | 1988-10-25 | 1990-04-26 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
JPH08288102A (ja) * | 1995-04-11 | 1996-11-01 | Tdk Corp | 電子部品とその製造方法 |
JPH0945580A (ja) * | 1995-07-27 | 1997-02-14 | Tokin Corp | チップコンデンサ、電子複合部品、およびこれらの製造方法 |
JP2001307948A (ja) * | 2000-04-27 | 2001-11-02 | Kyocera Corp | 薄膜電子部品 |
JP2002064002A (ja) * | 2000-06-05 | 2002-02-28 | Rohm Co Ltd | チップ抵抗器およびその製法 |
JP2004095641A (ja) * | 2002-08-29 | 2004-03-25 | Murata Mfg Co Ltd | 薄膜積層電子部品の製造方法及び薄膜積層電子部品 |
JP2004327906A (ja) * | 2003-04-28 | 2004-11-18 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
JP2005277019A (ja) * | 2004-03-24 | 2005-10-06 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121313A (ja) | 1988-10-29 | 1990-05-09 | Matsushita Electric Ind Co Ltd | 多層薄膜コンデンサ |
JPH0666218B2 (ja) | 1990-06-01 | 1994-08-24 | 松下電器産業株式会社 | 積層薄膜コンデンサおよびその製造方法 |
JP3042090B2 (ja) | 1991-10-31 | 2000-05-15 | 松下電器産業株式会社 | 薄膜コンデンサ |
US20020053742A1 (en) * | 1995-09-01 | 2002-05-09 | Fumio Hata | IC package and its assembly method |
JPH10163002A (ja) | 1996-11-29 | 1998-06-19 | Toko Inc | チップ型電子部品とその製造方法 |
JP3304828B2 (ja) * | 1997-06-10 | 2002-07-22 | 株式会社村田製作所 | 電子部品の製造方法 |
US6445254B1 (en) * | 2000-04-06 | 2002-09-03 | Nihon Dempa Kogyo Co., Ltd. | Crystal oscillator and method of bonding IC chip useful for fabricating crystal oscillator |
US6499214B2 (en) * | 2000-05-26 | 2002-12-31 | Visteon Global Tech, Inc. | Method of making a circuit board |
-
2006
- 2006-02-17 JP JP2006041227A patent/JP4501077B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-24 TW TW096102591A patent/TWI407547B/zh not_active IP Right Cessation
- 2007-02-02 US US11/701,458 patent/US7489036B2/en active Active
- 2007-02-17 CN CN2007100841740A patent/CN101026155B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02114601A (ja) * | 1988-10-25 | 1990-04-26 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
JPH08288102A (ja) * | 1995-04-11 | 1996-11-01 | Tdk Corp | 電子部品とその製造方法 |
JPH0945580A (ja) * | 1995-07-27 | 1997-02-14 | Tokin Corp | チップコンデンサ、電子複合部品、およびこれらの製造方法 |
JP2001307948A (ja) * | 2000-04-27 | 2001-11-02 | Kyocera Corp | 薄膜電子部品 |
JP2002064002A (ja) * | 2000-06-05 | 2002-02-28 | Rohm Co Ltd | チップ抵抗器およびその製法 |
JP2004095641A (ja) * | 2002-08-29 | 2004-03-25 | Murata Mfg Co Ltd | 薄膜積層電子部品の製造方法及び薄膜積層電子部品 |
JP2004327906A (ja) * | 2003-04-28 | 2004-11-18 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
JP2005277019A (ja) * | 2004-03-24 | 2005-10-06 | Rohm Co Ltd | チップ抵抗器およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7489036B2 (en) | 2009-02-10 |
CN101026155A (zh) | 2007-08-29 |
US20070194404A1 (en) | 2007-08-23 |
CN101026155B (zh) | 2012-04-11 |
JP2007220985A (ja) | 2007-08-30 |
JP4501077B2 (ja) | 2010-07-14 |
TW200737493A (en) | 2007-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9147512B2 (en) | Coil parts and method of fabricating the same | |
US20080297298A1 (en) | Tunable embedded inductor devices | |
US11101072B2 (en) | Capacitor with limited substrate capacitance | |
JP2007142109A (ja) | 電子部品 | |
KR20040080921A (ko) | 회로 기판 장치 및 그 제조 방법 | |
JP2007300002A (ja) | 電子部品 | |
JP4518013B2 (ja) | 電子部品 | |
CN107204295A (zh) | 电子元件封装件及制造该电子元件封装件的方法 | |
TWI407547B (zh) | 薄膜元件 | |
JP3578644B2 (ja) | 半導体装置 | |
JP2007134380A (ja) | 電子部品 | |
JP4539870B2 (ja) | 薄膜デバイス | |
CN111835311A (zh) | 滤波器制作方法和滤波器 | |
TWI409935B (zh) | 薄膜元件 | |
TWI391967B (zh) | 薄膜裝置及其製造方法 | |
WO2024044871A1 (zh) | 滤波器及其制备方法、电子设备 | |
CN111180205B (zh) | 芯片电容器及芯片电容器的制造方法 | |
US11271074B2 (en) | Capacitor and method for manufacturing the same | |
US20230317352A1 (en) | Electronic component | |
WO2023245593A1 (zh) | 滤波器及其制备方法 | |
CN115411020A (zh) | 片上螺旋磁芯电感器及其制作方法和批量化生产方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |