JP4501077B2 - 薄膜デバイス - Google Patents

薄膜デバイス Download PDF

Info

Publication number
JP4501077B2
JP4501077B2 JP2006041227A JP2006041227A JP4501077B2 JP 4501077 B2 JP4501077 B2 JP 4501077B2 JP 2006041227 A JP2006041227 A JP 2006041227A JP 2006041227 A JP2006041227 A JP 2006041227A JP 4501077 B2 JP4501077 B2 JP 4501077B2
Authority
JP
Japan
Prior art keywords
thin film
conductor layer
film device
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006041227A
Other languages
English (en)
Other versions
JP2007220985A (ja
Inventor
一 桑島
雅弘 宮崎
晃 古屋
正弘 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006041227A priority Critical patent/JP4501077B2/ja
Priority to TW096102591A priority patent/TWI407547B/zh
Priority to US11/701,458 priority patent/US7489036B2/en
Priority to CN2007100841740A priority patent/CN101026155B/zh
Publication of JP2007220985A publication Critical patent/JP2007220985A/ja
Application granted granted Critical
Publication of JP4501077B2 publication Critical patent/JP4501077B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Measuring Fluid Pressure (AREA)

Description

本発明は、導体層と、この導体層に接続された端子電極とを備えた薄膜デバイスに関する。
近年、携帯電話機等の高周波電子機器の小型化・薄型化の要求に伴い、高周波電子機器に搭載される電子部品の小型化、低背化が求められている。電子部品には、基板の上に、薄膜形成技術を用いて絶縁層や導体層等を形成して構成されたものがある。このように薄膜形成技術を用いて形成された電子部品を、本出願では薄膜デバイスと呼ぶ。
薄膜デバイスでは、導体層を外部回路に接続するための端子電極が設けられる。ここで、薄膜デバイスのうち、端子電極以外の部分をデバイス本体と呼ぶ。端子電極に接続される導体層は、例えば、配線部分を含み、この配線部分の端面がデバイス本体の側面において露出するように形成される。この場合、端子電極は、配線部分の端面に接続されるように、例えば、デバイス本体の側面に配置される。
以下、デバイス本体の側面に端子電極が配置された薄膜デバイスの製造方法の一例について説明する。この製造方法では、まず、１枚のウェハ（基板）上に複数個の薄膜デバイスに対応する導体層等を形成することによって、薄膜デバイス用基礎構造物を作製する。この基礎構造物は、それぞれデバイス本体となる複数のデバイス本体予定部を含んでいる。また、基礎構造物には、隣接するデバイス本体予定部の間に除去予定部が設けられる。次に、除去予定部の位置において基礎構造物を切断することによって、複数のデバイス本体予定部を分離して、複数のデバイス本体を作製する。このように基礎構造物を切断することによって、デバイス本体の側面が形成されると共に、この側面において、端子電極に接続される配線部分の端面が露出する。次に、デバイス本体の側面に端子電極を形成する。
ところで、薄膜デバイスの小型化、低背化のためには、導体層等の層を薄くすることが有効である。しかしながら、上記の製造方法では、導体層を薄くすると、端子電極に接続される配線部分の端面の面積が減少する。その結果、導体層と端子電極とが接触する領域の面積が減少し、導体層と端子電極との接続信頼性を確保することが難しくなるという問題が発生する。
上記の問題を回避するために、配線部分の幅を大きくすることによって、配線部分の端面の面積を大きくすることが考えられる。しかし、この場合には、薄膜デバイスにおいて、配線部分の密度が低下して薄膜デバイスの小型化が難しくなったり、配線部分のインピーダンスが所望の値からずれて薄膜デバイスの特性が劣化したりするという問題が発生する。
特許文献１には、基板上に内部導体膜が配置され、内部導体膜の端面に外部端子電極が接続されたチップ型電子部品において、内部導体膜の端面を基板の切断面に対して傾斜させる技術が記載されている。
また、特許文献２には、基板上に電極が配置され、電極の端面に外部端子が接続された電子部品において、基板上の電極の端面を、基板の切断端面に対して傾斜させる技術が記載されている。
また、特許文献３には、基板上に、一対の内部電極層と、この一対の内部電極層の間に配置された誘電体層と、内部電極層および誘電体層を覆う保護膜とが積層され、基板の側面に、内部電極層に接続された外部電極層が配置された薄膜コンデンサが記載されている。特許文献３には、基板の側面の近傍において内部電極層の上面の一部を保護膜によって被覆せずに露出させ、内部電極層の上面の一部と端面に外部電極層を接続する技術が記載されている。
また、特許文献４には、基板上に、３層以上の内部電極層と２層以上の誘電体層が交互に積層され、内部電極層および誘電体層が保護被膜によって覆われ、基板の側面に、内部電極層に接続された外部電極が配置された薄膜コンデンサが記載されている。特許文献４には、基板の側面の近傍において内部電極層の上面の一部を保護被膜によって被覆せずに露出させ、内部電極層の上面の一部と端面に外部電極を接続する技術が記載されている。
また、特許文献５には、基板上に、４層の内部電極と４層の薄膜誘電体が交互に積層され、内部電極および薄膜誘電体が無機絶縁膜および樹脂層によって覆われ、基板の側面に、内部電極に接続された外部電極が配置された薄膜コンデンサが記載されている。特許文献５には、基板の側面の近傍において内部電極の上面の一部を無機絶縁膜および樹脂層によって被覆せずに露出させ、内部電極の上面の一部と端面に外部電極を接続する技術が記載されている。
特開平１０−１６３００２号公報 特開平１１−３８３３号公報 特開平４−３７１０５号公報 特開平２−１２１３１３号公報 特開平５−１２９１４９号公報
以下の説明では、特許文献１における外部端子電極、特許文献２における外部端子、特許文献３における外部電極層、特許文献４，５における外部電極を、いずれも端子電極と呼ぶ。
前述のように、デバイス本体の側面に端子電極が配置された薄膜デバイスでは、導体層を薄くすると、端子電極に接続される配線部分の端面の面積が減少し、その結果、導体層と端子電極とが接触する領域の面積が減少し、導体層と端子電極との接続信頼性を確保することが難しくなるという問題点があった。
特許文献１または２に記載された技術によれば、導体層と端子電極とが接触する領域の面積を増加させることができるが、その面積の増加量はわずかである。そのため、特許文献１または２に記載された技術では、導体層と端子電極との接続信頼性を十分に確保することは難しい。
特許文献３ないし５に記載された技術によれば、端子電極が導体層の端面にのみ接触する場合に比べて、導体層と端子電極とが接触する領域の面積を大幅に増加させることができる。しかしながら、特許文献３ないし５に記載された技術を、薄膜デバイス全般に適用する場合には、以下のような問題が生じる。すなわち、特許文献３ないし５に記載された技術では、端子電極の形状や位置を正確に制御することが難しく、製品間で端子電極の形状や位置のばらつきが大きくなりやすい。製品間で端子電極の形状や位置がばらつくと、端子電極と導体層との間の電磁結合あるいは容量結合の大きさがばらついて、薄膜デバイスの電気的特性がばらつくおそれがある。また、特に端子電極の数が多い場合には、製品間で端子電極の形状や位置がばらつくと、隣接する端子電極間の距離がばらついて、その結果、薄膜デバイスの電気的特性がばらついたり、隣接する端子電極間で短絡が発生したりするおそれがある。これらの問題は、端子電極の数が多くなるほど、また、薄膜デバイスの小型化が進むほど顕著になる。
本発明はかかる問題点に鑑みてなされたもので、その目的は、導体層と、この導体層に接続された端子電極とを備えた薄膜デバイスであって、導体層と端子電極との接続信頼性を高めることができると共に、端子電極の形状や位置のばらつきを抑制できるようにした薄膜デバイスを提供することにある。
本発明の薄膜デバイスは、基板と保護膜と導体層と端子電極とを備えている。基板は、互いに反対側を向く第１および第２の面と、第１の面と第２の面とを連結する側面とを有している。保護膜は、第１の面に対向するように配置されている。導体層は、第１の面に対向する下面と、その反対側の上面と、下面と上面とを連結する端面とを有し、第１の面と保護膜との間に配置されている。端子電極は、導体層に接続されている。また、端子電極は、導体層の端面の一部と、この端面に続く導体層の上面の一部とに接触している。保護膜は、その外縁から内側に凹んだ形状をなして導体層の上面のうち端子電極に接触する部分を露出させる凹部を有し、この凹部は端子電極の一部を収容する。
本発明の薄膜デバイスでは、端子電極は、導体層の端面の一部と、この端面に続く導体層の上面の一部とに接触している。保護膜の凹部は、導体層の上面のうち端子電極に接触する部分を露出させると共に端子電極の一部を収容する。
本発明の薄膜デバイスにおいて、保護膜を上方から見たときに、保護膜の外縁のうち凹部に対応する部分以外の部分は、保護膜の直下に位置する面の外縁に重なる位置に配置されていてもよい。あるいは、保護膜を上方から見たときに、保護膜の外縁のうち凹部に対応する部分以外の部分は、保護膜の直下に位置する面の外縁よりも内側に配置されていてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、基板の側面の一部に接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、基板の第１の面の一部に接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、基板の第１の面の一部と基板の側面の一部とに接触していてもよい。
また、本発明の薄膜デバイスは、更に、第１の面と導体層との間に配置された絶縁層を備えていてもよい。この絶縁層は、第１の面に対向する下面と、その反対側の上面と、下面と上面とを連結する端面とを有している。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、絶縁層の端面の一部に接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、絶縁層の上面の一部に接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、絶縁層の上面の一部と絶縁層の端面の一部とに接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、絶縁層の端面の一部と基板の側面の一部とに接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、絶縁層の端面の一部と基板の第１の面の一部とに接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、絶縁層の端面の一部と基板の第１の面の一部と基板の側面の一部とに接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、絶縁層の上面の一部と絶縁層の端面の一部と基板の側面の一部とに接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、絶縁層の上面の一部と絶縁層の端面の一部と基板の第１の面の一部とに接触していてもよい。
また、本発明の薄膜デバイスにおいて、端子電極は、更に、絶縁層の上面の一部と絶縁層の端面の一部と基板の第１の面の一部と基板の側面の一部とに接触していてもよい。
本発明の薄膜デバイスでは、端子電極は、導体層の端面の一部と、この端面に続く導体層の上面の一部とに接触している。これにより、本発明によれば、導体層と端子電極とが接触する領域の面積を大きくすることができ、その結果、導体層と端子電極との接続信頼性を高めることができるという効果を奏する。また、本発明では、保護膜の凹部は、導体層の上面のうち端子電極に接触する部分を露出させると共に端子電極の一部を収容する。これにより、本発明によれば、端子電極の形状や位置のばらつきを抑制することができるという効果を奏する。
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図６を参照して、本発明の第１の実施の形態に係る薄膜デバイスの回路構成について説明する。図６は、本実施の形態に係る薄膜デバイスの回路構成を示す回路図である。
図６に示したように、本実施の形態に係る薄膜デバイス１は、信号の入出力が行われる２つの入出力端子１０１，１０２と、３つのインダクタ１１１，１１２，１１３とを備えている。
薄膜デバイス１は、更に、インダクタ１１１の一端とグランドとの間に設けられたキャパシタ１２１と、インダクタ１１２の一端とグランドとの間に設けられたキャパシタ１２２と、インダクタ１１３の一端とグランドとの間に設けられたキャパシタ１２３と、インダクタ１１１の一端とインダクタ１１２の一端との間に設けられたキャパシタ１２４と、インダクタ１１２の一端とインダクタ１１３の一端との間に設けられたキャパシタ１２５と、インダクタ１１１の一端とインダクタ１１３の一端との間に設けられたキャパシタ１２６とを備えている。
入出力端子１０１は、インダクタ１１１の一端に接続されている。入出力端子１０２は、インダクタ１１３の一端に接続されている。インダクタ１１１，１１２，１１３の各他端はグランドに接続されている。
次に、本実施の形態に係る薄膜デバイス１の作用について説明する。本実施の形態に係る薄膜デバイス１は、バンドパスフィルタの機能を有している。薄膜デバイス１の入出力端子１０１に信号が入力された場合には、この信号のうち、所定の周波数帯域内の周波数の信号が選択的に入出力端子１０２から出力される。逆に、入出力端子１０２に信号が入力された場合には、この信号のうち、所定の周波数帯域内の周波数の信号が選択的に入出力端子１０１から出力される。
次に、図１ないし図５を参照して、本実施の形態に係る薄膜デバイス１の構造について説明する。図１は、薄膜デバイス１の平面図である。図２は、薄膜デバイス１に含まれる上部導体層を示す平面図である。図３は、薄膜デバイス１に含まれる下部導体層を示す平面図である。図４および図５は、それぞれ薄膜デバイス１の断面図である。図４は、図１ないし図３においてＡ−Ａ線で示される断面を表している。図５は、図１ないし図３におけるＢ−Ｂ線で示される断面を表している。
図４および図５に示したように、薄膜デバイス１は、基板２と、この基板２の上に配置された絶縁層３とを備えている。図３に示したように、薄膜デバイス１は、更に、絶縁層３の上に配置された下部導体層４１〜４５を備えている。
図４および図５に示したように、薄膜デバイス１は、更に、絶縁層３および下部導体層４１〜４５の大部分を覆うように配置された誘電体膜５と、この誘電体膜５の上に配置された絶縁層６とを備えている。図２に示したように、薄膜デバイス１は、更に、大部分が絶縁層６の上に配置された上部導体層７１〜７６を備えている。
図４および図５に示したように、薄膜デバイス１は、更に、絶縁層６および上部導体層７１〜７６の大部分を覆うように配置された保護膜８を備えている。図１に示したように、薄膜デバイス１は、更に、４つの端子電極１１〜１４を備えている。端子電極１１は、図６における入出力端子１０１を構成する。端子電極１２は、図６における入出力端子１０２を構成する。端子電極１３，１４は、グランドに接続されるようになっている。
ここで、薄膜デバイス１のうち、端子電極１１〜１４以外の部分をデバイス本体１Ｂと呼ぶ。デバイス本体１Ｂは、ほぼ直方体形状をなし、上面（保護膜８の上面）１ａと、底面（基板２の下面）１ｂと、これら上面１ａと底面１ｂとを連結する４つの側面１ｃ〜１ｆとを有している。端子電極１１〜１４は、それぞれ側面１ｃ〜１ｆの一部に接触するように配置されている。
基板２は、例えば絶縁材料（誘電体材料）によって構成されている。基板２を構成する絶縁材料は、無機材料でもよいし有機材料でもよい。基板２を構成する絶縁材料としては、例えばＡｌ２Ｏ３を用いることができる。また、基板２は、半導体材料によって構成されていてもよい。
絶縁層３は、絶縁材料によって構成されている。絶縁層３を構成する絶縁材料は、無機材料でもよいし有機材料でもよい。絶縁層３を構成する無機材料としては、例えばＡｌ２Ｏ３を用いることができる。絶縁層３を構成する有機材料としては、例えば樹脂を用いることができる。この場合、樹脂は、熱可塑性樹脂と熱硬化性樹脂のいずれでもよい。絶縁層３の上面の表面粗さは、基板２の上面の表面粗さよりも小さい。従って、絶縁層３は、下部導体層４１〜４５の下地の表面粗さを小さくする機能を有している。絶縁層３には、基板２の上面の凹凸を吸収して、絶縁層３の上面が平坦になることが求められる。そのためには、絶縁層３の厚みは、０．１〜１０μｍの範囲内であることが好ましい。基板２が絶縁材料によって構成され、且つその上面の表面粗さが十分に小さい場合には、絶縁層３を設けずに、基板２の上に直接、下部導体層４１〜４５を配置してもよい。
下部導体層４１〜４５と、上部導体層７１〜７６と、端子電極１１〜１４は、導電材料によって構成されている。下部導体層４１〜４５の厚みは、５〜１０μｍの範囲内であることが好ましい。上部導体層７１〜７６の厚みは、５〜１０μｍの範囲内であることが好ましい。コーナー部や段差で端子電極１１〜１４の断線が生じないように配慮して、端子電極１１〜１４の厚みは、０．５〜１０μｍの範囲内であることが好ましい。
誘電体膜５は誘電体材料によって構成されている。誘電体膜５を構成する誘電体材料は、無機材料であることが好ましい。誘電体膜５を構成する誘電体材料としては、例えば、Ａｌ２Ｏ３、Ｓｉ４Ｎ３またはＳｉＯ２を用いることができる。誘電体膜５の厚みは、０．０２〜１μｍの範囲内であることが好ましく、０．０５〜０．５μｍの範囲内であることがより好ましい。
絶縁層６と保護膜８は、いずれも絶縁材料によって構成されている。絶縁層６と保護膜８を構成する各絶縁材料は、無機材料でもよいし有機材料でもよい。絶縁層６と保護膜８を構成する無機材料としては、例えばＡｌ２Ｏ３を用いることができる。絶縁層６と保護膜８を構成する有機材料としては、例えば樹脂を用いることができる。この場合、樹脂は、熱可塑性樹脂と熱硬化性樹脂のいずれでもよい。樹脂としては、例えば、ポリイミド系樹脂、アクリル系樹脂、エポキシ系樹脂、四ふっ化エチレン樹脂、変性ポリフェニレンエーテル、液晶ポリマ、変性ポリイミドを用いることができる。また、樹脂は、感光性樹脂であってもよい。絶縁層６の厚みは、上部導体層と下部導体層との絶縁信頼性を良好にすると共に、浮遊容量等の不要成分の発生を抑えて高周波特性を良好にするために、０．１〜１０μｍの範囲内であることが好ましい。保護膜８の厚みは、保護膜８によって製品内部を保護するために、１〜５０μｍの範囲内であることが好ましい。
基板２は、直方体形状をなしている。また、基板２は、互いに反対側を向く第１の面（上面）２ａおよび第２の面（下面）２ｂと、第１の面２ａと第２の面２ｂとを連結する４つの側面２ｃ〜２ｆとを有している。側面２ｃ，２ｄは、図４および図５に示されている。しかし、側面２ｅ，２ｆは、図４および図５には現れない。そこで、便宜上、図１ないし図３において側面２ｃ〜２ｆの位置を示している。
保護膜８は、基板２の第１の面２ａに対向するように配置されている。下部導体層４１〜４５と上部導体層７１〜７６は、それぞれ、基板２の第１の面２ａに対向する下面と、その反対側の上面と、下面と上面とを連結する端面とを有し、第１の面２ａと保護膜８との間に配置されている。
また、絶縁層３は、基板２の第１の面２ａに対向する下面と、その反対側の上面と、下面と上面とを連結する端面とを有し、第１の面２ａと下部導体層４１〜４５との間に配置されている。
ここで、図３を参照して、下部導体層４１〜４５について詳しく説明する。下部導体層４１は、配線部４１ａと、この配線部４１ａに接続されたインダクタ構成部４１ｂおよびキャパシタ構成部４１ｃとを備えている。下部導体層４１を上方から見たときに、配線部４１ａの端面の一部は、基板２の第１の面２ａと側面２ｃとの間の稜線に重なる位置に配置されている。下部導体層４２は、配線部４２ａと、この配線部４２ａに接続されたインダクタ構成部４２ｂおよびキャパシタ構成部４２ｃとを備えている。下部導体層４３は、配線部４３ａと、この配線部４３ａに接続されたインダクタ構成部４３ｂおよびキャパシタ構成部４３ｃとを備えている。下部導体層４３を上方から見たときに、配線部４３ａの端面の一部は、基板２の第１の面２ａと側面２ｄとの間の稜線に重なる位置に配置されている。
下部導体層４４を上方から見たときに、下部導体層４４は、基板２の第１の面２ａと側面２ｅとの間の稜線の近傍に配置され、下部導体層４４の端面の一部は、第１の面２ａと側面２ｅとの間の稜線に重なる位置に配置されている。下部導体層４５を上方から見たときに、下部導体層４５は、基板２の第１の面２ａと側面２ｆとの間の稜線の近傍に配置され、下部導体層４５の端面の一部は、第１の面２ａと側面２ｆとの間の稜線に重なる位置に配置されている。
次に、図２を参照して、上部導体層７１〜７６について詳しく説明する。上部導体層７１を上方から見たときに、上部導体層７１は、基板２の第１の面２ａと側面２ｃとの間の稜線の近傍に配置され、上部導体層７１の端面の一部は、第１の面２ａと側面２ｃとの間の稜線に重なる位置に配置されている。
上部導体層７２は、配線部７２ａと、この配線部７２ａに接続された３つのインダクタ構成部７２ｂ，７２ｃ，７２ｄおよび３つのキャパシタ構成部７２ｅ，７２ｆ，７２ｇとを備えている。上部導体層７２を上方から見たときに、インダクタ構成部７２ｂの一部はインダクタ構成部４１ｂの一部に重なる位置に配置され、インダクタ構成部７２ｃの一部はインダクタ構成部４２ｂの一部に重なる位置に配置され、インダクタ構成部７２ｄの一部はインダクタ構成部４３ｂの一部に重なる位置に配置されている。また、上部導体層７２を上方から見たときに、キャパシタ構成部７２ｅの一部はキャパシタ構成部４１ｃの一部に重なる位置に配置され、キャパシタ構成部７２ｆの一部はキャパシタ構成部４２ｃの一部に重なる位置に配置され、キャパシタ構成部７２ｇの一部はキャパシタ構成部４３ｃの一部に重なる位置に配置されている。
上部導体層７３を上方から見たときに、上部導体層７３は、基板２の第１の面２ａと側面２ｄとの間の稜線の近傍に配置され、上部導体層７３の端面の一部は、第１の面２ａと側面２ｄとの間の稜線に重なる位置に配置されている。
上部導体層７４を上方から見たときに、上部導体層７４は、基板２の第１の面２ａと側面２ｅとの間の稜線の近傍に配置され、上部導体層７４の端面の一部は、第１の面２ａと側面２ｅとの間の稜線に重なる位置に配置されている。
上部導体層７５を上方から見たときに、上部導体層７５は、配線部４１ａ，４３ａのそれぞれにおける一部と配線部４２ａとに重なる位置に配置されている。上部導体層７６を上方から見たときに、上部導体層７６は、配線部４１ａ，４３ａのそれぞれにおける他の一部に重なる位置に配置されている。
次に、図２および図３を参照して、誘電体膜５と絶縁層６のそれぞれに形成された複数の開口部について説明する。図２および図３において、これらの開口部の位置を破線で表している。誘電体膜５には、開口部５１〜５９が形成されている。絶縁層６には、開口部６１〜６９と開口部６Ｃ１〜６Ｃ６が形成されている。開口部６１〜６９は、それぞれ開口部５１〜５９に連通している。
上部導体層７１は、開口部５１，６１を通して下部導体層４１の配線部４１ａに接続されている。また、デバイス本体１Ｂの側面１ｃにおいて、上部導体層７１の端面の一部は下部導体層４１の端面の一部と連続するように配置されている。
上部導体層７３は、開口部５２，６２を通して下部導体層４３の配線部４３ａに接続されている。また、デバイス本体１Ｂの側面１ｄにおいて、上部導体層７３の端面の一部は下部導体層４３の端面の一部と連続するように配置されている。
上部導体層７４は、開口部５３，６３を通して下部導体層４４に接続されている。また、デバイス本体１Ｂの側面１ｅにおいて、上部導体層７４の端面の一部は下部導体層４４の端面の一部と連続するように配置されている。
上部導体層７２の配線部７２ａは、開口部５４，６４を通して下部導体層４５に接続されている。また、デバイス本体１Ｂの側面１ｆにおいて、上部導体層７２の端面の一部は下部導体層４５の端面の一部と連続するように配置されている。
上部導体層７５は、開口部５５，６５を通して下部導体層４２の配線部４２ａに接続されている。上部導体層７６は、開口部５６，６６を通して下部導体層４３の配線部４３ａに接続されている。
上部導体層７２のインダクタ構成部７２ｂは、開口部５７，６７を通して下部導体層４１のインダクタ構成部４１ｂに接続されている。インダクタ構成部７２ｂ，４１ｂは、図６におけるインダクタ１１１を構成する。
上部導体層７２のインダクタ構成部７２ｃは、開口部５８，６８を通して下部導体層４２のインダクタ構成部４２ｂに接続されている。インダクタ構成部７２ｃ，４２ｂは、図６におけるインダクタ１１２を構成する。
上部導体層７２のインダクタ構成部７２ｄは、開口部５９，６９を通して下部導体層４３のインダクタ構成部４３ｂに接続されている。インダクタ構成部７２ｄ，４３ｂは、図６におけるインダクタ１１３を構成する。
上部導体層７２のキャパシタ構成部７２ｅの一部は、開口部６Ｃ１内に配置され、誘電体膜５を介して下部導体層４１のキャパシタ構成部４１ｃの一部に対向している。これらキャパシタ構成部７２ｅ，４１ｃの各一部と誘電体膜５は、図６におけるキャパシタ１２１を構成する。
上部導体層７２のキャパシタ構成部７２ｆの一部は、開口部６Ｃ２内に配置され、誘電体膜５を介して下部導体層４２のキャパシタ構成部４２ｃの一部に対向している。これらキャパシタ構成部７２ｆ，４２ｃの各一部と誘電体膜５は、図６におけるキャパシタ１２２を構成する。
上部導体層７２のキャパシタ構成部７２ｇの一部は、開口部６Ｃ３内に配置され、誘電体膜５を介して下部導体層４３のキャパシタ構成部４３ｃの一部に対向している。これらキャパシタ構成部７２ｇ，４３ｃの各一部と誘電体膜５は、図６におけるキャパシタ１２３を構成する。
上部導体層７５の一部は、開口部６Ｃ４内に配置され、誘電体膜５を介して下部導体層４１の配線部４１ａの一部に対向している。これら上部導体層７５と配線部４１ａの各一部と誘電体膜５は、図６におけるキャパシタ１２４を構成する。
上部導体層７５の他の一部は、開口部６Ｃ５内に配置され、誘電体膜５を介して下部導体層４３の配線部４３ａの一部に対向している。これら上部導体層７５と配線部４３ａの各一部と誘電体膜５は、図６におけるキャパシタ１２５を構成する。
上部導体層７６の一部は、開口部６Ｃ６内に配置され、誘電体膜５を介して下部導体層４１の配線部４１ａの他の一部に対向している。これら上部導体層７６と配線部４１ａの各一部と誘電体膜５は、図６におけるキャパシタ１２６を構成する。
次に、図１、図４および図５を参照して、端子電極１１〜１４について詳しく説明する。端子電極１１は、基板２の側面２ｃの一部と、側面２ｃに続く第２の面２ｂの一部と、デバイス本体１Ｂの側面１ｃに配置された絶縁層３の端面の一部とに接触するように配置されている。また、端子電極１１は、側面１ｃに配置された上部導体層７１の端面の一部と、この端面に続く上部導体層７１の上面の一部と、側面１ｃに配置された下部導体層４１の端面の一部とに接触している。このようにして、端子電極１１は、上部導体層７１と下部導体層４１とに接続されている。端子電極１１の幅は、側面１ｃの幅よりも小さい。
端子電極１２は、基板２の側面２ｄの一部と、側面２ｄに続く第２の面２ｂの一部と、デバイス本体１Ｂの側面１ｄに配置された絶縁層３の端面の一部とに接触するように配置されている。また、端子電極１２は、側面１ｄに配置された上部導体層７３の端面の一部と、この端面に続く上部導体層７３の上面の一部と、側面１ｄに配置された下部導体層４３の端面の一部とに接触している。このようにして、端子電極１２は、上部導体層７３と下部導体層４３とに接続されている。端子電極１２の幅は、側面１ｄの幅よりも小さい。
端子電極１３は、基板２の側面２ｅの一部と、側面２ｅに続く第２の面２ｂの一部と、デバイス本体１Ｂの側面１ｅに配置された絶縁層３の端面の一部とに接触するように配置されている。また、端子電極１３は、側面１ｅに配置された上部導体層７４の端面の一部と、この端面に続く上部導体層７４の上面の一部と、側面１ｅに配置された下部導体層４４の端面の一部とに接触している。このようにして、端子電極１３は、上部導体層７４と下部導体層４４とに接続されている。端子電極１３の幅は、側面１ｅの幅よりも小さい。
端子電極１４は、基板２の側面２ｆの一部と、側面２ｆに続く第２の面２ｂの一部と、デバイス本体１Ｂの側面１ｆに配置された絶縁層３の端面の一部とに接触するように配置されている。また、端子電極１４は、側面１ｆに配置された上部導体層７２の端面の一部と、この端面に続く上部導体層７２の上面の一部と、側面１ｆに配置された下部導体層４５の端面の一部とに接触している。このようにして、端子電極１４は、上部導体層７２と下部導体層４５とに接続されている。端子電極１４の幅は、側面１ｆの幅よりも小さい。
次に、図１を参照して、保護膜８の形状について詳しく説明する。保護膜８は、それぞれ、保護膜８の外縁から内側に凹んだ形状をなす４つの凹部８１〜８４を有している。凹部８１〜８４は、それぞれ、端子電極１１〜１４に対応する位置に配置されている。
凹部８１は、上部導体層７１の上面のうち端子電極１１に接触する部分を露出させる。また、凹部８１は、端子電極１１の一部、すなわち端子電極１１のうち上部導体層７１の上面の上に配置された部分を収容する。凹部８２は、上部導体層７３の上面のうち端子電極１２に接触する部分を露出させる。また、凹部８２は、端子電極１２の一部、すなわち端子電極１２のうち上部導体層７３の上面の上に配置された部分を収容する。凹部８３は、上部導体層７４の上面のうち端子電極１３に接触する部分を露出させる。また、凹部８３は、端子電極１３の一部、すなわち端子電極１３のうち上部導体層７４の上面の上に配置された部分を収容する。凹部８４は、上部導体層７２の上面のうち端子電極１４に接触する部分を露出させる。また、凹部８４は、端子電極１４の一部、すなわち端子電極１４のうち上部導体層７２の上面の上に配置された部分を収容する。端子電極１１〜１４は、それぞれ、凹部８１〜８４を越えて保護膜８の上に乗り上げてはいない。
図１、図４および図５に示した例では、凹部８１〜８４内に配置された端子電極１１〜１４の各一部と凹部８１〜８４の縁との間に隙間がない。また、この例では、端子電極１１〜１４の上面と保護膜８の上面は、連続する平坦な平面を形成している。この場合、薄膜デバイス１の上面は平坦な面になる。なお、端子電極１１〜１４の各一部は凹部８１〜８４内に配置されていればよく、端子電極１１〜１４の各一部と凹部８１〜８４の縁との間に隙間があってもよい。また、端子電極１１〜１４の上面と保護膜８の上面とによって段差が形成されていてもよい。
保護膜８を上方から見たときに、保護膜８の外縁のうち凹部８１〜８４に対応する部分以外の部分は、保護膜８の直下に位置する面、すなわち絶縁層６の上面および上部導体層７１〜７６の上面によって構成される面の外縁に重なる位置に配置されている。
次に、図５および図７ないし図１３を参照して、本実施の形態に係る薄膜デバイス１の製造方法について説明する。図７ないし図１３は、薄膜デバイス１の製造方法を説明するための断面図である。図７ないし図１３は、いずれも図５に対応する断面を表している。なお、以下の説明では、各層の材料と厚みの一例を挙げているが、本実施の形態における薄膜デバイス１の製造方法は、それらに限定されるわけではない。
図７は、薄膜デバイス１の製造方法における一工程を示している。この工程では、まず、ウェハ２Ｗを用意する。ウェハ２Ｗは、複数列に配列された基板予定部２Ｐと、隣接する基板予定部２Ｐの間に設けられた除去予定部２Ｒとを含んでいる。基板予定部２Ｐは、後に基板２となる部分である。除去予定部２Ｒは、後にウェハ２Ｗを切断することによって除去される部分である。
次に、ウェハ２Ｗの上に絶縁層３を形成する。次に、絶縁層３の上面を、研磨することによって平坦化する。その場合の研磨方法としては、例えば化学機械研磨（以下、ＣＭＰと記す。）が用いられる。研磨後の絶縁層３の厚みは、例えば２μｍになるようにする。なお、絶縁層３の上面を平坦化しなくても、絶縁層３の上面の表面粗さが十分に小さい場合には、絶縁層３の上面を研磨によって平坦化しなくてもよい。
次に、絶縁層３の上に、下部導体層４１〜４５を形成する。なお、図７には、下部導体層４４，４５は現れていない。下部導体層４１，４３，４４，４５については、後にウェハ２Ｗを切断したときに、端子電極１１〜１４に接続される端面が形成されるように、除去予定部２Ｒの上方の領域にはみ出すように形成する。なお、除去予定部２Ｒの上方の領域を介して隣接する２つの下部導体層は、除去予定部２Ｒの上方の領域内で連結されていてもよい。
下部導体層４１〜４５は、例えば以下のようにして形成される。まず、例えばスパッタ法によって、絶縁層３の上に電極膜を成膜する。この電極膜は、後に電気めっき法によってめっき膜を形成する際における電極として用いられると共に、下部導体層４１〜４５の一部を構成するものである。電極膜は、例えば３０ｎｍの厚みのＴｉ膜と１００ｎｍの厚みのＣｕ膜との積層膜とする。次に、電極膜の上に、例えば８μｍの厚みのフォトレジスト層を形成する。次に、フォトリソグラフィによってフォトレジスト層をパターニングして、フレームを形成する。このフレームは、形成すべき下部導体層４１〜４５の形状に対応した形状の溝部を有している。次に、電極膜を電極として用いて、電気めっき法によって、フレームの溝部内にめっき膜を形成する。めっき膜の材料としては、例えばＣｕが用いられる。めっき膜の厚みは、例えば９〜１０μｍとする。次に、めっき膜の上面を、研磨することによって平坦化する。その場合の研磨方法としては、例えばＣＭＰが用いられる。研磨後のめっき膜の厚みは、例えば８μｍになるようにする。次に、フレームを剥離する。次に、ドライエッチングまたはウェットエッチングによって、電極膜のうち、めっき膜の下に存在している部分以外の部分を除去する。これにより、残った電極膜およびめっき膜によって下部導体層４１〜４５が形成される。
なお、下部導体層４１〜４５は、上記の方法の代わりに、電極膜の上面全体の上に、パターン化されていないめっき膜を形成し、その後、このめっき膜および電極膜を部分的にエッチングすることによって形成してもよい。あるいは、絶縁層３の上に、スパッタ、蒸着等の物理気相成長法を用いて、パターン化されていない導体膜を形成し、この導体膜を部分的にエッチングすることによって、下部導体層４１〜４５を形成してもよい。
図８は、次の工程を示す。この工程では、まず、例えばスパッタ法によって、絶縁層３および下部導体層４１〜４５を覆うように誘電体膜５を成膜する。誘電体膜５の厚みは、例えば０．１μｍとする。次に、誘電体膜５の上にフォトレジスト層を形成する。次に、フォトリソグラフィによってフォトレジスト層をパターニングして、フォトレジスト層に複数の開口部を形成する。この開口部は、誘電体膜５に形成すべき開口部５１〜５９に対応する位置に形成される。次に、アッシングまたはエッチングによって、誘電体膜５のうち、フォトレジスト層の複数の開口部に対応する部分を除去する。これにより、誘電体膜５に開口部５１〜５９が形成される。次に、フォトレジスト層を除去する。
次に、図９に示したように、誘電体膜５の上に絶縁層６を形成する。絶縁層６は、開口部６１〜６９，６Ｃ１〜６Ｃ６を有している。絶縁層６の材料として感光性樹脂を用いた場合には、絶縁層６はフォトリソグラフィによってパターニングされる。絶縁層６の材料として感光性樹脂以外の材料を用いた場合には、絶縁層６は、例えば、選択的なエッチングによってパターニングされる。
図１０は、次の工程を示す。この工程では、上部導体層７１〜７６を形成する。なお、図１０には、上部導体層７２，７４，７６は現れていない。上部導体層７１，７３，７４，７２については、後にウェハ２Ｗを切断したときに、端子電極１１〜１４に接続される端面が形成されるように、除去予定部２Ｒの上方の領域にはみ出すように形成する。なお、除去予定部２Ｒの上方の領域を介して隣接する２つの上部導体層は、除去予定部２Ｒの上方の領域内で連結されていてもよい。上部導体層７１〜７６の形成方法は、下部導体層４１〜４５の形成方法と同様である。
次に、図１１に示したように、絶縁層６および上部導体層７１〜７６を覆うように保護膜８を成膜する。なお、この時点では、保護膜８に凹部８１〜８４は形成されていない。
次に、図１２に示したように、保護膜８のうち、除去予定部２Ｒの上方の領域に配置された部分と形成すべき凹部８１〜８４に対応する部分とが除去されるように、保護膜８を加工する。これにより、保護膜８に凹部８１〜８４が形成される。保護膜８の加工方法としては、例えば、レーザー加工や、プラズマを用いたエッチングや、ダイシングソーによる加工を用いることができる。保護膜８の材料として感光性樹脂を用いた場合には、フォトリソグラフィによって保護膜８を加工してもよい。ここで、これまでの工程によって作製されたウェハ２ないし保護膜８からなる積層体を薄膜デバイス用基礎構造物と呼ぶ。この基礎構造物は、それぞれデバイス本体１Ｂとなる複数のデバイス本体予定部１Ｐと、隣接するデバイス本体予定部１Ｐの間に配置された除去予定部１Ｒとを含んでいる。デバイス本体予定部１Ｐは、基礎構造物のうち、基板予定部２Ｐとその上方の部分からなる。除去予定部１Ｒは、基礎構造物のうち、除去予定部２Ｒとその上方の部分からなる。
次に、図１３に示したように、例えばダイシングソーによって、除去予定部１Ｒの位置で基礎構造物を切断する。これにより、基礎構造物のうち、除去予定部１Ｒが除去され、複数のデバイス本体予定部１Ｐが分離される。分離されたデバイス本体予定部１Ｐはデバイス本体１Ｂとなる。また、基礎構造物を切断することによって、下部導体層４１，４３，４４，４５と上部導体層７１，７３，７４，７２に、端子電極１１〜１４に接続される端面が形成される。なお、図１３において、符号１０は、ダイシングソーのブレードを示している。
次に、図５に示したように、デバイス本体１Ｂの所定の位置に端子電極１１〜１４を形成する。端子電極１１〜１４は、例えば以下のようにして形成される。まず、デバイス本体１Ｂの所定の位置に下地電極膜を形成する。この下地電極膜は、例えば、スクリーン印刷または転写によって導電性樹脂または導電性ペーストをデバイス本体１Ｂの所定の位置に塗布し、これを乾燥および硬化させることによって形成される。あるいは、デバイス本体１Ｂに対して、所定の位置に開口部を有するマスクを形成した後、例えばスパッタ法によって、マスク上および開口部内に導電膜を成膜し、その後、マスクを除去することによって、導電膜よりなる下地電極膜を形成してもよい。この場合の導電膜としては、例えば、Ｃｒ膜とＣｕ膜との積層膜や、Ｔｉ膜とＣｕ膜との積層膜や、Ｎｉ膜とＣｕ膜との積層膜を用いることができる。次に、例えばバレルめっき法によって、下地電極膜の上にめっき膜を形成する。めっき膜としては、例えば、ＮｉまたはＴｉよりなる第１膜とＳｎまたはＡｕよりなる第２膜とによって構成された積層膜や、Ｃｕよりなる第１膜とＮｉまたはＴｉよりなる第２膜とＳｎまたはＡｕよりなる第３膜とよって構成された積層膜を用いることができる。
なお、端子電極１１〜１４の形成方法は、上記の方法に限らない。例えば、スクリーン印刷または転写によって導電性樹脂または導電性ペーストをデバイス本体１Ｂの所定の位置に塗布し、これを乾燥および硬化させることによって、端子電極１１〜１４を形成してもよい。
次に、本実施の形態に係る薄膜デバイス１による効果について説明する。なお、以下の説明では、下部導体層４１〜４５を下部導体層４と記し、上部導体層７１〜７６を上部導体層７と記す。本実施の形態に係る薄膜デバイス１では、端子電極１１〜１４は、上部導体層７の端面の一部と、この端面に続く上部導体層７の上面の一部とに接触している。これにより、本実施の形態によれば、上部導体層７と端子電極１１〜１４とが接触する領域の面積を大きくすることができ、その結果、上部導体層７と端子電極１１〜１４との接続信頼性を高めることができる。
また、本実施の形態では、保護膜８は、それぞれ、保護膜８の外縁から内側に凹んだ形状をなす４つの凹部８１〜８４を有している。この凹部８１〜８４は、上部導体層７の上面のうち端子電極１１〜１４に接触する部分を露出させると共に端子電極１１〜１４の一部を収容する。従って、凹部８１〜８４は、端子電極１１〜１４の形状や位置を規定する機能を有する。そのため、本実施の形態によれば、端子電極１１〜１４の形状や位置のばらつきを抑制することができる。これにより、本実施の形態によれば、端子電極１１〜１４とデバイス本体１Ｂ内の導体層との間の電磁結合あるいは容量結合の大きさがばらついて薄膜デバイス１の電気的特性がばらつくことを防止することができる。また、本実施の形態によれば、隣接する端子電極間の距離がばらついて、薄膜デバイス１の電気的特性がばらついたり、隣接する端子電極間で短絡が発生したりすることを防止することができる。
また、本実施の形態では、デバイス本体１Ｂの側面１ｃ〜１ｆにおいて、下部導体層４の端面と上部導体層７の端面が連続するように配置されている。そして、端子電極１１〜１４は、下部導体層４の端面の一部と上部導体層７の端面の一部とに接触している。これにより、本実施の形態によれば、端子電極１１〜１４とこれらに接続される導体層４，７とが接触する領域の面積を大きくすることができ、端子電極１１〜１４とこれらに接続される導体層４，７との接続信頼性を高めることができる。
ところで、デバイス本体１Ｂの側面１ｃ〜１ｆにおいて、下部導体層４の端面と上部導体層７の端面が連続するように配置しない場合には、下部導体層４の端面と上部導体層７の端面との間に絶縁層６の端面が存在することになる。この場合に比べて、本実施の形態では、下部導体層４の端面と上部導体層７の端面が連続していることから、側面１ｃ〜１ｆに表れる層または膜の界面の数が少なくなる。これにより、本実施の形態によれば、薄膜デバイス用基礎構造物の切断の際の、層または膜の剥離や欠け等の不良の発生を低減することができる。
以下、図１４ないし図２０を参照して、本実施の形態における第１ないし第７の変形例について説明する。図１４は、第１の変形例の薄膜デバイス１の平面図である。第１の変形例の薄膜デバイス１では、保護膜８を上方から見たときに、保護膜８の外縁のうち凹部８１〜８４に対応する部分以外の部分は、保護膜８の直下に位置する面、すなわち絶縁層６の上面および上部導体層７１〜７６の上面によって構成される面の外縁よりも内側に配置されている。第１の変形例の薄膜デバイス１のその他の構成、作用および効果は、図１ないし図６に示した薄膜デバイス１と同様である。
図１５は、第２の変形例の薄膜デバイス１の断面図である。また、図１５は図５に対応する断面を表している。第２の変形例の薄膜デバイス１では、端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。端子電極１１〜１４の下端面は、第２の面２ｂと共に、連続する平坦な平面を形成している。第２の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。第２の変形例の薄膜デバイス１のその他の構成、作用および効果は、図１ないし図６に示した薄膜デバイス１と同様である。
図１６は、第３の変形例の薄膜デバイス１の断面図である。また、図１６は図５に対応する断面を表している。第３の変形例の薄膜デバイス１では、端子電極１１〜１４の下端面は、基板２の第１の面２ａと第２の面２ｂとの間の高さの位置に配置されている。従って、端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。第３の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。第３の変形例の薄膜デバイス１のその他の構成、作用および効果は、図１ないし図６に示した薄膜デバイス１と同様である。
図１７は、第４の変形例の薄膜デバイス１の断面図である。また、図１７は図５に対応する断面を表している。第４の変形例の薄膜デバイス１では、端子電極１１〜１４の下端面は、下部導体層４１，４３，４４，４５と絶縁層３との界面の高さの位置に配置されている。従って、端子電極１１〜１４は、基板２の側面２ｃ〜２ｆおよび第２の面２ｂと、絶縁層３の端面には接触していない。第４の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。第４の変形例の薄膜デバイス１のその他の構成、作用および効果は、図１ないし図６に示した薄膜デバイス１と同様である。
図１８は、第５の変形例の薄膜デバイス１の断面図である。また、図１８は図５に対応する断面を表している。第５の変形例の薄膜デバイス１では、デバイス本体１Ｂを上方から見たときに、絶縁層３の外縁は、基板２の第１の面２ａの外縁よりも内側に配置されている。従って、第１の面２ａの外縁近傍における一部は、絶縁層３によって覆われていない。また、デバイス本体１Ｂを上方から見たときに、デバイス本体１Ｂの側面１ｃ〜１ｆに配置された下部導体層４１，４３，４４，４５の端面および上部導体層７１，７３，７４，７２の端面は、絶縁層３の外縁に重なる位置に配置されている。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆには、基板２と絶縁層３との境界の高さの位置から下側の部分すなわち基板２の側面２ｃ〜２ｆが、基板２と絶縁層３との境界の高さの位置から上側の部分よりも側方に突出するように、段差が形成されている。端子電極１１〜１４の下端面は、第１の面２ａの一部に接触している。また、端子電極１１〜１４は、基板２の側面２ｃ〜２ｆおよび第２の面２ｂには接触していない。
第５の変形例の薄膜デバイス１の製造方法では、図１２に示した工程の後、除去予定部１Ｒの位置において、薄膜デバイス用基礎構造物に対して浅溝加工を施す。この浅溝加工では、除去予定部１Ｒの幅よりも広い領域において、上部導体層７１，７３，７４，７２、下部導体層４１，４３，４４，４５および絶縁層３を除去して、基礎構造物に対して浅溝を形成する。浅溝加工は、例えば、レーザー加工や、ダイシングソーによる加工によって行うことができる。その後、図１３に示した工程と同様に、除去予定部１Ｒの位置で基礎構造物を切断する。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆに上記の段差が形成される。その後、図１８に示したように、端子電極１１〜１４を形成する。
なお、第５の変形例の薄膜デバイス１は、以下の方法で製造してもよい。この方法では、上述のように薄膜デバイス用基礎構造物に対して浅溝を形成した後、浅溝内に、後に端子電極１１〜１４となる導体層を形成する。その後、除去予定部１Ｒの位置で、上記導体層および基礎構造物を切断する。これにより、切断後の上記導体層によって端子電極１１〜１４が形成される。
第５の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。また、第５の変形例では、薄膜デバイス１の側面を、それぞれ、ほぼ平坦な面にすることも可能である。第５の変形例の薄膜デバイス１のその他の構成、作用および効果は、図１ないし図６に示した薄膜デバイス１と同様である。
図１９は、第６の変形例の薄膜デバイス１の断面図である。また、図１９は図５に対応する断面を表している。第６の変形例の薄膜デバイス１では、基板２の側面２ｃ〜２ｆにおいて、第１の面２ａと第２の面２ｂとの間の所定の高さの位置から下側の部分が上側の部分よりも側方に突出するように、段差が形成されている。デバイス本体１Ｂを上方から見たときに、絶縁層３の外縁は、基板２の第１の面２ａの外縁に重なる位置に配置されている。また、デバイス本体１Ｂを上方から見たときに、デバイス本体１Ｂの側面１ｃ〜１ｆに配置された下部導体層４１，４３，４４，４５の端面および上部導体層７１，７３，７４，７２の端面は、絶縁層３の外縁に重なる位置に配置されている。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆには、上記の所定の高さの位置から下側の部分が上側の部分よりも側方に突出するように、段差が形成されている。端子電極１１〜１４の下端面は、上記の所定の高さの位置に配置されている。端子電極１１〜１４は、基板２の側面２ｃ〜２ｆのうち、上記の所定の高さの位置から上側における一部に接触している。また、端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。
第６の変形例の薄膜デバイス１の製造方法では、図１２に示した工程の後、除去予定部１Ｒの位置において、薄膜デバイス用基礎構造物に対してハーフカット加工を施す。このハーフカット加工では、除去予定部１Ｒの幅よりも広い領域において、上部導体層７１，７３，７４，７２、下部導体層４１，４３，４４，４５および絶縁層３を除去すると共に、ウェハ２Ｗのうちの上記の所定の高さの位置から上側の部分を除去して、基礎構造物に対して溝を形成する。ハーフカット加工は、例えばダイシングソーによる加工によって行うことができる。その後、図１３に示した工程と同様に、除去予定部１Ｒの位置で基礎構造物を切断する。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆに上記の段差が形成される。その後、図１９に示したように、端子電極１１〜１４を形成する。
なお、第６の変形例の薄膜デバイス１は、以下の方法で製造してもよい。この方法では、上述のように薄膜デバイス用基礎構造物に対して溝を形成した後、この溝内に、後に端子電極１１〜１４となる導体層を形成する。その後、除去予定部１Ｒの位置で、上記導体層および基礎構造物を切断する。これにより、切断後の上記導体層によって端子電極１１〜１４が形成される。
第６の変形例では、薄膜デバイス１の底面と上面がそれぞれ平坦な面になる。また、第６の変形例では、薄膜デバイス１の側面を、それぞれ、ほぼ平坦な面にすることも可能である。第６の変形例の薄膜デバイス１のその他の構成、作用および効果は、図１ないし図６に示した薄膜デバイス１と同様である。
図２０は、第７の変形例の薄膜デバイス１の断面図である。また、図２０は図５に対応する断面を表している。第７の変形例の薄膜デバイス１において、基板２のうち第１の面２ａと第２の面２ｂとの間の所定の高さから上側の部分では、第１の面２ａに近づくに従って徐々に、第１の面２ａに平行な断面の大きさが小さくなっている。また、基板２の側面２ｃ〜２ｆのうち上記の所定の高さの位置から上側の部分は傾斜面になっている。デバイス本体１Ｂを上方から見たときに、絶縁層３の外縁は、基板２の第１の面２ａの外縁に重なる位置に配置されている。また、デバイス本体１Ｂを上方から見たときに、デバイス本体１Ｂの側面１ｃ〜１ｆに配置された下部導体層４１，４３，４４，４５の端面および上部導体層７１，７３，７４，７２の端面は、絶縁層３の外縁に重なる位置に配置されている。端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。端子電極１１〜１４の下端面は、第２の面２ｂと共に、連続する平坦な平面を形成している。
第７の変形例の薄膜デバイス１の製造方法では、図１２に示した工程の後、除去予定部１Ｒの位置において、薄膜デバイス用基礎構造物に対して浅溝加工を施す。この浅溝加工では、除去予定部１Ｒの幅よりも広い領域において、上部導体層７１，７３，７４，７２、下部導体層４１，４３，４４，４５および絶縁層３を除去すると共に、ウェハ２Ｗに後に上記傾斜面となる面が形成されるようにウェハ２Ｗのうちの上記の所定の高さの位置から上側の部分の一部を除去して、基礎構造物に対して浅溝を形成する。浅溝加工は、例えば、レーザー加工や、ダイシングソーによる加工によって行うことができる。その後、図１３に示した工程と同様に、除去予定部１Ｒの位置で基礎構造物を切断する。これにより、基板２の側面２ｃ〜２ｆに上記傾斜面が形成される。その後、図２０に示したように、端子電極１１〜１４を形成する。
なお、第７の変形例の薄膜デバイス１は、以下の方法で製造してもよい。この方法では、上述のように薄膜デバイス用基礎構造物に対して浅溝を形成した後、浅溝内に、後に端子電極１１〜１４となる導体層を形成する。その後、除去予定部１Ｒの位置で、上記導体層および基礎構造物を切断する。これにより、切断後の上記導体層によって端子電極１１〜１４が形成される。
第７の変形例では、薄膜デバイス１の底面と上面がそれぞれ平坦な面になる。第７の変形例の薄膜デバイス１のその他の構成、作用および効果は、図１ないし図６に示した薄膜デバイス１と同様である。
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る薄膜デバイスについて説明する。本実施の形態に係る薄膜デバイスの回路構成は、第１の実施の形態と同様である。
図２１は、本実施の形態に係る薄膜デバイスの断面図である。また、図２１は図５に対応する断面を表している。本実施の形態に係る薄膜デバイス１では、デバイス本体１Ｂを上方から見たときに、デバイス本体１Ｂの側面１ｃ〜１ｆに配置された下部導体層４１，４３，４４，４５の端面および上部導体層７１，７３，７４，７２の端面は、絶縁層３の外縁よりも内側に配置されている。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆには、絶縁層３の上面の高さの位置から下側の部分が、絶縁層３の上面の高さの位置から上側の部分よりも側方に突出するように、段差が形成されている。また、本実施の形態では、端子電極１１〜１４は、絶縁層３の上面の一部に接触している。
次に、図２１ないし図２３を参照して、本実施の形態に係る薄膜デバイス１の製造方法について説明する。図２２および図２３は、本実施の形態に係る薄膜デバイス１の製造方法を説明するための断面図である。図２２および図２３は、図２１に対応する断面を表している。本実施の形態に係る製造方法では、図１２に示したように薄膜デバイス用基礎構造物を作製する工程までは第１の実施の形態と同様である。
図２２は、次の工程を示す。この工程では、除去予定部１Ｒの位置において、薄膜デバイス用基礎構造物に対して浅溝加工を施す。この浅溝加工では、除去予定部１Ｒの幅よりも広い領域において、上部導体層７１，７３，７４，７２および下部導体層４１，４３，４４，４５を除去して、基礎構造物に対して浅溝９を形成する。これにより、下部導体層４１，４３，４４，４５と上部導体層７１，７３，７４，７２に、端子電極１１〜１４に接続される端面が形成される。浅溝加工は、例えば、レーザー加工や、ダイシングソーによる加工によって行うことができる。
あるいは、予め、上部導体層７１，７３，７４，７２および下部導体層４１，４３，４４，４５を、浅溝加工後の形状に形成しておき、浅溝加工によって除去されるべき領域には保護膜８を形成しておいてもよい。この場合には、図１２に示した工程で保護膜８を加工する際に、上記領域内の保護膜８を除去することによって浅溝９を形成することができる。
次に、図２３に示したように、図１３に示した工程と同様に、除去予定部１Ｒの位置で基礎構造物を切断する。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆに上記の段差が形成される。その後、図２１に示したように、端子電極１１〜１４を形成する。
本実施の形態では、デバイス本体１Ｂの側面１ｃ〜１ｆに段差が形成されていることから、第１の実施の形態に比べて、端子電極１１〜１４と側面１ｃ〜１ｆとの接触面積を大きくすることができる。これにより、本実施の形態によれば、デバイス本体１Ｂに対する端子電極１１〜１４の接合強度を高めることができる。
本実施の形態に係る薄膜デバイス１のその他の構成、作用および効果は、図１ないし図６に示した第１の実施の形態に係る薄膜デバイス１と同様である。
第１の実施の形態における第１の変形例と同様に、本実施の形態においても、保護膜８を上方から見たときに、保護膜８の外縁のうち凹部８１〜８４に対応する部分以外の部分は、保護膜８の直下に位置する面、すなわち絶縁層６の上面および上部導体層７１〜７６の上面によって構成される面の外縁よりも内側に配置されていてもよい。
以下、図２４ないし図２７を参照して、本実施の形態における第１ないし第４の変形例について説明する。
図２４は、第１の変形例の薄膜デバイス１の断面図である。また、図２４は図２１に対応する断面を表している。第１の変形例の薄膜デバイス１では、端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。端子電極１１〜１４の下端面は、第２の面２ｂと共に、連続する平坦な平面を形成している。第１の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。第１の変形例の薄膜デバイス１のその他の構成、作用および効果は、図２１に示した薄膜デバイス１と同様である。
図２５は、第２の変形例の薄膜デバイス１の断面図である。また、図２５は図２１に対応する断面を表している。第２の変形例の薄膜デバイス１では、端子電極１１〜１４の下端面は、基板２の第１の面２ａと第２の面２ｂとの間の高さの位置に配置されている。従って、端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。第２の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。第２の変形例の薄膜デバイス１のその他の構成、作用および効果は、図２１に示した薄膜デバイス１と同様である。
図２６は、第３の変形例の薄膜デバイス１の断面図である。また、図２６は図２１に対応する断面を表している。第３の変形例の薄膜デバイス１では、端子電極１１〜１４の下端面は、絶縁層３の上面の一部に接触している。従って、端子電極１１〜１４は、基板２の側面２ｃ〜２ｆおよび第２の面２ｂと、絶縁層３の端面には接触していない。
第３の変形例の薄膜デバイス１の製造方法では、薄膜デバイス用基礎構造物を切断した後に端子電極１１〜１４を形成してもよいし、薄膜デバイス用基礎構造物の浅溝９内に、後に端子電極１１〜１４となる導体層を形成した後、導体層および基礎構造物を切断して、端子電極１１〜１４を形成してもよい。
第３の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。また、第３の変形例では、薄膜デバイス１の側面を、それぞれ、ほぼ平坦な面にすることも可能である。第３の変形例の薄膜デバイス１のその他の構成、作用および効果は、図２１に示した薄膜デバイス１と同様である。
図２７は、第４の変形例の薄膜デバイス１の断面図である。また、図２７は図２１に対応する断面を表している。第４の変形例の薄膜デバイス１において、基板２のうち第１の面２ａと第２の面２ｂとの間の所定の高さから上側の部分では、第１の面２ａに近づくに従って徐々に、第１の面２ａに平行な断面の大きさが小さくなっている。また、基板２の側面２ｃ〜２ｆのうち上記の所定の高さの位置から上側の部分は傾斜面になっている。デバイス本体１Ｂを上方から見たときに、絶縁層３の外縁は、基板２の第１の面２ａの外縁に重なる位置に配置されている。端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。端子電極１１〜１４の下端面は、第２の面２ｂと共に、連続する平坦な平面を形成している。
第４の変形例の薄膜デバイス１の製造方法では、図２２に示した工程で浅溝９を形成し後、除去予定部１Ｒの位置において、浅溝９の幅よりも狭い領域において、絶縁層３を除去すると共に、ウェハ２Ｗに後に上記傾斜面となる面が形成されるようにウェハ２Ｗのうちの上記の所定の高さの位置から上側の部分の一部を除去して、基礎構造物に対して第２の浅溝を形成する。第２の浅溝は、例えば、レーザー加工や、ダイシングソーによる加工によって形成することができる。その後、第２の浅溝の幅よりも小さい幅のブレードを用いて基礎構造物を切断する。これにより、基板２の側面２ｃ〜２ｆに上記傾斜面が形成される。その後、図２７に示したように、端子電極１１〜１４を形成する。
なお、第４の変形例の薄膜デバイス１は、以下の方法で製造してもよい。この方法では、上述のように薄膜デバイス用基礎構造物に対して第２の浅溝を形成した後、浅溝９および第２の浅溝内に、後に端子電極１１〜１４となる導体層を形成する。その後、第２の浅溝の幅よりも小さい幅のブレードを用いて上記導体層および基礎構造物を切断する。これにより、切断後の上記導体層によって端子電極１１〜１４が形成される。
第４の変形例では、薄膜デバイス１の底面と上面がそれぞれ平坦な面になる。第４の変形例の薄膜デバイス１のその他の構成、作用および効果は、図２１に示した薄膜デバイス１と同様である。
［第３の実施の形態］
次に、本発明の第３の実施の形態に係る薄膜デバイスについて説明する。本実施の形態に係る薄膜デバイスの回路構成は、第１の実施の形態と同様である。
図２８は、本実施の形態に係る薄膜デバイスの断面図である。また、図２８は図５に対応する断面を表している。本実施の形態に係る薄膜デバイス１では、デバイス本体１Ｂを上方から見たときに、絶縁層３の外縁は、基板２の第１の面２ａの外縁よりも内側に配置されている。また、デバイス本体１Ｂを上方から見たときに、デバイス本体１Ｂの側面１ｃ〜１ｆに配置された下部導体層４１，４３，４４，４５の端面および上部導体層７１，７３，７４，７２の端面は、絶縁層３の外縁よりも内側に配置されている。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆには、絶縁層３の端面が、絶縁層３の上面の高さの位置から上側の部分よりも側方に突出し、基板２の側面２ｃ〜２ｆが絶縁層３の端面よりも側方に突出するように、２段の段差が形成されている。また、本実施の形態では、端子電極１１〜１４は、絶縁層３の上面の一部と基板２の第１の面２ａの一部に接触している。
次に、図２８ないし図３０を参照して、本実施の形態に係る薄膜デバイス１の製造方法について説明する。図２９および図３０は、本実施の形態に係る薄膜デバイス１の製造方法を説明するための断面図である。図２９および図３０は、図２８に対応する断面を表している。本実施の形態に係る製造方法では、図１２に示したように薄膜デバイス用基礎構造物を作製する工程までは第１の実施の形態と同様である。
図２９は、次の工程を示す。この工程では、除去予定部１Ｒの位置において、薄膜デバイス用基礎構造物に対して浅溝加工を施す。この浅溝加工では、除去予定部１Ｒの幅よりも広い領域において、上部導体層７１，７３，７４，７２、下部導体層４１，４３，４４，４５および絶縁層３を除去して、基礎構造物に対して浅溝９を形成する。これにより、下部導体層４１，４３，４４，４５と上部導体層７１，７３，７４，７２に、端子電極１１〜１４に接続される端面が形成される。本実施の形態では、下部導体層４１，４３，４４，４５の端面および上部導体層７１，７３，７４，７２の端面が絶縁層３の外縁よりも内側に配置されるように浅溝９を形成する。浅溝加工は、例えば、レーザー加工や、ダイシングソーによる加工によって行うことができる。
あるいは、予め、上部導体層７１，７３，７４，７２、下部導体層４１，４３，４４，４５および絶縁層３を、浅溝加工後の形状に形成しておき、浅溝加工によって除去されるべき領域には保護膜８を形成しておいてもよい。この場合には、図１２に示した工程で保護膜８を加工する際に、上記領域内の保護膜８を除去することによって浅溝９を形成することができる。
次に、図３０に示したように、図１３に示した工程と同様に、除去予定部１Ｒの位置で基礎構造物を切断する。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆに上記の２段の段差が形成される。その後、図２８に示したように、端子電極１１〜１４を形成する。
本実施の形態では、デバイス本体１Ｂの側面１ｃ〜１ｆに２段の段差が形成されていることから、第１の実施の形態に比べて、端子電極１１〜１４と側面１ｃ〜１ｆとの接触面積を大きくすることができる。これにより、本実施の形態によれば、デバイス本体１Ｂに対する端子電極１１〜１４の接合強度を高めることができる。
本実施の形態に係る薄膜デバイス１のその他の構成、作用および効果は、図１ないし図６に示した第１の実施の形態に係る薄膜デバイス１と同様である。
第１の実施の形態における第１の変形例と同様に、本実施の形態においても、保護膜８を上方から見たときに、保護膜８の外縁のうち凹部８１〜８４に対応する部分以外の部分は、保護膜８の直下に位置する面、すなわち絶縁層６の上面および上部導体層７１〜７６の上面によって構成される面の外縁よりも内側に配置されていてもよい。
以下、図３１ないし図３５を参照して、本実施の形態における第１ないし第５の変形例について説明する。
図３１は、第１の変形例の薄膜デバイス１の断面図である。また、図３１は図２８に対応する断面を表している。第１の変形例の薄膜デバイス１では、端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。端子電極１１〜１４の下端面は、第２の面２ｂと共に、連続する平坦な平面を形成している。第１の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。第１の変形例の薄膜デバイス１のその他の構成、作用および効果は、図２８に示した薄膜デバイス１と同様である。
図３２は、第２の変形例の薄膜デバイス１の断面図である。また、図３２は図２８に対応する断面を表している。第２の変形例の薄膜デバイス１では、端子電極１１〜１４の下端面は、基板２の第１の面２ａと第２の面２ｂとの間の高さの位置に配置されている。従って、端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。第２の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。第２の変形例の薄膜デバイス１のその他の構成、作用および効果は、図２８に示した薄膜デバイス１と同様である。
図３３は、第３の変形例の薄膜デバイス１の断面図である。また、図３３は図２８に対応する断面を表している。第３の変形例の薄膜デバイス１では、端子電極１１〜１４の下端面は、基板２の第１の面２ａの一部に接触している。従って、端子電極１１〜１４は、基板２の側面２ｃ〜２ｆおよび第２の面２ｂには接触していない。
第３の変形例の薄膜デバイス１の製造方法では、薄膜デバイス用基礎構造物を切断した後に端子電極１１〜１４を形成してもよいし、薄膜デバイス用基礎構造物の浅溝９内に、後に端子電極１１〜１４となる導体層を形成した後、導体層および基礎構造物を切断して、端子電極１１〜１４を形成してもよい。
第３の変形例では、薄膜デバイス１の底面と上面をそれぞれ平坦な面にすることができる。また、第３の変形例では、薄膜デバイス１の側面を、それぞれ、ほぼ平坦な面にすることも可能である。第３の変形例の薄膜デバイス１のその他の構成、作用および効果は、図２８に示した薄膜デバイス１と同様である。
図３４は、第４の変形例の薄膜デバイス１の断面図である。また、図３４は図２８に対応する断面を表している。第４の変形例の薄膜デバイス１では、基板２の側面２ｃ〜２ｆにおいて、第１の面２ａと第２の面２ｂとの間の所定の高さの位置から下側の部分が上側の部分よりも側方に突出するように、段差が形成されている。デバイス本体１Ｂを上方から見たときに、絶縁層３の外縁は、基板２の第１の面２ａの外縁に重なる位置に配置されている。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆには、基板２の側面２ｃ〜２ｆのうちの上記の上側の部分および絶縁層３の端面が、絶縁層３の上面の高さの位置から上側の部分よりも側方に突出し、基板２の側面２ｃ〜２ｆのうちの上記の下側の部分が、基板２の側面２ｃ〜２ｆのうちの上記の上側の部分および絶縁層３の端面よりも側方に突出するように、２段の段差が形成されている。端子電極１１〜１４の下端面は、上記の所定の高さの位置に配置されている。端子電極１１〜１４は、基板２の側面２ｃ〜２ｆのうちの上記の上側の部分における一部に接触している。また、端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。
第４の変形例の薄膜デバイス１の製造方法では、図２９に示した工程の後、除去予定部１Ｒの位置において、薄膜デバイス用基礎構造物に対してハーフカット加工を施す。このハーフカット加工では、浅溝９の幅よりも狭く、除去予定部１Ｒの幅よりも広い領域において、絶縁層３を除去すると共に、ウェハ２Ｗのうちの上記の所定の高さの位置から上側の部分を除去して、基礎構造物に対して溝を形成する。ハーフカット加工は、例えばダイシングソーによる加工によって行うことができる。その後、図３０に示した工程と同様に、除去予定部１Ｒの位置で基礎構造物を切断する。これにより、デバイス本体１Ｂの側面１ｃ〜１ｆに上記の２段の段差が形成される。その後、図３４に示したように、端子電極１１〜１４を形成する。
なお、第４の変形例の薄膜デバイス１は、以下の方法で製造してもよい。この方法では、上述のように薄膜デバイス用基礎構造物に対して溝を形成した後、この溝内に、後に端子電極１１〜１４となる導体層を形成する。その後、除去予定部１Ｒの位置で、上記導体層および基礎構造物を切断する。これにより、切断後の上記導体層によって端子電極１１〜１４が形成される。
第４の変形例では、薄膜デバイス１の底面と上面がそれぞれ平坦な面になる。また、第４の変形例では、薄膜デバイス１の側面を、それぞれ、ほぼ平坦な面にすることも可能である。第４の変形例の薄膜デバイス１のその他の構成、作用および効果は、図２８に示した薄膜デバイス１と同様である。
図３５は、第５の変形例の薄膜デバイス１の断面図である。また、図３５は図２８に対応する断面を表している。第５の変形例の薄膜デバイス１において、基板２のうち第１の面２ａと第２の面２ｂとの間の所定の高さから上側の部分では、第１の面２ａに近づくに従って徐々に、第１の面２ａに平行な断面の大きさが小さくなっている。また、基板２の側面２ｃ〜２ｆのうち上記の所定の高さの位置から上側の部分は傾斜面になっている。デバイス本体１Ｂを上方から見たときに、絶縁層３の外縁は、基板２の第１の面２ａの外縁よりも内側に配置されている。端子電極１１〜１４は、基板２の第２の面２ｂには接触していない。端子電極１１〜１４の下端面は、第２の面２ｂと共に、連続する平坦な平面を形成している。
第５の変形例の薄膜デバイス１の製造方法では、図２９に示した工程で浅溝９を形成し後、除去予定部１Ｒの位置において、ウェハ２Ｗに後に上記傾斜面となる面が形成されるようにウェハ２Ｗのうちの上記の所定の高さの位置から上側の部分の一部を除去して、基礎構造物に対して第２の浅溝を形成する。第２の浅溝は、例えば、レーザー加工や、ダイシングソーによる加工によって形成することができる。その後、第２の浅溝の幅よりも小さい幅のブレードを用いて基礎構造物を切断する。これにより、基板２の側面２ｃ〜２ｆに上記傾斜面が形成される。その後、図３５に示したように、端子電極１１〜１４を形成する。
なお、第５の変形例の薄膜デバイス１は、以下の方法で製造してもよい。この方法では、上述のように薄膜デバイス用基礎構造物に対して第２の浅溝を形成した後、浅溝９および第２の浅溝内に、後に端子電極１１〜１４となる導体層を形成する。その後、第２の浅溝の幅よりも小さい幅のブレードを用いて上記導体層および基礎構造物を切断する。これにより、切断後の上記導体層によって端子電極１１〜１４が形成される。
第５の変形例では、薄膜デバイス１の底面と上面がそれぞれ平坦な面になる。第５の変形例の薄膜デバイス１のその他の構成、作用および効果は、図２８に示した薄膜デバイス１と同様である。
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明の薄膜デバイスは、導体層の他に半導体層や磁性体層を含んでいてもよい。また、本発明の薄膜デバイスにおいて、端子電極の数は、４つに限らず任意である。
また、本発明は、実施の形態に示したバンドパスフィルタの機能を有する薄膜デバイスに限らず、導体層と、この導体層に接続された端子電極とを備えた薄膜デバイス全般に適用することができる。本発明が適用される薄膜デバイスの機能としては、例えば、キャパシタ、インダクタ等の受動素子や、トランジスタ等の能動素子や、複数の素子を含む回路がある。回路としては、具体的には、例えば、ＬＣ回路部品や、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ等の各種のフィルタや、ダイプレクサや、デュプレクサがある。
また、本発明の薄膜デバイスは、例えば、携帯電話機等の移動体通信機器や、無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置において利用される。
本発明の第１の実施の形態に係る薄膜デバイスの平面図である。 本発明の第１の実施の形態に係る薄膜デバイスに含まれる上部導体層を示す平面図である。 本発明の第１の実施の形態に係る薄膜デバイスに含まれる下部導体層を示す平面図である。 図１ないし図３においてＡ−Ａ線で示される薄膜デバイスの断面図である。 図１ないし図３においてＢ−Ｂ線で示される薄膜デバイスの断面図である。 本発明の第１の実施の形態に係る薄膜デバイスの回路構成を示す回路図である。 本発明の第１の実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。 図７に示した工程に続く工程を示す断面図である。 図８に示した工程に続く工程を示す断面図である。 図９に示した工程に続く工程を示す断面図である。 図１０に示した工程に続く工程を示す断面図である。 図１１に示した工程に続く工程を示す断面図である。 図１２に示した工程に続く工程を示す断面図である。 本発明の第１の実施の形態における第１の変形例の薄膜デバイスの平面図である。 本発明の第１の実施の形態における第２の変形例の薄膜デバイスの断面図である。 本発明の第１の実施の形態における第３の変形例の薄膜デバイスの断面図である。 本発明の第１の実施の形態における第４の変形例の薄膜デバイスの断面図である。 本発明の第１の実施の形態における第５の変形例の薄膜デバイスの断面図である。 本発明の第１の実施の形態における第６の変形例の薄膜デバイスの断面図である。 本発明の第１の実施の形態における第７の変形例の薄膜デバイスの断面図である。 本発明の第２の実施の形態に係る薄膜デバイスの断面図である。 本発明の第２の実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。 図２２に示した工程に続く工程を示す断面図である。 本発明の第２の実施の形態における第１の変形例の薄膜デバイスの断面図である。 本発明の第２の実施の形態における第２の変形例の薄膜デバイスの断面図である。 本発明の第２の実施の形態における第３の変形例の薄膜デバイスの断面図である。 本発明の第２の実施の形態における第４の変形例の薄膜デバイスの断面図である。 本発明の第３の実施の形態に係る薄膜デバイスの断面図である。 本発明の第３の実施の形態に係る薄膜デバイスの製造方法における一工程を示す断面図である。 図２９に示した工程に続く工程を示す断面図である。 本発明の第３の実施の形態における第１の変形例の薄膜デバイスの断面図である。 本発明の第３の実施の形態における第２の変形例の薄膜デバイスの断面図である。 本発明の第３の実施の形態における第３の変形例の薄膜デバイスの断面図である。 本発明の第３の実施の形態における第４の変形例の薄膜デバイスの断面図である。 本発明の第３の実施の形態における第５の変形例の薄膜デバイスの断面図である。
符号の説明
１…薄膜デバイス、２…基板、３…絶縁層、５…誘電体膜、６…絶縁層、８…保護膜、１１〜１４…端子電極、４１〜４５…下部導体層、７１〜７６…上部導体層。

Claims (3)

  1. 互いに反対側を向く第１および第２の面と、前記第１の面と第２の面とを連結する側面とを有する基板と、
    前記第１の面に対向するように配置された保護膜と、
    前記第１の面に対向する下面と、その反対側の上面と、前記下面と上面とを連結する端面とを有し、前記第１の面と保護膜との間に配置された導体層と、
    前記導体層に接続された端子電極とを備えた薄膜デバイスであって、
    前記基板の側面において、前記第１の面と第２の面との間の所定の高さの位置から下側の部分が上側の部分よりも側方に突出するように段差が形成され、
    上方から見たときに、前記導体層の端面は、前記基板の第２の面の外縁よりも内側に配置され、
    前記端子電極は、前記導体層の端面の一部と、この端面に続く前記導体層の上面の一部と、前記基板の側面のうち前記所定の高さの位置から上側における一部とに接触し、
    前記保護膜は、その外縁から内側に凹んだ形状をなして前記導体層の上面のうち前記端子電極に接触する部分を露出させる凹部を有し、前記凹部は前記端子電極の一部を収容し、
    前記端子電極の下端面は、前記所定の高さの位置に配置されていることを特徴とする薄膜デバイス。
  2. 前記保護膜を上方から見たときに、前記保護膜の外縁のうち前記凹部に対応する部分以外の部分は、前記保護膜の直下に位置する面の外縁に重なる位置に配置されていることを特徴とする請求項１記載の薄膜デバイス。
  3. 前記保護膜を上方から見たときに、前記保護膜の外縁のうち前記凹部に対応する部分以外の部分は、前記保護膜の直下に位置する面の外縁よりも内側に配置されていることを特徴とする請求項１記載の薄膜デバイス。
JP2006041227A 2006-02-17 2006-02-17 薄膜デバイス Expired - Fee Related JP4501077B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006041227A JP4501077B2 (ja) 2006-02-17 2006-02-17 薄膜デバイス
TW096102591A TWI407547B (zh) 2006-02-17 2007-01-24 薄膜元件
US11/701,458 US7489036B2 (en) 2006-02-17 2007-02-02 Thin-film device
CN2007100841740A CN101026155B (zh) 2006-02-17 2007-02-17 薄膜器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006041227A JP4501077B2 (ja) 2006-02-17 2006-02-17 薄膜デバイス

Publications (2)

Publication Number Publication Date
JP2007220985A JP2007220985A (ja) 2007-08-30
JP4501077B2 true JP4501077B2 (ja) 2010-07-14

Family

ID=38427336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006041227A Expired - Fee Related JP4501077B2 (ja) 2006-02-17 2006-02-17 薄膜デバイス

Country Status (4)

Country Link
US (1) US7489036B2 (ja)
JP (1) JP4501077B2 (ja)
CN (1) CN101026155B (ja)
TW (1) TWI407547B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7027990B2 (ja) * 2018-03-19 2022-03-02 Tdk株式会社 薄膜コンデンサおよび薄膜コンデンサの製造方法
CN114981965A (zh) * 2020-01-20 2022-08-30 株式会社村田制作所 半导体装置以及模块
JPWO2022239712A1 (ja) * 2021-05-10 2022-11-17

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307948A (ja) * 2000-04-27 2001-11-02 Kyocera Corp 薄膜電子部品
JP2004095641A (ja) * 2002-08-29 2004-03-25 Murata Mfg Co Ltd 薄膜積層電子部品の製造方法及び薄膜積層電子部品

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2641530B2 (ja) * 1988-10-25 1997-08-13 松下電器産業株式会社 チップ状電子部品の製造方法
JPH02121313A (ja) 1988-10-29 1990-05-09 Matsushita Electric Ind Co Ltd 多層薄膜コンデンサ
JPH0666218B2 (ja) 1990-06-01 1994-08-24 松下電器産業株式会社 積層薄膜コンデンサおよびその製造方法
JP3042090B2 (ja) 1991-10-31 2000-05-15 松下電器産業株式会社 薄膜コンデンサ
JPH08288102A (ja) * 1995-04-11 1996-11-01 Tdk Corp 電子部品とその製造方法
JPH0945580A (ja) * 1995-07-27 1997-02-14 Tokin Corp チップコンデンサ、電子複合部品、およびこれらの製造方法
US20020053742A1 (en) * 1995-09-01 2002-05-09 Fumio Hata IC package and its assembly method
JPH10163002A (ja) 1996-11-29 1998-06-19 Toko Inc チップ型電子部品とその製造方法
JP3304828B2 (ja) 1997-06-10 2002-07-22 株式会社村田製作所 電子部品の製造方法
US6445254B1 (en) * 2000-04-06 2002-09-03 Nihon Dempa Kogyo Co., Ltd. Crystal oscillator and method of bonding IC chip useful for fabricating crystal oscillator
JP4722318B2 (ja) * 2000-06-05 2011-07-13 ローム株式会社 チップ抵抗器
US6499214B2 (en) * 2000-05-26 2002-12-31 Visteon Global Tech, Inc. Method of making a circuit board
JP4057462B2 (ja) * 2003-04-28 2008-03-05 ローム株式会社 チップ抵抗器およびその製造方法
JP4358664B2 (ja) * 2004-03-24 2009-11-04 ローム株式会社 チップ抵抗器およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307948A (ja) * 2000-04-27 2001-11-02 Kyocera Corp 薄膜電子部品
JP2004095641A (ja) * 2002-08-29 2004-03-25 Murata Mfg Co Ltd 薄膜積層電子部品の製造方法及び薄膜積層電子部品

Also Published As

Publication number Publication date
CN101026155B (zh) 2012-04-11
US20070194404A1 (en) 2007-08-23
JP2007220985A (ja) 2007-08-30
TWI407547B (zh) 2013-09-01
US7489036B2 (en) 2009-02-10
TW200737493A (en) 2007-10-01
CN101026155A (zh) 2007-08-29

Similar Documents

Publication Publication Date Title
US9147512B2 (en) Coil parts and method of fabricating the same
JP2007142109A (ja) 電子部品
KR20040080921A (ko) 회로 기판 장치 및 그 제조 방법
JP5310768B2 (ja) 積層型バンドパスフィルタ
JP2007300002A (ja) 電子部品
JP2003264348A (ja) 高周波モジュール
CN107204295A (zh) 电子元件封装件及制造该电子元件封装件的方法
JP4518013B2 (ja) 電子部品
JP4501077B2 (ja) 薄膜デバイス
KR100469248B1 (ko) 무선통신 모듈용 마이크로 인덕터
JP4539870B2 (ja) 薄膜デバイス
JP2007134380A (ja) 電子部品
CN111835311A (zh) 滤波器制作方法和滤波器
CN112104334A (zh) 滤波器和滤波器的制备方法
CN105244367A (zh) 衬底结构及其制造方法
JP4172654B2 (ja) 薄膜デバイス
JP4301454B2 (ja) 薄膜デバイスおよびその製造方法
JP2008141426A (ja) 電子部品
WO2024034205A1 (ja) 電子部品
JPH1075144A (ja) Ｌｃバンドパスフィルタ及びその周波数特性調整方法
CN212435657U (zh) 滤波器和双工器
JP2007158920A (ja) 積層型誘電体共振器及び積層型誘電体フィルタ
JP2008294816A (ja) 電子部品
JP2009049242A (ja) 電子部品内蔵基板
KR20170139264A (ko) 전력용 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100325

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100407

R150 Certificate of patent or registration of utility model

Ref document number: 4501077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees