JP3042090B2 - 薄膜コンデンサ - Google Patents
薄膜コンデンサInfo
- Publication number
- JP3042090B2 JP3042090B2 JP3285895A JP28589591A JP3042090B2 JP 3042090 B2 JP3042090 B2 JP 3042090B2 JP 3285895 A JP3285895 A JP 3285895A JP 28589591 A JP28589591 A JP 28589591A JP 3042090 B2 JP3042090 B2 JP 3042090B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- ceramic substrate
- thickness
- inorganic insulating
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【0001】
【産業上の利用分野】本発明は、電子機器等における電
子回路に使用される薄膜コンデンサに関する。
子回路に使用される薄膜コンデンサに関する。
【0002】
【従来の技術】近年、電子機器の小型・軽量化が進む
中、面実装技術を用いた電子部品の高密度実装化に伴う
電子部品に対するチップ化、小型化の要望が益々強くな
ってきている。その中で、コンデンサにおいても小型化
への種々の取り組みがなされ、その取り組みの一つに誘
電体の薄膜化を図った薄膜コンデンサがある。
中、面実装技術を用いた電子部品の高密度実装化に伴う
電子部品に対するチップ化、小型化の要望が益々強くな
ってきている。その中で、コンデンサにおいても小型化
への種々の取り組みがなされ、その取り組みの一つに誘
電体の薄膜化を図った薄膜コンデンサがある。
【0003】以下、従来の薄膜コンデンサについて説明
する。図1は従来および本発明の薄膜コンデンサの基本
的構成を示す断面図であり、セラミック基板1上に図2
に示すようなパタ−ンでグレ−ズ層2を形成し、薄膜誘
電体3と一層ごとにグレ−ズ層2を越えてセラミック基
板1の両端方向に位置ずれさせた内部電極4a、4bと
を交互に積層し、さらにセラミック基板1の両端の内部
電極4a、4bの部分を除いて無機絶縁膜5を形成し、
その無機絶縁膜5の上に樹脂層6を形成し、これを個片
に分割して外部電極7を形成して薄膜コンデンサとして
いた。
する。図1は従来および本発明の薄膜コンデンサの基本
的構成を示す断面図であり、セラミック基板1上に図2
に示すようなパタ−ンでグレ−ズ層2を形成し、薄膜誘
電体3と一層ごとにグレ−ズ層2を越えてセラミック基
板1の両端方向に位置ずれさせた内部電極4a、4bと
を交互に積層し、さらにセラミック基板1の両端の内部
電極4a、4bの部分を除いて無機絶縁膜5を形成し、
その無機絶縁膜5の上に樹脂層6を形成し、これを個片
に分割して外部電極7を形成して薄膜コンデンサとして
いた。
【0004】このとき、外部電極7の付着強度を確保す
るためセラミック基板1の両端は平均中心線粗さ(以
下、Raという)が0.1μm以上である非グレ−ズ部
8とし、薄膜誘電体3の特性が十分発揮できるグレ−ズ
層2の表面としてRaを0.01μm以下とする必要が
あり、これを達成するためにはグレ−ズ層2の膜厚を図
3に示すように厚く、すなわち約50μmとする必要が
あった。
るためセラミック基板1の両端は平均中心線粗さ(以
下、Raという)が0.1μm以上である非グレ−ズ部
8とし、薄膜誘電体3の特性が十分発揮できるグレ−ズ
層2の表面としてRaを0.01μm以下とする必要が
あり、これを達成するためにはグレ−ズ層2の膜厚を図
3に示すように厚く、すなわち約50μmとする必要が
あった。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の構成の薄膜コンデンサでは、グレ−ズ層2の膜厚が
厚いため、薄膜誘電体3、内部電極4a、4b等のパタ
−ン形成の際、所定のパタ−ン形状を高精度に確保する
ことが不可能であるという問題を有していた。
来の構成の薄膜コンデンサでは、グレ−ズ層2の膜厚が
厚いため、薄膜誘電体3、内部電極4a、4b等のパタ
−ン形成の際、所定のパタ−ン形状を高精度に確保する
ことが不可能であるという問題を有していた。
【0006】これは図3に従来のグレ−ズ層2の断面形
状を示すようにグレ−ズ層2の膜厚が厚いとその形状が
平坦領域が非常に少ない山状となるため、板状のマスク
(図示せず)を用いたパタ−ン形成の際、マスクとグレ
−ズ面の密着が不完全となるためである。
状を示すようにグレ−ズ層2の膜厚が厚いとその形状が
平坦領域が非常に少ない山状となるため、板状のマスク
(図示せず)を用いたパタ−ン形成の際、マスクとグレ
−ズ面の密着が不完全となるためである。
【0007】また、無機絶縁膜5上の樹脂層6の形成に
ついても、スクリ−ン印刷あるいはフォトリソグラフ法
等の手法でパタ−ン状に形成する際、上記と同様にスク
リ−ンマスクとグレ−ズ面の密着の不完全性、あるいは
フォトレジストの解像度の劣化により樹脂形状の精度が
劣化し、後の個片に分割する際のスクライブラインの線
幅を確保することが困難であった。
ついても、スクリ−ン印刷あるいはフォトリソグラフ法
等の手法でパタ−ン状に形成する際、上記と同様にスク
リ−ンマスクとグレ−ズ面の密着の不完全性、あるいは
フォトレジストの解像度の劣化により樹脂形状の精度が
劣化し、後の個片に分割する際のスクライブラインの線
幅を確保することが困難であった。
【0008】本発明は上記課題を解決するもので、グレ
−ズ層の表面に形成する誘電体、内部電極等の薄膜およ
び無機絶縁膜上の樹脂層の所定のパタ−ン形状を高精度
に形成できる薄膜コンデンサを提供することを目的とし
ている。
−ズ層の表面に形成する誘電体、内部電極等の薄膜およ
び無機絶縁膜上の樹脂層の所定のパタ−ン形状を高精度
に形成できる薄膜コンデンサを提供することを目的とし
ている。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明の薄膜コンデンサでは、セラミック基板1の一
主面の両端部には非グレーズ部8を設けると共に、この
非グレーズ部8を除くセラミック基板の一主面に、膜厚
が10μm〜25μmであり、かつ表面の平均中心線粗
さ(Ra)が0.01μm〜0.2μmである平坦領域
と、前記平坦領域の両端に前記平坦領域と一体に設けら
れた丘陵部とからなるグレーズ層2を形成した。
に本発明の薄膜コンデンサでは、セラミック基板1の一
主面の両端部には非グレーズ部8を設けると共に、この
非グレーズ部8を除くセラミック基板の一主面に、膜厚
が10μm〜25μmであり、かつ表面の平均中心線粗
さ(Ra)が0.01μm〜0.2μmである平坦領域
と、前記平坦領域の両端に前記平坦領域と一体に設けら
れた丘陵部とからなるグレーズ層2を形成した。
【0010】
【作用】したがって本発明によれば、グレ−ズ層の膜厚
を10〜25μmとすることにより、板状のマスクまた
はスクリ−ンマスクとグレ−ズ面との密着性が向上し、
またフォトレジストの解像度の劣化が少なくなるため、
誘電体、内部電極等の薄膜および無機絶縁膜上の樹脂層
の所定のパタ−ン形状を高精度に確保することが可能と
なる。その時のグレ−ズ表面のRaは0.01〜0.2
μmであれば薄膜誘電体の特性は十分満足できる。ま
た、セラミック基板の一主面の両端部には非グレーズ部
8を設けることにより、外部電極7が内部電極4aを介
してセラミック基板1に付着する強度を確保することが
できる。
を10〜25μmとすることにより、板状のマスクまた
はスクリ−ンマスクとグレ−ズ面との密着性が向上し、
またフォトレジストの解像度の劣化が少なくなるため、
誘電体、内部電極等の薄膜および無機絶縁膜上の樹脂層
の所定のパタ−ン形状を高精度に確保することが可能と
なる。その時のグレ−ズ表面のRaは0.01〜0.2
μmであれば薄膜誘電体の特性は十分満足できる。ま
た、セラミック基板の一主面の両端部には非グレーズ部
8を設けることにより、外部電極7が内部電極4aを介
してセラミック基板1に付着する強度を確保することが
できる。
【0011】
【実施例】以下、本発明の一実施例について図面を参照
にして説明する。図1は本発明による薄膜コンデンサの
構成を示すものであり、従来例と同一部分には同一番号
を付して説明を省略し、相違する点について説明する。
にして説明する。図1は本発明による薄膜コンデンサの
構成を示すものであり、従来例と同一部分には同一番号
を付して説明を省略し、相違する点について説明する。
【0012】本発明における薄膜コンデンサは、セラミ
ック基板1の上にグレ−ズ層2を設け、そのグレ−ズ層
2と非グレ−ズ部8に跨るように内部電極4aを形成
し、つぎに内部電極4aとグレ−ズ層2に跨るように有
機物質よりなる薄膜誘電体3を形成した後、薄膜誘電体
3の上に内部電極4aとは極性の異なる内部電極4bを
形成し、さらにその内部電極4bの上に薄膜誘電体3を
形成する。このような積層を繰返し、所定の数の積層を
終え、個々の薄膜コンデンサを形成させ、無機絶縁膜5
を封止膜として薄膜コンデンサの全面に形成し、さらに
その無機絶縁膜5の上から非グレ−ズ部8を残して樹脂
層6を形成し、つぎに樹脂層6を形成していない部分の
無機絶縁膜5をエッチング処理によって除去し、非グレ
−ズ部8を露出させる。その後個々の薄膜コンデンサを
炭酸ガスレ−ザ−によるスクライブラインを入れた後分
割して個片とし、内部電極積層部の端部が形成されてい
る非グレ−ズ部8を含むセラミック基板1の両端部に外
部電極7を形成して図1に示す薄膜コンデンサが完成す
る。
ック基板1の上にグレ−ズ層2を設け、そのグレ−ズ層
2と非グレ−ズ部8に跨るように内部電極4aを形成
し、つぎに内部電極4aとグレ−ズ層2に跨るように有
機物質よりなる薄膜誘電体3を形成した後、薄膜誘電体
3の上に内部電極4aとは極性の異なる内部電極4bを
形成し、さらにその内部電極4bの上に薄膜誘電体3を
形成する。このような積層を繰返し、所定の数の積層を
終え、個々の薄膜コンデンサを形成させ、無機絶縁膜5
を封止膜として薄膜コンデンサの全面に形成し、さらに
その無機絶縁膜5の上から非グレ−ズ部8を残して樹脂
層6を形成し、つぎに樹脂層6を形成していない部分の
無機絶縁膜5をエッチング処理によって除去し、非グレ
−ズ部8を露出させる。その後個々の薄膜コンデンサを
炭酸ガスレ−ザ−によるスクライブラインを入れた後分
割して個片とし、内部電極積層部の端部が形成されてい
る非グレ−ズ部8を含むセラミック基板1の両端部に外
部電極7を形成して図1に示す薄膜コンデンサが完成す
る。
【0013】以下、2種類の実施例と3種類の比較例を
図面を参照しながらさらに詳しく説明する。
図面を参照しながらさらに詳しく説明する。
【0014】(実施例1)セラミック基板1上に図1に
示す構成により薄膜コンデンサを形成した。グレ−ズ層
2の膜厚は25μm、グレ−ズ表面のRaは0.05μ
mとし、内部電極4a,4bはアルミニウムを500Å
の厚さでEB蒸着(エレクトロンビ−ム蒸発源による蒸
着)し、有機物質よりなる薄膜誘電体3としてポリユリ
アを2000Åの厚さで蒸着重合法によりそれぞれメタ
ルマスクを用いてパタ−ン形成した。無機絶縁膜5はプ
ラズマCVD法によるシリコン酸化窒化膜(SiON
膜)を2μmの厚さで形成し、樹脂層6は東京応化工業
(株)製ポジ型レジストOFPR−2を用いてフォトリ
ソグラフ法で形成した。
示す構成により薄膜コンデンサを形成した。グレ−ズ層
2の膜厚は25μm、グレ−ズ表面のRaは0.05μ
mとし、内部電極4a,4bはアルミニウムを500Å
の厚さでEB蒸着(エレクトロンビ−ム蒸発源による蒸
着)し、有機物質よりなる薄膜誘電体3としてポリユリ
アを2000Åの厚さで蒸着重合法によりそれぞれメタ
ルマスクを用いてパタ−ン形成した。無機絶縁膜5はプ
ラズマCVD法によるシリコン酸化窒化膜(SiON
膜)を2μmの厚さで形成し、樹脂層6は東京応化工業
(株)製ポジ型レジストOFPR−2を用いてフォトリ
ソグラフ法で形成した。
【0015】つぎにフッ酸(HF)とフッ化アンモニウ
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して実施例1
の薄膜コンデンサを完成した。
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して実施例1
の薄膜コンデンサを完成した。
【0016】(実施例2)セラミック基板1上に図1に
示す構成により薄膜コンデンサを形成した。グレ−ズ層
2の膜厚は10μm、グレ−ズ表面のRaは0.2μm
とし、内部電極4a,4bはアルミニウムを500Åの
厚さでEB蒸着し、薄膜誘電体3としてポリユリアを2
000Åの厚さで蒸着重合法によりそれぞれメタルマス
クを用いてパタ−ン形成した。無機絶縁膜5はプラズマ
CVD法によるSiON膜を2μmの厚さで形成し、樹
脂層6は(株)セイコ−アドバンス製スクリ−ン印刷用
樹脂1300番120ホワイトをスクリ−ン印刷法で形
成した。
示す構成により薄膜コンデンサを形成した。グレ−ズ層
2の膜厚は10μm、グレ−ズ表面のRaは0.2μm
とし、内部電極4a,4bはアルミニウムを500Åの
厚さでEB蒸着し、薄膜誘電体3としてポリユリアを2
000Åの厚さで蒸着重合法によりそれぞれメタルマス
クを用いてパタ−ン形成した。無機絶縁膜5はプラズマ
CVD法によるSiON膜を2μmの厚さで形成し、樹
脂層6は(株)セイコ−アドバンス製スクリ−ン印刷用
樹脂1300番120ホワイトをスクリ−ン印刷法で形
成した。
【0017】つぎにフッ酸(HF)とフッ化アンモニウ
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して実施例2
の薄膜コンデンサを完成した。
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して実施例2
の薄膜コンデンサを完成した。
【0018】(比較例1)セラミック基板1上に図3に
示す従来の形状のグレ−ズ層2を有する薄膜コンデンサ
を形成した。グレ−ズ層2の膜厚は50μm、グレ−ズ
表面のRaは0.005μmとし、内部電極4a,4b
はアルミニウムを500Åの厚さでEB蒸着し、薄膜誘
電体3としてはポリユリアを2000Åの厚さで蒸着重
合法によりそれぞれメタルマスクを用いてパタ−ン形成
した。無機絶縁膜5はプラズマCVD法によるSiON
膜を2μmの厚さで形成し、樹脂層6は東京応化工業
(株)製ポジ型レジストOFPR−2を用いてフォトリ
ソグラフ法で形成した。
示す従来の形状のグレ−ズ層2を有する薄膜コンデンサ
を形成した。グレ−ズ層2の膜厚は50μm、グレ−ズ
表面のRaは0.005μmとし、内部電極4a,4b
はアルミニウムを500Åの厚さでEB蒸着し、薄膜誘
電体3としてはポリユリアを2000Åの厚さで蒸着重
合法によりそれぞれメタルマスクを用いてパタ−ン形成
した。無機絶縁膜5はプラズマCVD法によるSiON
膜を2μmの厚さで形成し、樹脂層6は東京応化工業
(株)製ポジ型レジストOFPR−2を用いてフォトリ
ソグラフ法で形成した。
【0019】つぎにフッ酸(HF)とフッ化アンモニウ
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して比較例1
の薄膜コンデンサを完成した。
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して比較例1
の薄膜コンデンサを完成した。
【0020】(比較例2)セラミック基板1上に図3に
示す従来の形状のグレ−ズ層2を有する薄膜コンデンサ
を形成した。グレ−ズ層2の膜厚は50μm、グレ−ズ
表面のRaは0.01μmとし、内部電極4a,4bは
アルミニウムを500Åの厚さでEB蒸着し、薄膜誘電
体3としてポリユリアを2000Åの厚さで蒸着重合法
によりそれぞれメタルマスクを用いてパタ−ン形成し
た。無機絶縁膜5はプラズマCVD法によるSiON膜
を2μmの厚さで形成し、樹脂層6は(株)セイコ−ア
ドバンス製スクリ−ン印刷用樹脂1300番120ホワ
イトをスクリ−ン印刷法で形成した。
示す従来の形状のグレ−ズ層2を有する薄膜コンデンサ
を形成した。グレ−ズ層2の膜厚は50μm、グレ−ズ
表面のRaは0.01μmとし、内部電極4a,4bは
アルミニウムを500Åの厚さでEB蒸着し、薄膜誘電
体3としてポリユリアを2000Åの厚さで蒸着重合法
によりそれぞれメタルマスクを用いてパタ−ン形成し
た。無機絶縁膜5はプラズマCVD法によるSiON膜
を2μmの厚さで形成し、樹脂層6は(株)セイコ−ア
ドバンス製スクリ−ン印刷用樹脂1300番120ホワ
イトをスクリ−ン印刷法で形成した。
【0021】つぎにフッ酸(HF)とフッ化アンモニウ
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して比較例2
の薄膜コンデンサを完成した。
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して比較例2
の薄膜コンデンサを完成した。
【0022】(比較例3)セラミック基板1上に図1に
示す構成により薄膜コンデンサを形成した。グレ−ズ層
2の膜厚は5μm、グレ−ズ表面のRaは0.4μmと
し、内部電極4a、4bはアルミニウムを500Åの厚
さでEB蒸着し、薄膜誘電体3としてポリユリアを20
00Åの厚さで蒸着重合法によりそれぞれメタルマスク
を用いてパタ−ン形成した。無機絶縁膜5はプラズマC
VD法によるSiON膜を2μmの厚さで形成し、樹脂
層6は(株)セイコ−アドバンス製スクリ−ン印刷用樹
脂1300番120ホワイトをスクリ−ン印刷法で形成
した。
示す構成により薄膜コンデンサを形成した。グレ−ズ層
2の膜厚は5μm、グレ−ズ表面のRaは0.4μmと
し、内部電極4a、4bはアルミニウムを500Åの厚
さでEB蒸着し、薄膜誘電体3としてポリユリアを20
00Åの厚さで蒸着重合法によりそれぞれメタルマスク
を用いてパタ−ン形成した。無機絶縁膜5はプラズマC
VD法によるSiON膜を2μmの厚さで形成し、樹脂
層6は(株)セイコ−アドバンス製スクリ−ン印刷用樹
脂1300番120ホワイトをスクリ−ン印刷法で形成
した。
【0023】つぎにフッ酸(HF)とフッ化アンモニウ
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して比較例3
の薄膜コンデンサを完成した。
ム(NH4 F)を1:5の比率で混合したエッチング液
に浸漬し樹脂層6を形成していない部分のSiON膜を
除去し、その後炭酸ガスレ−ザ−によるスクライブライ
ンを入れ基板分割を行い外部電極7を形成して比較例3
の薄膜コンデンサを完成した。
【0024】上記実施例1、2による薄膜コンデンサの
特性と比較例1、2、3による薄膜コンデンサの特性を
(表1)に比較して示す。
特性と比較例1、2、3による薄膜コンデンサの特性を
(表1)に比較して示す。
【0025】
【表1】従来の約50μmの膜厚のグレ−ズ層2を用い
た比較例1、2は完成素子の約40%が信頼性不良を生
じ、また充放電試験によってtanδ値に異常を生じ
た。 信頼性不良の原因の1つは、メタルマスクとグレ
−ズ層2の面との密着が悪いためポリユリアよりなる薄
膜誘電体3がメタルマスクから漏れて成膜され、SiO
N膜よりなる無機絶縁膜5とのクリアランスが確保でき
なくなるためのSiON膜の封止の不完全性にある。も
う1つの原因はフォトレジストの解像度、あるいはスク
リ−ン印刷による樹脂形成精度の劣化によるレ−ザ−ス
クライブ部分への樹脂層6のはみ出により、レ−ザ−が
樹脂層6の上からSiON膜を叩き、SiON膜にクラ
ックが発生することにある。
た比較例1、2は完成素子の約40%が信頼性不良を生
じ、また充放電試験によってtanδ値に異常を生じ
た。 信頼性不良の原因の1つは、メタルマスクとグレ
−ズ層2の面との密着が悪いためポリユリアよりなる薄
膜誘電体3がメタルマスクから漏れて成膜され、SiO
N膜よりなる無機絶縁膜5とのクリアランスが確保でき
なくなるためのSiON膜の封止の不完全性にある。も
う1つの原因はフォトレジストの解像度、あるいはスク
リ−ン印刷による樹脂形成精度の劣化によるレ−ザ−ス
クライブ部分への樹脂層6のはみ出により、レ−ザ−が
樹脂層6の上からSiON膜を叩き、SiON膜にクラ
ックが発生することにある。
【0026】充放電試験によるtanδ値異常の原因
は、上記の樹脂層6の外部電極7側へのはみ出しによる
内部電極4a、4bと外部電極7との電気的接合の劣化
によるものである。
は、上記の樹脂層6の外部電極7側へのはみ出しによる
内部電極4a、4bと外部電極7との電気的接合の劣化
によるものである。
【0027】また、比較例3のように5μmの膜厚のグ
レ−ズ層2を用いるとRaが0.4μmとなる。このた
め全てのパタ−ン精度は良好となるが、ポリユリアの耐
電圧が劣化し、SiON膜の封止性が劣化するため、耐
電圧歩留が低下し、さらに信頼性も低下する。
レ−ズ層2を用いるとRaが0.4μmとなる。このた
め全てのパタ−ン精度は良好となるが、ポリユリアの耐
電圧が劣化し、SiON膜の封止性が劣化するため、耐
電圧歩留が低下し、さらに信頼性も低下する。
【0028】それに対し、実施例1、2は、グレ−ズ層
2の膜厚を10〜25μmとすることで完成素子はポリ
ユリアとSiON膜とのクリアランスを確保でき、また
フォトレジストの解像度の良化、あるいはスクリ−ン印
刷法による樹脂形成の高精度化が図れるため、樹脂層6
のはみ出しが無く、レ−ザ−部分が確保できるようにな
り、100%の信頼性を確保することができた。また内
部電極4a、4bと外部電極7との電気的接合も良好で
あり充放電試験によるtanδ値の変化はなかった。
また、Raは0.2μm迄は特性上問題はなかった。
2の膜厚を10〜25μmとすることで完成素子はポリ
ユリアとSiON膜とのクリアランスを確保でき、また
フォトレジストの解像度の良化、あるいはスクリ−ン印
刷法による樹脂形成の高精度化が図れるため、樹脂層6
のはみ出しが無く、レ−ザ−部分が確保できるようにな
り、100%の信頼性を確保することができた。また内
部電極4a、4bと外部電極7との電気的接合も良好で
あり充放電試験によるtanδ値の変化はなかった。
また、Raは0.2μm迄は特性上問題はなかった。
【0029】なお、本実施例では薄膜誘電体3としてポ
リユリアを用いたが、他の有機薄膜あるいは無機薄膜を
用いても同様の効果が得られる。また無機絶縁膜5とし
てプラズマCVD法によるSiONを用いたが、他の成
膜方法による封止性のよい材料でもよい。また樹脂層6
の樹脂は適応可能な他の樹脂材料でもよく、その形成方
法も本実施例ではフォトリソグラフ法、スクリ−ン印刷
法を用いたが、他の方法を用いてもよいことはいうまで
もない。さらに本発明では薄膜コンデンサについて述べ
たが、他の有機、無機、金属薄膜を用いた他の回路部品
についても同様のことが言える。
リユリアを用いたが、他の有機薄膜あるいは無機薄膜を
用いても同様の効果が得られる。また無機絶縁膜5とし
てプラズマCVD法によるSiONを用いたが、他の成
膜方法による封止性のよい材料でもよい。また樹脂層6
の樹脂は適応可能な他の樹脂材料でもよく、その形成方
法も本実施例ではフォトリソグラフ法、スクリ−ン印刷
法を用いたが、他の方法を用いてもよいことはいうまで
もない。さらに本発明では薄膜コンデンサについて述べ
たが、他の有機、無機、金属薄膜を用いた他の回路部品
についても同様のことが言える。
【0030】
【発明の効果】上記実施例から明らかなように、本発明
の薄膜コンデンサはグレ−ズ層の膜厚を10〜25μ
m、Raを0.01〜0.2μmとすることにより、グ
レ−ズ面と板状およびスクリ−ンマスクとの密着性が向
上し、またフォトレジストの解像度劣化が少なくなり、
所定のパタ−ン形状を高精度に確保することができ、優
れたコンデンサ特性を得ることができる。また、セラミ
ック基板の一主面の両端部には非グレーズ部8を設ける
ことにより、外部電極7が内部電極4aを介してセラミ
ック基板1に付着する強度を確保することができる。
の薄膜コンデンサはグレ−ズ層の膜厚を10〜25μ
m、Raを0.01〜0.2μmとすることにより、グ
レ−ズ面と板状およびスクリ−ンマスクとの密着性が向
上し、またフォトレジストの解像度劣化が少なくなり、
所定のパタ−ン形状を高精度に確保することができ、優
れたコンデンサ特性を得ることができる。また、セラミ
ック基板の一主面の両端部には非グレーズ部8を設ける
ことにより、外部電極7が内部電極4aを介してセラミ
ック基板1に付着する強度を確保することができる。
【図1】本発明の一実施例および従来の薄膜コンデンサ
の基本構成を示す断面図
の基本構成を示す断面図
【図2】従来の薄膜コンデンサにおけるグレ−ズ層の印
刷パタ−ンを示す斜視図。
刷パタ−ンを示す斜視図。
【図3】同薄膜コンデンサにおけるセラミック基板上の
グレ−ズ層の形状を示す部分断面図
グレ−ズ層の形状を示す部分断面図
1 セラミック基板 2 グレ−ズ層 3 薄膜誘電体 4a、4b 内部電極 5 無機絶縁膜 6 樹脂層 7 外部電極
Claims (1)
- 【請求項1】セラミック基板と、 膜厚が10μm〜25
μmであり、かつ表面の平均中心線粗さ(Ra)が0.
01μm〜0.2μmである平坦領域と、前記平坦領域
の両端に前記平坦領域と一体に設けられた丘陵部とから
なり、前記セラミック基板の一主面の両端部を除く領域
に設けられたグレーズ層と、 前記セラミック基板の一主面の両端部に設けられた非グ
レーズ部と、 前記グレ−ズ層上に薄膜誘電体を間に介在させて積層さ
れ各一端が前記グレ−ズ層を越えて前記セラミック基板
の両端部に一層毎交互に延長して配設された一対の内部
電極と、前記積層された一対の内部電極および薄膜誘電
体上に前記セラミック基板の両端部を除いて形成された
無機絶縁膜と、その無機絶縁膜上に形成された樹脂層
と、前記無機絶縁膜および前記樹脂層に被覆されていな
い前記内部電極の延長部分の前記セラミック基板の両端
部に形成された外部電極を有する薄膜コンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3285895A JP3042090B2 (ja) | 1991-10-31 | 1991-10-31 | 薄膜コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3285895A JP3042090B2 (ja) | 1991-10-31 | 1991-10-31 | 薄膜コンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05129149A JPH05129149A (ja) | 1993-05-25 |
JP3042090B2 true JP3042090B2 (ja) | 2000-05-15 |
Family
ID=17697414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3285895A Expired - Fee Related JP3042090B2 (ja) | 1991-10-31 | 1991-10-31 | 薄膜コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3042090B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4501077B2 (ja) | 2006-02-17 | 2010-07-14 | Tdk株式会社 | 薄膜デバイス |
JP4539870B2 (ja) | 2006-03-31 | 2010-09-08 | Tdk株式会社 | 薄膜デバイス |
JP4453711B2 (ja) | 2007-03-30 | 2010-04-21 | Tdk株式会社 | 薄膜部品及び製造方法 |
JP5065059B2 (ja) | 2008-01-08 | 2012-10-31 | オリンパス株式会社 | 顕微鏡 |
KR101522666B1 (ko) * | 2013-12-16 | 2015-05-26 | 한국과학기술연구원 | 적층세라믹캐패시터 및 그 제조방법 |
-
1991
- 1991-10-31 JP JP3285895A patent/JP3042090B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05129149A (ja) | 1993-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3106389B2 (ja) | 可変容量コンデンサ | |
US6961981B2 (en) | Method of producing a piezoelectric resonator | |
JP3042090B2 (ja) | 薄膜コンデンサ | |
JP3257542B2 (ja) | 薄膜コンデンサ | |
US7180155B2 (en) | Method for manufacturing thin-film multilayer electronic component and thin-film multilayer electronic component | |
JPH11283865A (ja) | チップ形薄膜キャパシターおよびその製造方法 | |
JP2985344B2 (ja) | 薄膜コンデンサの製造方法 | |
JP2002025854A (ja) | 薄膜キャパシタ素子 | |
JP3144034B2 (ja) | 多層薄膜コンデンサ | |
US6573638B1 (en) | Piezoelectric ceramic transformer and driving method therefor | |
KR100293182B1 (ko) | 칩형 박막 캐패시터 및 그 제조방법 | |
JPH028400Y2 (ja) | ||
JPH0945577A (ja) | 積層電子部品の製造方法 | |
JPH11145758A (ja) | 圧電素子およびその製造方法 | |
JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
JPS58102975A (ja) | 表示パネル用電極基板の製造方法 | |
JPS61154148A (ja) | 半導体装置の製造方法 | |
JPS628947B2 (ja) | ||
JPH02133952A (ja) | 半導体装置 | |
JPH0513267A (ja) | 積層コンデンサの製造方法 | |
JPH06302463A (ja) | チップ形シリコンコンデンサ | |
JPH06333978A (ja) | 基板構造及びその製造方法 | |
SU234525A1 (ru) | Способ создания изоляции соединений в интегральных системах | |
JPH0696999A (ja) | コンデンサおよびその製造方法 | |
JP2699389B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |