JPS58102975A - 表示パネル用電極基板の製造方法 - Google Patents
表示パネル用電極基板の製造方法Info
- Publication number
- JPS58102975A JPS58102975A JP56204076A JP20407681A JPS58102975A JP S58102975 A JPS58102975 A JP S58102975A JP 56204076 A JP56204076 A JP 56204076A JP 20407681 A JP20407681 A JP 20407681A JP S58102975 A JPS58102975 A JP S58102975A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- layer
- display panel
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はＥＬ（エレクトロルミネッセンスｌ［ＦＥＬと
称する）表示パネル等に好適な電極基板の製造方法の改
良に関するものである。
称する）表示パネル等に好適な電極基板の製造方法の改
良に関するものである。
（２） 技術の背景
近年、ＩＩＥＬ層を誘電体層でサンドイッチ状に挾んだ
、いわゆる二重絶縁層構造の薄膜ＥＬ表示パネルが開発
、寮用化されている。
、いわゆる二重絶縁層構造の薄膜ＥＬ表示パネルが開発
、寮用化されている。
（８） 従来技術と問題点
このようなＥＬ表示バネ〃の従来の製造方法について第
１図を用いて説明する。まずガラスのような透明な絶縁
基板ｌ上に所定パターンの線状の透明なインジウム編酸
化物（工Ｔｏ）からなる下部電極２を蒸着およびホトリ
ソグラフィ法によって多数平行に配設する１次にこのよ
うな下部電極上に酸化イツトリウム（Ｙ露０８）のよう
な第１の誘電体膜８を蒸着によって形成する０次にこの
上にマンガンを添加した硫化亜鉛（ＺｎＳ ＨＭｎ ）
よシなるＩＵＬ層番を蒸着によって形成する。ｌにこの
上に夕 Ｙ露Ｏｓのような第２の誘導体膜ｇを蒸着によって形成
したのちこの上にアルミニウム（Ａ４）よシなる上部電
極６を前記下部電極に対して直交に配列するように蒸着
およびホトリソグラフィ法にて形成する。そして下部電
ｆＭ２と上部電１１６との各交点部つまり対向領域で発
光セルを構成し、それら発光セルからの光を絶縁基板１
１１１より観察するようにしている。
１図を用いて説明する。まずガラスのような透明な絶縁
基板ｌ上に所定パターンの線状の透明なインジウム編酸
化物（工Ｔｏ）からなる下部電極２を蒸着およびホトリ
ソグラフィ法によって多数平行に配設する１次にこのよ
うな下部電極上に酸化イツトリウム（Ｙ露０８）のよう
な第１の誘電体膜８を蒸着によって形成する０次にこの
上にマンガンを添加した硫化亜鉛（ＺｎＳ ＨＭｎ ）
よシなるＩＵＬ層番を蒸着によって形成する。ｌにこの
上に夕 Ｙ露Ｏｓのような第２の誘導体膜ｇを蒸着によって形成
したのちこの上にアルミニウム（Ａ４）よシなる上部電
極６を前記下部電極に対して直交に配列するように蒸着
およびホトリソグラフィ法にて形成する。そして下部電
ｆＭ２と上部電１１６との各交点部つまり対向領域で発
光セルを構成し、それら発光セルからの光を絶縁基板１
１１１より観察するようにしている。
ところで前述し九誘電体ｇ３．５およびＦＪＬ層４の産
れそれの厚さは５０００人（オングストローム）程度と
極めて薄く、バターニングされ九下部電極上にこれら誘
電体膜８，５．ＥＬ層４．上部電極６を形成した状態を
拡大した場合の断面図は第２図のようになる。図で６は
上部電極で下部電極２との間に前述した誘電体膜８，６
および１ｌＴｈＬ層４が形成されているものとする。・
つまシ下部電極が所定のパターンに線状に形成されてい
るので、その上に形成される誘電体膜３．５およびＥＬ
層４はその下部電極２に沿った形で形成され、該下部電
極のエツジ部分Ａ上に形成される上記誘電体ｙＩＩ８．
５およびＥＬ層の厚さは、それ以外の部分に形成される
ものよυ薄く形成されるようになる。
れそれの厚さは５０００人（オングストローム）程度と
極めて薄く、バターニングされ九下部電極上にこれら誘
電体膜８，５．ＥＬ層４．上部電極６を形成した状態を
拡大した場合の断面図は第２図のようになる。図で６は
上部電極で下部電極２との間に前述した誘電体膜８，６
および１ｌＴｈＬ層４が形成されているものとする。・
つまシ下部電極が所定のパターンに線状に形成されてい
るので、その上に形成される誘電体膜３．５およびＥＬ
層４はその下部電極２に沿った形で形成され、該下部電
極のエツジ部分Ａ上に形成される上記誘電体ｙＩＩ８．
５およびＥＬ層の厚さは、それ以外の部分に形成される
ものよυ薄く形成されるようになる。
このような局部的に薄い誘電体膜を有するＥＬ表示パネ
ルの上部電極と下部電極間に電圧を印加してパネルを動
作させた場合、前記局部的に薄い誘電体膜が形成されて
いる箇所に電界が集中し、この部分で絶縁破壊を生じて
パネルが劣化するおそれが生ずる。またこのような問題
はＥＬ表示バパネの電極に限らず、外部電極形ガス放電
表示バネμのように多層膜構成を有する他の表示パネル
の電極基板においても同様に発生する関門である。
ルの上部電極と下部電極間に電圧を印加してパネルを動
作させた場合、前記局部的に薄い誘電体膜が形成されて
いる箇所に電界が集中し、この部分で絶縁破壊を生じて
パネルが劣化するおそれが生ずる。またこのような問題
はＥＬ表示バパネの電極に限らず、外部電極形ガス放電
表示バネμのように多層膜構成を有する他の表示パネル
の電極基板においても同様に発生する関門である。
（４）発明の目的
本発明は上述した欠点を除去し、前述した電極上に誘電
体層が局部的に薄く形成されないようにし、その部分で
電界の集中をなくした高信頼度の表示バネρ周電極基板
を得ることを目的とするものである。
体層が局部的に薄く形成されないようにし、その部分で
電界の集中をなくした高信頼度の表示バネρ周電極基板
を得ることを目的とするものである。
（５）発明の構成
かかる目的を達成するための本発明による電極基板の製
造方法は、絶縁基板上に電極となるべき導電体層を形成
したのち、該導電体層上に所定パターンのホトレジスト
膜を形成後、該バターニングせるホトレジスト膜をマス
クとして導電体層をエツチングして所定パターンの電極
を形成し、その後前記ホトレジスト膜面を含む基板上面
に絶縁膜を被着形成し、次いで前記ホトレジスト族を除
去することによシ当該しジヌト膜上の絶縁膜も除去して
バターニングされたｔ極の間に絶縁膜を埋設せしめるよ
うにしたことを特徴とするものである。
造方法は、絶縁基板上に電極となるべき導電体層を形成
したのち、該導電体層上に所定パターンのホトレジスト
膜を形成後、該バターニングせるホトレジスト膜をマス
クとして導電体層をエツチングして所定パターンの電極
を形成し、その後前記ホトレジスト膜面を含む基板上面
に絶縁膜を被着形成し、次いで前記ホトレジスト族を除
去することによシ当該しジヌト膜上の絶縁膜も除去して
バターニングされたｔ極の間に絶縁膜を埋設せしめるよ
うにしたことを特徴とするものである。
（６）発明の実施例
以下図面を用いて本発明の一実施例につき詳細に説明す
る。第３図より第７図までは本発明をＥＬ表示バパネに
適用した場合の製造方法の工程を示す断面図で第８図は
本発明の方法によって形成したＥＬ表示パネルの断面図
である。
る。第３図より第７図までは本発明をＥＬ表示バパネに
適用した場合の製造方法の工程を示す断面図で第８図は
本発明の方法によって形成したＥＬ表示パネルの断面図
である。
まず第８図に示すようにガラス基板のような透明な絶縁
基板ｌｌ上に１Ｔｏよシなる透明な導電体層１２を蒸着
によって形成する。
基板ｌｌ上に１Ｔｏよシなる透明な導電体層１２を蒸着
によって形成する。
その後該導電体層１２上にホトレジスト族を塗布したの
ち、ホトリソグラフィ法により該ホトレジスト族−を所
定のパターンに形成する。第４図の１３はこのようにし
て形成したホトレジスト族を示す・ その後第す図に示すように該バターニングし九ホトレジ
スト膜１８をマスクとして下部の導電体層を所定のパタ
ーンに塩酸（Ｈｏｌ）等を用いてエツチングして形成す
る。第６図の１２Ａはこのようにして形成された所定パ
ターンの下部電極である。
ち、ホトリソグラフィ法により該ホトレジスト族−を所
定のパターンに形成する。第４図の１３はこのようにし
て形成したホトレジスト族を示す・ その後第す図に示すように該バターニングし九ホトレジ
スト膜１８をマスクとして下部の導電体層を所定のパタ
ーンに塩酸（Ｈｏｌ）等を用いてエツチングして形成す
る。第６図の１２Ａはこのようにして形成された所定パ
ターンの下部電極である。
その後第６図に示すように該基板上全面に二酸化シリコ
ン（Ｓｉｎ！Ｉ）膜１４を蒸着によって形成し、前記バ
ターニングして形成されている下部電極１２Ａの間に埋
設するようにする０次いでバターニングされて形成され
ているホトレジスト膜１８をホトレジスト膜除去剤にて
除去するとともにいわゆるリフトオフ法によシその上の
５ｉｎｓ膜をも除去する。この状態を第７図に示す。こ
のようにすればバターニングされている線状の下部電極
１２Ａの間がＳｉｎ、の絶縁膜１４にて埋設され丸形と
なシ下部電極と基板との間に段差の部分がなくなる。
ン（Ｓｉｎ！Ｉ）膜１４を蒸着によって形成し、前記バ
ターニングして形成されている下部電極１２Ａの間に埋
設するようにする０次いでバターニングされて形成され
ているホトレジスト膜１８をホトレジスト膜除去剤にて
除去するとともにいわゆるリフトオフ法によシその上の
５ｉｎｓ膜をも除去する。この状態を第７図に示す。こ
のようにすればバターニングされている線状の下部電極
１２Ａの間がＳｉｎ、の絶縁膜１４にて埋設され丸形と
なシ下部電極と基板との間に段差の部分がなくなる。
以上のように下部電極面と基板面との間に段差を生じな
いようにしてから、その上にＹ、ＯＲよりなる第１の誘
電層１５および（ＺｎＳ ＩＭｎ ）よシなるＥＥＬ層
１６、ＹＩＩ０８よシなる第２の誘電層１７、およびＡ
ｌよシなる上部電極層１８を順次蒸着によって形成した
のち、該上部電極層１８を所定のパターンに下部電極と
直交するようにホトリソグラフィ法を用いて形成する。
いようにしてから、その上にＹ、ＯＲよりなる第１の誘
電層１５および（ＺｎＳ ＩＭｎ ）よシなるＥＥＬ層
１６、ＹＩＩ０８よシなる第２の誘電層１７、およびＡ
ｌよシなる上部電極層１８を順次蒸着によって形成した
のち、該上部電極層１８を所定のパターンに下部電極と
直交するようにホトリソグラフィ法を用いて形成する。
このようにすれば上部ｔｌｉが平坦な状態で形成され、
従来の方法によシ形成したＥＥＬ表示パネルのような下
部電極のエツジの部分で誘電体層が薄く形成されて、そ
の部分で絶縁破壊を生じるような不都合を生じなくなる
。
従来の方法によシ形成したＥＥＬ表示パネルのような下
部電極のエツジの部分で誘電体層が薄く形成されて、そ
の部分で絶縁破壊を生じるような不都合を生じなくなる
。
なお以上の実施例においては交流電圧で駆動する薄膜１
１ＧＬ表示パネルに例を用いて述べたが、絶縁基板の上
に下部電極が形成されその上にＥＬ層および上部電極が
誘電体膜を設けないで直接形成されているような直流電
圧で駆動するＥＬ表示パネルに対しても本発明は有益で
あり、その他ガス放電表示パネル等の電極基板にも適用
できる。また下部電極を埋設するのは５ｉｎＩＩの他に
ｙ、、ｏ３のような絶縁膜でもよいし、また下部電極の
表面より高く突出して埋設してもよい。
１ＧＬ表示パネルに例を用いて述べたが、絶縁基板の上
に下部電極が形成されその上にＥＬ層および上部電極が
誘電体膜を設けないで直接形成されているような直流電
圧で駆動するＥＬ表示パネルに対しても本発明は有益で
あり、その他ガス放電表示パネル等の電極基板にも適用
できる。また下部電極を埋設するのは５ｉｎＩＩの他に
ｙ、、ｏ３のような絶縁膜でもよいし、また下部電極の
表面より高く突出して埋設してもよい。
（７）発明の効果
以上述べたように本発明の表示パネル用電極基板の製造
方法によれば電極上に積層される膜面に段差を生じない
ので高信頼度の各種表示パネルが得られる利点を生じる
。
方法によれば電極上に積層される膜面に段差を生じない
ので高信頼度の各種表示パネルが得られる利点を生じる
。
第１図は従来の方法で製造したＥＬ表示パネルの断面図
、第２図は従来の方法で形成し九ＥＬ表示パネルの不具
合を示す図、第８図よシ第７図までは本発明をＥＬ表示
パネルに適用した場合の製造方法の一実施例の工程を示
す図、第８図は本発明の方法によシ形成したＫＬ表示パ
ネルの断面図である。 図において１．１１はガラス基板、１２は電極用導電体
層、２，１２Ａは下部電極、！３，５，１５゜１７は誘
電体層、４．１６はＥＬ層、６．１８は上部電極、１８
はホトレジスト膜、１４は５ｉｎｓ層、Ａはエツジの部
分を示す。 第１図 第２図 第３図 第５図 第６図 第７図 第８図
、第２図は従来の方法で形成し九ＥＬ表示パネルの不具
合を示す図、第８図よシ第７図までは本発明をＥＬ表示
パネルに適用した場合の製造方法の一実施例の工程を示
す図、第８図は本発明の方法によシ形成したＫＬ表示パ
ネルの断面図である。 図において１．１１はガラス基板、１２は電極用導電体
層、２，１２Ａは下部電極、！３，５，１５゜１７は誘
電体層、４．１６はＥＬ層、６．１８は上部電極、１８
はホトレジスト膜、１４は５ｉｎｓ層、Ａはエツジの部
分を示す。 第１図 第２図 第３図 第５図 第６図 第７図 第８図
Claims (1)
- 絶縁基板上に電極となるべき導電体層を形成したのち、
該導電体層上に所定パターンのホトレジスト膜を形成後
、該パターニングせるホトレジスト膜をマスクとして導
電体層をエツチングして所定パターンの電極を形成し、
その後前記ホトレジスト膜面を含む基板上面に絶縁膜を
被着形成し、次いで前記ホトレジスト膜を除去すること
によシ当該レジスト膜上の絶縁膜も除去してバヘーニン
グされた電極の間に絶縁膜を埋設せしめるようにしたこ
とを特徴とする表示パネル用電極基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204076A JPS58102975A (ja) | 1981-12-16 | 1981-12-16 | 表示パネル用電極基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204076A JPS58102975A (ja) | 1981-12-16 | 1981-12-16 | 表示パネル用電極基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58102975A true JPS58102975A (ja) | 1983-06-18 |
| JPH0317192B2 JPH0317192B2 (ja) | 1991-03-07 |
Family
ID=16484370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56204076A Granted JPS58102975A (ja) | 1981-12-16 | 1981-12-16 | 表示パネル用電極基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58102975A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6353892A (ja) * | 1986-08-22 | 1988-03-08 | クラリオン株式会社 | 電場発光素子 |
| JPH02162684A (ja) * | 1988-12-16 | 1990-06-22 | Komatsu Ltd | 薄膜ｅｌ素子とその製造方法 |
| WO1997046054A1 (fr) * | 1996-05-29 | 1997-12-04 | Idemitsu Kosan Co., Ltd. | Dispositif organique electroluminescent |
-
1981
- 1981-12-16 JP JP56204076A patent/JPS58102975A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6353892A (ja) * | 1986-08-22 | 1988-03-08 | クラリオン株式会社 | 電場発光素子 |
| JPH02162684A (ja) * | 1988-12-16 | 1990-06-22 | Komatsu Ltd | 薄膜ｅｌ素子とその製造方法 |
| WO1997046054A1 (fr) * | 1996-05-29 | 1997-12-04 | Idemitsu Kosan Co., Ltd. | Dispositif organique electroluminescent |
| US6280861B1 (en) | 1996-05-29 | 2001-08-28 | Idemitsu Kosan Co., Ltd. | Organic EL device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0317192B2 (ja) | 1991-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7304339B2 (en) | Passivation structure for ferroelectric thin-film devices | |
| GB2440635A (en) | Method of Manufacturing a Patterned Colour Conversion Layer, a Colour Conversion Filter and an Organic EL Display that Use the Colour Conversion Layer | |
| CN115915902A (zh) | 一种压电器件及其制备方法、面板、触觉再现装置 | |
| JPS5972745A (ja) | 半導体装置 | |
| JPS58102975A (ja) | 表示パネル用電極基板の製造方法 | |
| US4728581A (en) | Electroluminescent device and a method of making same | |
| JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
| JPH02177563A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH056318B2 (ja) | ||
| JPH05217673A (ja) | 薄膜ｅｌ素子の製造方法 | |
| KR100281274B1 (ko) | 트렌치 형성방법 | |
| KR100207381B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| KR920005391B1 (ko) | 전도물질 스페이서를 이용한 반도체 소자의 접속장치 제조방법 | |
| JPS62115123A (ja) | 表示素子用電極基板 | |
| KR0147995B1 (ko) | 박막 헤드의 패터닝 방법 | |
| JPH02295132A (ja) | 薄膜トランジスタの製造方法 | |
| KR0171142B1 (ko) | 광로 조절 장치의 콘택홀 배선 방법 | |
| KR100305643B1 (ko) | 반도체소자의소자분리산화막제조방법 | |
| KR0166039B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JPS62262890A (ja) | アクテイブマトリクス素子の製造方法 | |
| JPH01287624A (ja) | 画像表示装置の製造方法 | |
| JPH05315076A (ja) | 端面発光型ｅｌ素子のピクセル形成方法 | |
| JPH0534708A (ja) | 液晶表示装置の製造方法 |