JPH02177563A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH02177563A JPH02177563A JP63333822A JP33382288A JPH02177563A JP H02177563 A JPH02177563 A JP H02177563A JP 63333822 A JP63333822 A JP 63333822A JP 33382288 A JP33382288 A JP 33382288A JP H02177563 A JPH02177563 A JP H02177563A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- metal layer
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 230000000903 blocking effect Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims abstract description 5
- 238000002048 anodisation reaction Methods 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 10
- 238000007743 anodising Methods 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 102000003816 Interleukin-13 Human genes 0.000 description 1
- 108090000176 Interleukin-13 Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、例えば液晶テレビの液晶表示装置等にスイッ
チング素子として使用される薄膜トランジスタ及びその
製造方法に関する。
チング素子として使用される薄膜トランジスタ及びその
製造方法に関する。
近年、液晶テレビ等に使用される液晶表示装置としては
、高コントラスト及び高時分割駆動が要求されるために
、アクティブマトリクス型を用いることが提案されてい
る。このアクティブマトリクス型の液晶表示装置は、画
素となる透明電極及びこの透明電極に接続されたスイッ
チング素子をマトリクス状に複数配列した基板と、この
基板に配列された複数の透明電極に対向する他方の透明
電極を設けた対向基板と、これらの基板間に封入された
液晶とを備えている。そして、上記のスイッチング素子
として、薄膜トランジスタを用いることが提案されてい
るゆ 〔従来の技術〕 上述したような従来の薄膜トランジスタには、半導体層
のチャネル領域に外部から光が入射するのを防止するた
めの遮光構造を備えたものがある。
、高コントラスト及び高時分割駆動が要求されるために
、アクティブマトリクス型を用いることが提案されてい
る。このアクティブマトリクス型の液晶表示装置は、画
素となる透明電極及びこの透明電極に接続されたスイッ
チング素子をマトリクス状に複数配列した基板と、この
基板に配列された複数の透明電極に対向する他方の透明
電極を設けた対向基板と、これらの基板間に封入された
液晶とを備えている。そして、上記のスイッチング素子
として、薄膜トランジスタを用いることが提案されてい
るゆ 〔従来の技術〕 上述したような従来の薄膜トランジスタには、半導体層
のチャネル領域に外部から光が入射するのを防止するた
めの遮光構造を備えたものがある。
その断面構成を第２図に示す。
同図において、絶縁性基板１上に設けられたゲート電極
２上を覆ってゲート絶縁層３が形成され、更にその上に
はａ−５ｉ（アモルファスシリコン）半導体層４が形成
されている。そして、こめ半導体層４のチャネル領域上
には、これを保護するための絶縁層であるブロッキング
層５が形成され、このブロッキング層５上から半導体層
４上へかけて、オーミックコンタクト用のｎ”−ａ−３
ｉ層６並びにソース及びドレイン電極７．８が形成され
ている。以上の構成により、薄膜トランジスタが形成さ
れている。
２上を覆ってゲート絶縁層３が形成され、更にその上に
はａ−５ｉ（アモルファスシリコン）半導体層４が形成
されている。そして、こめ半導体層４のチャネル領域上
には、これを保護するための絶縁層であるブロッキング
層５が形成され、このブロッキング層５上から半導体層
４上へかけて、オーミックコンタクト用のｎ”−ａ−３
ｉ層６並びにソース及びドレイン電極７．８が形成され
ている。以上の構成により、薄膜トランジスタが形成さ
れている。
そして、半導体層４のチャネル領域に外部から光が入射
するのを防止するため、半導体層４とソース及びドレイ
ン電極７．８の上に絶縁層９を形成し、この絶縁層９上
の前記チャネル領域の対向する位置に遮光用の金属１ｉ
１０を形成する。
するのを防止するため、半導体層４とソース及びドレイ
ン電極７．８の上に絶縁層９を形成し、この絶縁層９上
の前記チャネル領域の対向する位置に遮光用の金属１ｉ
１０を形成する。
上述したような遮光構造を有する従来の薄膜トランジス
タでは、薄膜トランジスタを形成した後に、更に遮光構
造を得るための絶縁層９及び金属層１０を形成する工程
を付加しなければならず、全体の製造工程数が大きく増
加してしまうという問題点がある。
タでは、薄膜トランジスタを形成した後に、更に遮光構
造を得るための絶縁層９及び金属層１０を形成する工程
を付加しなければならず、全体の製造工程数が大きく増
加してしまうという問題点がある。
しかも、絶縁層９をソース及びドレイン電極７．８の厚
さ以上に形成する必要があるため、これに伴って素子全
体の厚さが増してしまうといった問題点もある。
さ以上に形成する必要があるため、これに伴って素子全
体の厚さが増してしまうといった問題点もある。
本発明は、上記従来の問題点に鑑みてなされたものであ
り、その目的は、上述したような付加的な工程を経ずに
遮光構造を得ることができ、しかも素子全体を薄く維持
することのできる薄膜トランジスタ及びその製造方法を
提供することにある。
り、その目的は、上述したような付加的な工程を経ずに
遮光構造を得ることができ、しかも素子全体を薄く維持
することのできる薄膜トランジスタ及びその製造方法を
提供することにある。
本発明は、上記目的を達成するため、不透明な金属層を
絶縁層で挟み込んでなる多層構造をブロッキング層とし
て設けることにより、ブロッキング層自体に遮光機能を
持たせ、それと共に、上記金属層の少なくともソース及
びドレイン電極に接触する部分を酸化させて絶縁性を持
たせたことを特徴とする。
絶縁層で挟み込んでなる多層構造をブロッキング層とし
て設けることにより、ブロッキング層自体に遮光機能を
持たせ、それと共に、上記金属層の少なくともソース及
びドレイン電極に接触する部分を酸化させて絶縁性を持
たせたことを特徴とする。
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第り図は、本発明の薄膜トランジスタの製造方法の一実
施例を示す製造工程図である。
施例を示す製造工程図である。
まず第１図（ａ）に示すように、例えばガラスや石英等
の絶縁性基板１の上面に、ゲート電極となるＣｒ（クロ
ム）等の金属材料をスパッタリングや真空蒸着等により
堆積した後、これをフォトリソグラフィ法−を用いてパ
ターニングすることに°よりゲート電極２を形成する。
の絶縁性基板１の上面に、ゲート電極となるＣｒ（クロ
ム）等の金属材料をスパッタリングや真空蒸着等により
堆積した後、これをフォトリソグラフィ法−を用いてパ
ターニングすることに°よりゲート電極２を形成する。
続いて、ゲート電極２上を含む全面に５ｉＮ（窒化シリ
コン）等のゲート絶縁膜３をプラズマＣＶＤ法等により
堆積させる。
コン）等のゲート絶縁膜３をプラズマＣＶＤ法等により
堆積させる。
次に、同様にプラズマＣＶＤ法等により、ａ −３ｉ半
導体層４と、５ｉＮ（窒化シリコン）等の第１の絶縁層
１１とを順次堆積させ、続いて、その上にＴａ（タンタ
ル）やＡＩ！、（アルミニウム）等の不透明な金属層１
２をスパッタリングや真空蒸着等により堆積し、更にそ
の上にＳｉＮ等の第２の絶縁１ｉ１３をプラズマＣＶＤ
法等により堆積させる。その後、上記第１の絶縁層１１
、金属層１２、及び第２の絶縁層１３をフォトリソグラ
フィ法を用いて一括にパターニングすることにより、ａ
−３ｉ半導体層４のチャネル領域上に、金属層１２を第
１、第２の絶縁層ＩＬ１３でサンドイッチした構造のブ
ロッキングＪｉｉ１４を形成する。
導体層４と、５ｉＮ（窒化シリコン）等の第１の絶縁層
１１とを順次堆積させ、続いて、その上にＴａ（タンタ
ル）やＡＩ！、（アルミニウム）等の不透明な金属層１
２をスパッタリングや真空蒸着等により堆積し、更にそ
の上にＳｉＮ等の第２の絶縁１ｉ１３をプラズマＣＶＤ
法等により堆積させる。その後、上記第１の絶縁層１１
、金属層１２、及び第２の絶縁層１３をフォトリソグラ
フィ法を用いて一括にパターニングすることにより、ａ
−３ｉ半導体層４のチャネル領域上に、金属層１２を第
１、第２の絶縁層ＩＬ１３でサンドイッチした構造のブ
ロッキングＪｉｉ１４を形成する。
そして更に、このブロッキング層１４の下のａ −３ｉ
層４をパターニングすることにより、デバイスエリアを
形成する。
層４をパターニングすることにより、デバイスエリアを
形成する。
なお、上記ブロッキング層１４を形成する際のパターニ
ングは、例えばバッファフッ酸をエツチング溶液として
用いたウェットエツチングを利用すれば、上記の多層膜
（１１，１２，１３）を−括にエツチングすることがで
きる。又は、第２の絶縁層１３に対してだけドライエツ
チングを施し、その下の金属層１２及び第１の絶縁層１
１に対しては一括にウェットエツチングを施すようにし
てもよい。
ングは、例えばバッファフッ酸をエツチング溶液として
用いたウェットエツチングを利用すれば、上記の多層膜
（１１，１２，１３）を−括にエツチングすることがで
きる。又は、第２の絶縁層１３に対してだけドライエツ
チングを施し、その下の金属層１２及び第１の絶縁層１
１に対しては一括にウェットエツチングを施すようにし
てもよい。
次に、上記金属ＩＪ１２の周辺部分に陽極酸化を施すこ
とにより、酸化層１５を形成する。すなわち、第２図ら
）に示すようにシュウ酸等の溶液１６の中に、第１図（
ａ）に示す素子全体を浸漬させ、この状態で金属層１２
の露出部分に陽極（＋）側の電極１７を接続すると共に
、溶液１６の中に陰極（−）側の電極１８を入れ、これ
らの電極間に電界をかける。すると、陽極側に接続され
た金属層１２の溶液１６と接触している部分が、表面か
ら内側へ向かって徐々に酸化されていき、その酸化され
た部分が酸化ＦＪ１５として残る。なお、この陽極酸化
は、その後の工程で形成されるソース及びドレイン電極
間に金属層１２を介して電流が流れるのを防止できるだ
けの絶縁性を酸化層１５が有する程度まで行えば十分で
ある。
とにより、酸化層１５を形成する。すなわち、第２図ら
）に示すようにシュウ酸等の溶液１６の中に、第１図（
ａ）に示す素子全体を浸漬させ、この状態で金属層１２
の露出部分に陽極（＋）側の電極１７を接続すると共に
、溶液１６の中に陰極（−）側の電極１８を入れ、これ
らの電極間に電界をかける。すると、陽極側に接続され
た金属層１２の溶液１６と接触している部分が、表面か
ら内側へ向かって徐々に酸化されていき、その酸化され
た部分が酸化ＦＪ１５として残る。なお、この陽極酸化
は、その後の工程で形成されるソース及びドレイン電極
間に金属層１２を介して電流が流れるのを防止できるだ
けの絶縁性を酸化層１５が有する程度まで行えば十分で
ある。
その後、第１図（Ｃ）に示すように、上記酸化層１５の
形成されたブロッキング層１４上を含むａ−３ｉ半導体
１’ｉ４上の全面に、オーミックコンタクト用のｎ”−
ａ−３ｉ層６をプラズマＣＶＤ法等により堆積し、続い
てその上に、ソース及びドレイン電極となるＣｒ等の金
属材料をスパッタリングや真空蒸着等により堆積する。
形成されたブロッキング層１４上を含むａ−３ｉ半導体
１’ｉ４上の全面に、オーミックコンタクト用のｎ”−
ａ−３ｉ層６をプラズマＣＶＤ法等により堆積し、続い
てその上に、ソース及びドレイン電極となるＣｒ等の金
属材料をスパッタリングや真空蒸着等により堆積する。
その後、フォトリソグラフィ法により上記の金属材料及
びｎ゛ａ−３ｉｉＪ６を一括にパターニングすることに
より、ブロッキング層１４上からａ−３ｉ層４上へかけ
てソース電極７及びドレイン電極８を形成する。この際
、ブロッキング層１４は、上記金属材料の堆積の時にａ
−３ｉ層４への損傷を防止すると共に、その後のパター
ニングの時に施されるエツチングがａ−３ｉ半導体層４
へ及ばないようにする働きをする。
びｎ゛ａ−３ｉｉＪ６を一括にパターニングすることに
より、ブロッキング層１４上からａ−３ｉ層４上へかけ
てソース電極７及びドレイン電極８を形成する。この際
、ブロッキング層１４は、上記金属材料の堆積の時にａ
−３ｉ層４への損傷を防止すると共に、その後のパター
ニングの時に施されるエツチングがａ−３ｉ半導体層４
へ及ばないようにする働きをする。
以上の工程で得られた薄膜トランジスタは、そのブロッ
キング層１４が第１の絶縁層１１、不透明な金属層１２
、及び第２の絶縁層１３からなる多層構造となっている
ため、製造工程におけるａＳｉ半導体層４へのダメージ
を防止する従来のブロッキング層としての作用の他に、
ａ−３ｉ半導体層４のチャネル領域に外部から光が入射
するのを金属層１２で阻止する遮光作用を有している。
キング層１４が第１の絶縁層１１、不透明な金属層１２
、及び第２の絶縁層１３からなる多層構造となっている
ため、製造工程におけるａＳｉ半導体層４へのダメージ
を防止する従来のブロッキング層としての作用の他に、
ａ−３ｉ半導体層４のチャネル領域に外部から光が入射
するのを金属層１２で阻止する遮光作用を有している。
しかも、金属Ｎ１２の少なくともソース及びドレイン電
極７．８と接触する部分が酸化層１５となっているので
、ソース電極７とドレイン電極８とが金属Ｎ１２を介し
て短絡するようなことはない。
極７．８と接触する部分が酸化層１５となっているので
、ソース電極７とドレイン電極８とが金属Ｎ１２を介し
て短絡するようなことはない。
従って、本実施例では、上記のようにブロッキング層１
４自体に遮光機能を持たせることができるので、第２図
に示したような従来の絶縁Ｎ９及び金属層１０からなる
遮光構造を付加する必要がなくなり、そのための製造工
程を削減することができる。更に、従来のような厚い絶
縁層９が存在しないため、素子全体の厚さを薄く維持す
ることができる。
４自体に遮光機能を持たせることができるので、第２図
に示したような従来の絶縁Ｎ９及び金属層１０からなる
遮光構造を付加する必要がなくなり、そのための製造工
程を削減することができる。更に、従来のような厚い絶
縁層９が存在しないため、素子全体の厚さを薄く維持す
ることができる。
なお、上記実施例では半導体層としてａ−３ｉ半導体層
を用いたが、半導体薄膜としての特性が良好なものであ
れば、その他の半導体材料を用いてもよいことは勿論で
ある。
を用いたが、半導体薄膜としての特性が良好なものであ
れば、その他の半導体材料を用いてもよいことは勿論で
ある。
また、ブロッキング層を構成する絶縁層も、上述したよ
うなＳ ｉＮ膜に限定されることはない。
うなＳ ｉＮ膜に限定されることはない。
同様に、ブロッキング層を構成する金属層も、陽極酸化
の可能な不透明な金属であればよく、上述したＴａやＡ
Ｑに限定されることはない。
の可能な不透明な金属であればよく、上述したＴａやＡ
Ｑに限定されることはない。
以上説明したように、本発明によれば、ブロッキング層
自体に遮光機能を持たせたことにより、従来のような遮
光構造を新たに設けるための付加的な製造工程をそっく
り削減することができる。
自体に遮光機能を持たせたことにより、従来のような遮
光構造を新たに設けるための付加的な製造工程をそっく
り削減することができる。
しかも、従来の遮光構造に必要だった厚い絶縁層をなく
すことができるので、素子全体を薄く維持することがで
きる。
すことができるので、素子全体を薄く維持することがで
きる。
第１図は本発明の薄膜トランジスタの製造方法の一実施
例を示す製造工程図、 第２図は従来の遮光構造付き薄膜トランジスタの断面図
である。 １・・・絶縁性基板、 ２・・・ゲート電極、 ３・・・ゲート絶縁層、 ４・・・ａ−３ｉ半導体層、 ６・・・ｎ’−ａ−３ｉ層、 ７・・・ソース電極、 ８・・・ドレイン電極、 １１・・・第１の絶縁層、 １２・・・金属層、 １３・・・第２の絶縁層、 １４・・・ブロッキング層、 １５・・・酸化層。
例を示す製造工程図、 第２図は従来の遮光構造付き薄膜トランジスタの断面図
である。 １・・・絶縁性基板、 ２・・・ゲート電極、 ３・・・ゲート絶縁層、 ４・・・ａ−３ｉ半導体層、 ６・・・ｎ’−ａ−３ｉ層、 ７・・・ソース電極、 ８・・・ドレイン電極、 １１・・・第１の絶縁層、 １２・・・金属層、 １３・・・第２の絶縁層、 １４・・・ブロッキング層、 １５・・・酸化層。
Claims (2)
- （１）絶縁性基板上にゲート電極、ゲート絶縁膜、半導
体層、ブロッキング層、ソース及びドレイン電極を順次
積層した薄膜トランジスタにおいて、前記ブロッキング
層を、不透明な金属層の上下面を絶縁層で挟み込んだ多
層構造とすると共に、該金属層の少なくとも前記ソース
及びドレイン電極と接触する部分を陽極酸化による絶縁
層としたことを特徴とする薄膜トランジスタ。 - （２）絶縁性基板上にゲート電極を形成し、その上をゲ
ート絶縁層で覆った後、該ゲート絶縁層上に半導体層を
形成する工程と、 該半導体層のチャネル領域上に、ブロッキング層として
、不透明な金属層の上下面を絶縁層で挟み込んでなる多
層構造のブロッキング層を形成する工程と、 前記金属層の周辺部分のうち、少なくともソース及びド
レイン電極と接触する部分を陽極酸化する工程と、 前記多層構造からなるブロッキング層上から前記半導体
層上にかけてソース及びドレイン電極を形成する工程と
を備えたことを特徴とする薄膜トランジスタの製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33382288A JP2503615B2 (ja) | 1988-12-28 | 1988-12-28 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33382288A JP2503615B2 (ja) | 1988-12-28 | 1988-12-28 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177563A true JPH02177563A (ja) | 1990-07-10 |
| JP2503615B2 JP2503615B2 (ja) | 1996-06-05 |
Family
ID=18270335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33382288A Expired - Lifetime JP2503615B2 (ja) | 1988-12-28 | 1988-12-28 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2503615B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011075946A (ja) * | 2009-09-30 | 2011-04-14 | Casio Computer Co Ltd | トランジスタ、表示装置、電子機器及びトランジスタの製造方法 |
| JP2011135086A (ja) * | 2009-12-23 | 2011-07-07 | Samsung Electronics Co Ltd | 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板 |
| JP2011155263A (ja) * | 2010-01-26 | 2011-08-11 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6387844B1 (en) | 1994-10-31 | 2002-05-14 | Akira Fujishima | Titanium dioxide photocatalyst |
| JP4430194B2 (ja) | 1999-05-31 | 2010-03-10 | 日本板硝子株式会社 | 透明積層体およびこれを用いたガラス物品 |
| JP2001060708A (ja) | 1999-06-18 | 2001-03-06 | Nippon Sheet Glass Co Ltd | 透明積層体およびこれを用いたガラス物品 |
| JP4229606B2 (ja) | 2000-11-21 | 2009-02-25 | 日本板硝子株式会社 | 光電変換装置用基体およびそれを備えた光電変換装置 |
| KR101243995B1 (ko) | 2008-10-29 | 2013-03-15 | 가부시키가이샤 아루박 | 태양 전지의 제조 방법, 에칭 장치 및 ｃｖｄ장치 |
-
1988
- 1988-12-28 JP JP33382288A patent/JP2503615B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011075946A (ja) * | 2009-09-30 | 2011-04-14 | Casio Computer Co Ltd | トランジスタ、表示装置、電子機器及びトランジスタの製造方法 |
| CN102110715A (zh) * | 2009-09-30 | 2011-06-29 | 卡西欧计算机株式会社 | 晶体管、显示装置、电子设备和晶体管的制造方法 |
| US8653569B2 (en) | 2009-09-30 | 2014-02-18 | Casio Computer Co., Ltd. | Transistor, display device, electronic device, manufacturing method of transistor, and manufacturing method of display device |
| TWI453917B (zh) * | 2009-09-30 | 2014-09-21 | Casio Computer Co Ltd | 顯示裝置、電子機器及顯示裝置之製造方法 |
| JP2011135086A (ja) * | 2009-12-23 | 2011-07-07 | Samsung Electronics Co Ltd | 薄膜トランジスタ、その製造方法、およびそれを利用した表示基板 |
| US9570621B2 (en) | 2009-12-23 | 2017-02-14 | Samsung Display Co., Ltd. | Display substrate, method of manufacturing the same |
| JP2011155263A (ja) * | 2010-01-26 | 2011-08-11 | Samsung Electronics Co Ltd | 薄膜トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2503615B2 (ja) | 1996-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100231936B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JPS60160173A (ja) | 薄膜トランジスタ | |
| JP2940689B2 (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH02177563A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100192370B1 (ko) | 액정표시장치의 제조방법 | |
| JPH02206132A (ja) | 薄膜トランジスタ | |
| KR19980016027A (ko) | 액정표시소자 및 그 제조방법 | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
| JPS61188967A (ja) | 薄膜トランジスタ | |
| JP2752983B2 (ja) | 液晶表示用薄膜トランジスタの製造方法 | |
| KR100302999B1 (ko) | 이중게이트를이용한박막트랜지스터 | |
| KR100236025B1 (ko) | 액정 표시장치 및 이의 제조방법 | |
| JPH06132536A (ja) | 薄膜トランジスタ | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JPH06308531A (ja) | 液晶表示装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP2000174280A (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
| KR100372305B1 (ko) | 액정표시장치의박막트랜지스터기판및그제조방법 | |
| JPH02113580A (ja) | 薄膜回路 | |
| JPH0933947A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3044771B2 (ja) | マトリクス基板及びその製造方法 | |
| KR0139347B1 (ko) | 양극산화를 이용한 액정디스플레이 제조방법 |