CN102110715A - 晶体管、显示装置、电子设备和晶体管的制造方法 - Google Patents

晶体管、显示装置、电子设备和晶体管的制造方法 Download PDF

Info

Publication number
CN102110715A
CN102110715A CN2010105497582A CN201010549758A CN102110715A CN 102110715 A CN102110715 A CN 102110715A CN 2010105497582 A CN2010105497582 A CN 2010105497582A CN 201010549758 A CN201010549758 A CN 201010549758A CN 102110715 A CN102110715 A CN 102110715A
Authority
CN
China
Prior art keywords
film
electrode
electric field
transistor
field shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105497582A
Other languages
English (en)
Other versions
CN102110715B (zh
Inventor
宫川达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soras Oled
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN102110715A publication Critical patent/CN102110715A/zh
Application granted granted Critical
Publication of CN102110715B publication Critical patent/CN102110715B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种降低特性的偏差的晶体管。在晶体管的BL绝缘膜(53)和BL绝缘膜(55)之间设置电场屏蔽电极(54)，阻挡膜(58)由该三层构成。该电场屏蔽电极(54)屏蔽漏极电极(T1d)、源极电极(T1s)和n+-Si膜(56)的电场。为此，在各驱动晶体管中，即使漏极电极(T1d)、源极电极(T1s)和n+-Si膜(56)的对准错位发生了偏差，并且在与i-Si膜(52)重叠的部分变大的情况下，该部分的电场也被电场屏蔽电极(54)屏蔽，从而减小了特性的偏差。

Description

晶体管、显示装置、电子设备和晶体管的制造方法
技术领域
本发明涉及晶体管、显示装置、电子设备和晶体管的制造方法。
背景技术
近年来，作为继液晶显示装置(LCD)的下一代显示装置，正在进行具备将有机电致发光元件(以下简称为“有机EL元件”)等自发光元件二维排列的发光元件型的显示面板的显示装置的研究开发(参见专利文献1日本公开特许公报日本特开平08-330600号公报)。
有机EL元件具备阳极电极、阴极电极和在这一对电极之间形成的、具有例如发光层、空穴注入层等的有机EL层(发光功能层)。有机EL元件是利用通过在发光层中空穴和电子的复合而产生的能量来进行发光的。
在显示装置中，具备用于驱动这种有机EL元件的多个n沟道型FET(Field Effect Transistor：场效应晶体管)。
但是，在这种晶体管中，存在发生源极电极、漏极电极等的对准错位的情况。
图13A、图13B是表示相关晶体管的剖视图，晶体管由衬底81、栅极电极82、栅极绝缘膜83、i-Si膜84、BL(阻挡层)绝缘膜85、n+-Si膜86、漏极侧SD(漏极、源极)电极87d、源极侧SD电极87s和外覆(overcoat)绝缘膜88构成。
图13A是表示以栅极电极82为中心、SD电极87d、87s偏重于漏极侧地层叠在BL绝缘膜85上的情况。即，表示Ls1＜Ld1的情况(Ls1是SD电极87s和BL绝缘膜85重叠的长度，Ld1是SD电极87d和BL绝缘膜85重叠的长度)。
图13B是表示以栅极电极82为中心、SD电极87d、87s偏重于源极侧地层叠在BL绝缘膜85上的情况。即，表示Ls2＞Ld2的情况(Ls2是SD电极87s和BL绝缘膜85重叠的长度，Ld2是SD电极87d和BL绝缘膜85重叠的长度)。
在向源极电极施加源极电位Vs＝0V、向漏极电极施加漏极电位Vd＝10V、向栅极电极施加图14A、图14B所示的栅极-源极间电压Vg的情况下，在图13A所示的情况以及图13B所示的情况下，特性会发生偏差。此外，在图14A和图14B中，漏极电流Id的标度(scale)不同。
如该图14A、图14B所示，这种特性偏差会特别地对导通电流带来影响。当该导通电流发生偏差时也会影响有机EL元件的光量。
发明内容
本发明是鉴于这种现有的问题而完成的，目的是提供一种可以降低特性偏差的晶体管、显示装置、电子设备和晶体管的制造方法。
为了达到这个目的，本发明的第一观点的晶体管具备：在衬底上形成的半导体膜；在前述半导体膜上形成、并从前述衬底侧具有第一绝缘膜、电场屏蔽膜、第二绝缘膜这三层的阻挡膜；以及在前述阻挡膜上对置形成的漏极电极和源极电极，前述电场屏蔽膜形成为隔着前述第二绝缘膜至少与前述漏极电极的一部分在层方向上重叠。
也可以是：前述电场屏蔽膜形成为前述漏极电极和前述源极电极与前述电场屏蔽膜分别在层方向上重叠。
也可以是：在前述电场屏蔽膜与前述漏极电极和前述源极电极各自之间，形成有杂质半导体膜，该杂质半导体膜与前述漏极电极和前述源极电极以及前述半导体膜电连接，前述电场屏蔽膜屏蔽由前述漏极电极和前述源极电极与前述杂质半导体膜形成的电场。
也可以是：前述电场屏蔽膜是由具备透光性的导电材料形成的。
也可以是：前述电场屏蔽膜被设定成预先设定的范围内的电压。
此外，还具备栅极电极，前述电场屏蔽膜与前述栅极电极连接。
也可以是：前述第一绝缘膜、前述第二绝缘膜是由同一种材料形成的。
也可以是：显示元件具备：前述晶体管；和具备像素电极、对置电极、以及前述像素电极和前述对置电极之间所具备的发光层的发光元件，前述晶体管与前述像素电极连接。
也可以是：显示元件具备：具备像素电极、对置电极、以及前述像素电极和前述对置电极之间具备的发光层的发光元件；驱动前述发光元件的驱动晶体管；和选择前述发光元件的开关晶体管，前述驱动晶体管是前述晶体管。
也可以是：前述电场屏蔽膜是由与像素电极相同的材料形成的。
也可以是：电子设备具备前述显示装置。
为了达到这个目的，本发明第二观点的晶体管的制造方法具备：在衬底上形成的半导体膜上，形成具有第一绝缘膜、电场屏蔽膜、第二绝缘膜这三层的阻挡膜的工序；和在前述第二绝缘膜上形成导电膜，对形成的前述导电膜进行图案化使其隔着前述第二绝缘膜与前述电场屏蔽膜重叠来形成漏极电极和源极电极的工序。
也可以是：形成前述漏极电极和源极电极的工序，是在前述第二绝缘膜上形成与前述半导体膜进行电连接的接触膜之后形成前述漏极电极和源极电极的工序。
此外，也可以是：在形成前述阻挡膜的工序之前，具备在衬底上形成栅极电极的工序，在形成前述阻挡膜的工序中，连接前述电场屏蔽膜和栅极电极。
也可以是：显示装置的制造方法还具备：形成具备像素电极、对置电极以及前述像素电极和前述对置电极之间所具备的发光层的发光元件的工序，通过对成为前述像素电极的导电膜进行图案化，与形成前述阻挡膜的工序中的前述电场屏蔽膜一起，形成在前述发光元件的形成工序中的前述像素电极。
也可以是：在形成前述阻挡膜的工序中，在图案化形成前述第一绝缘膜之后，利用具备透光性的导电材料，一起图案化形成前述电场屏蔽膜和前述像素电极，最后图案化形成前述第二绝缘膜。
附图说明
尽管通过以下的详细说明和附图可以充分理解本发明，但这只是用于说明，并不限定本发明的范围。
图1是表示组装有本发明实施方式的显示装置的电子设备(数字照相机)的图。
图2是表示组装有采用涂覆装置而制造的显示装置的电子设备(计算机)的图。
图3是表示组装有采用涂覆装置而制造的显示装置的电子设备(移动电话)的图。
图4是表示显示装置的结构的图。
图5是表示图4所示的各像素电路的结构的电路图。
图6是发光像素的俯视图。
图7是图6所示的VIII-VIII线的剖视图。
图8是图7的A部所示的晶体管的剖视图。
图9是晶体管的电场屏蔽电极与栅极电极连接的发光像素的俯视图。
图10是表示图8所示的晶体管的制造方法的图(1)。
图11是表示图8所示的晶体管的制造方法的图(2)。
图12是说明喷嘴印刷(nozzle print)法的图。
图13是表示现有的晶体管的剖视图。
图14是表示图13所示的晶体管的特性的曲线图。
具体实施方式
下面参照附图说明具备本发明的实施方式的晶体管的显示装置、电子设备、以及晶体管的制造方法。
(实施方式1)
显示装置1组装在图1所示的数字照相机、图2所示的计算机以及图3所示的移动电话等电子设备中。
如图1A和图1B所示，数字照相机200具备透镜部201、操作部202、显示部203以及取景器(finder)204。该显示部203采用显示装置1。
图2所示的计算机210具备显示部211和操作部212，该显示部211采用显示装置1。
图3所示的移动电话220具备显示部221、操作部222、听筒223和话筒224，该显示部221采用显示装置1。
如图4所示，这种显示装置1包括TFT面板11、显示信号生成电路12、系统控制器13、选择驱动器14、电源驱动器15以及数据驱动器16。
TFT面板11具备多个像素电路11(i，j)(i＝1～m，j＝1～n，m、n是自然数)。
各像素电路11(i，j)分别是与图像的一个像素对应的显示像素，呈矩阵配置。如图5所示，各像素电路11(i，j)具备有机EL元件E、驱动晶体管T1、开关晶体管T2以及电容器Cs。这里，驱动晶体管T1、开关晶体管T2以及电容器Cs构成像素驱动电路DC。
有机EL元件E是利用通过在有机化合物中注入的电子和空穴复合而产生的激子而发光的现象进行发光的电流控制型发光元件(显示元件)，并以与供给的电流的电流值对应的亮度进行发光。
像素驱动电路DC中的驱动晶体管T1、开关晶体管T2都是由n沟道型FET构成的TFT(Thin Film Transistor：薄膜晶体管)。
驱动晶体管T1是有机EL元件E的驱动用晶体管，其漏极与阳极线La(j)连接，源极与有机EL元件E的阳极电极连接。
开关晶体管T2是发挥作为选择有机EL元件E的开关的功能的晶体管，其漏极与数据线Ld(i)连接，源极与驱动晶体管T1的栅极连接，栅极与选择线Ls(j)连接。
电容器Cs用于保持驱动晶体管T1的栅极-源极之间电压，并连接在驱动晶体管T1的栅极-源极之间。
此外，在红(R)、蓝(B)、绿(G)三色的情况下，显示装置1按照各种颜色的每一种都具备这种像素电路11(i，j)。
另外，像素电路11(i，j)也可以具备3个晶体管。
显示信号生成电路12被从外部供给例如复合视频信号、分量视频信号之类的视频信号Image，并从供给的视频信号Image获取亮度信号之类的显示数据Pic、同步信号Sync。显示信号生成电路12将获取的显示数据Pic和同步信号Sync供给到系统控制器13。
系统控制器13基于从显示信号生成电路12供给的显示数据Pic、同步信号Sync，控制显示数据Pic的校正处理、写入动作、发光动作。
显示数据Pic的校正处理是生成灰度(gradation)信号的处理，该灰度信号是基于各像素电路11(i，j)的驱动晶体管T1的阈值电压Vth、电流放大率β的值来对从显示信号生成电路12供给的显示数据Pic进行校正而得到的。
此外，写入动作是向各像素电路11(i，j)的电容器Cs写入与生成的灰度信号对应的电压的动作，发光动作是向有机EL元件E供给与电容器Cs保持的电压对应的电流来使有机EL元件E发光的动作。
系统控制器13为了进行这种控制而生成各种控制信号并供给到选择驱动器14、电源驱动器15和数据驱动器16，并且向数据驱动器16供给生成的灰度信号。
选择驱动器14是依次选择TFT面板11的行的驱动器，例如由移位寄存器构成。选择驱动器14分别通过选择线Ls(j)(j＝1～n)与各像素电路11(i，j)的驱动晶体管T1、开关晶体管T2的栅极连接。
选择驱动器14基于从系统控制器13供给的控制信号，依次向第一行像素电路11(1，1)～11(m，1)、...、第n行像素电路11(1，n)～11(m，n)输出高电平的选择信号Vselect(j)，由此依次选择TFT面板11的行。
电源驱动器15是向阳极线La(1)～La(n)分别输出电压VL或VH信号Vsource(1)～Vsource(n)的驱动器。
电压VL被设定成作为负电压或有机EL元件E的阴极电压的接地电位。电压VH是可使各像素电路11(i，j)的有机EL元件E发光的正电压，例如被设定成+15V。但是，该电压VL～VH在进行灰度控制的情况下不是固定电压，而是可变的。
电源驱动器15分别通过阳极线La(j)(j＝1～n)与各像素电路11(i，j)的驱动晶体管T1的漏极连接。
数据驱动器16是基于从系统控制器13供给的灰度信号而向各数据线Ld(1)～Ld(m)施加电压信号Sv(1)～Sv(m)的驱动器。
此外，在显示装置1中，不限于将多个发光元件作为一组像素而固定使用的结构，也可以采用在多个逻辑像素间共享一个发光元件的结构。
例如，一个发光元件用于构成五种逻辑像素。具体地，一个发光元件用作逻辑像素的中心，其余的用作以位于周边的像素为中心的逻辑像素的一部分。通过这样多次使用一个发光元件，相比于固定一组像素来发光的结构，能够提高分辨率。
下面参照图6、7说明显示装置1的像素电路11(i，j)的结构。
图6是显示装置1的像素电路11(i，j)的俯视图，图7是该显示装置1的像素电路11(i，j)的VIII-VIII的剖视图。该显示装置1具备像素电极(阳极电极)42、发光层45、对置电极(阴极电极)46。
在各发光像素的衬底31上形成有驱动晶体管T1的栅极电极T1g。在与各发光像素相邻的衬底31上，形成有沿着列方向延伸的数据线Ld(i)。此外，T1d、T1s分别是驱动晶体管T1的漏极电极、源极电极，T2g、T2d、T2s分别是开关晶体管T2的栅极电极、漏极电极和源极电极。
像素电极42是供给电流的电极，由具备透光性的导电材料例如ITO(Indium Tin Oxide：氧化铟锡)、ZnO等构成。各像素电极42通过层间绝缘膜47与相邻的其他发光像素的像素电极42绝缘。
层间绝缘膜47由绝缘性材料例如氮化硅膜形成，形成在像素电极42之间，对驱动晶体管T1、开关晶体管T2、选择线Ls(j)、阳极线La(j)进行绝缘保护。
在层间绝缘膜47上形成大致方形的开口部47a，通过该开口部47a划定发光像素的发光区域。并且，在层间绝缘膜47上的隔壁48上，在主扫描方向X上延伸的槽状开口部48a形成在多个发光像素的全部上。
隔壁48形成在层间绝缘膜47上，通过对绝缘材料例如聚酰亚胺等感光性树脂进行固化而成。隔壁48是按照使沿着主扫描方向X的多个发光像素的像素电极42统一地开口的方式而条状地形成。此外，隔壁48的平面形状不限于这种形状，也可以是按照各像素电极42的每一个而具有开口部的格子形状。
在该隔壁48的表面、层间绝缘膜47的表面上，可以施加疏液(撥液)处理。这里的疏液，表示排斥水系溶剂、有机溶剂的任何一种的性质。
发光层45是发光的层，形成在像素电极42上。发光层45通过在像素电极42和对置电极46之间施加电压来产生光。
发光层45由能够发荧光或磷光的公知高分子发光材料、例如聚对苯撑乙烯(polyparaphenylene vinylene)系、聚芴(polyfluorene)系等包含共轭双键聚合物的发光材料构成。
此外，显示装置1也可以具备空穴注入层。空穴注入层是向发光层45供给空穴的层，设置在像素电极42和发光层45之间。
空穴注入层由可进行空穴(hole)注入、输送的有机高分子系材料，例如作为导电性聚合物的聚乙撑二氧噻吩(PEDOT)和作为掺杂剂的聚苯乙烯磺酸(PSS)构成。
中间层是用于抑制空穴注入层的空穴注入性、在发光层45内使电子和空穴容易复合、使发光层45的发光效率提高的层，设置在空穴注入层和发光层45之间。
对置电极46是使电流从有机EL元件E流出的电极。有机EL元件E有底部发射型和顶部发射型，在两种类型中对置电极46的结构不同。
底部发射型的有机EL元件E是发光层45的光向图下方发出的类型，在底部发射型的情况下，对置电极46设置在发光层45侧，具有由下层和上层构成的层叠结构。下层由导电材料、例如Li、Mg、Ca、Ba等功函数低的材料构成，上层由Al等光反射性导电金属构成。
在本实施方式中，对置电极46由在多个发光像素上整体形成的单一电极层构成，施加作为例如接地电位的公共电压。
顶部发射型的有机EL元件E是发光层45的光向图上方发出的类型，在顶部发射型的情况下，对置电极46设置在发光层45侧，具有由透光性低功函数层和透光性导电层构成的透明层叠结构。
透光性低功函数层是10nm左右膜厚的极薄的层，该层由例如Li、Mg、Ca、Ba等功函数低的材料构成。透光性导电层是由ITO等构成的层，具有100nm～200nm左右的膜厚。
图7的A部表示驱动晶体管T1的剖面，如图8所示，该驱动晶体管T1由衬底31、栅极电极T1g、栅极绝缘膜51、i-Si膜52、阻挡膜58、n+-Si膜(杂质半导体膜)56、漏极电极T1d、源极电极T1s和外覆绝缘膜57构成，阻挡膜58由BL绝缘膜53、电场屏蔽电极54、BL绝缘膜55这三层构成。此外，图8所示的外覆绝缘膜57和图7所示的层间绝缘膜47是相同的，这里，作为外覆绝缘膜57进行说明。
本实施方式的驱动晶体管T1与以往的区别在于该阻挡膜58的结构，在于BL绝缘膜53和BL绝缘膜55之间形成电场屏蔽电极54。
该电场屏蔽电极54是为了屏蔽由其上方的漏极电极T1d、源极电极T1s和n+-Si膜56形成的电场而设置的电极，形成在图6的波浪线所示的区域中。
优选该电场屏蔽电极54使用具备透光性的导电材料，例如ITO、ZnO等。通过采用具备与像素电极42相同的透光性的导电材料作为电场屏蔽电极54的材料，能够通过与像素电极42相同的工艺形成。
而且，在之后的工序中，在漏极电极T1d、源极电极T1s使用Cr、Cr合金、Al、Al合金的情况下，尽管存在由于ITO的刻蚀液而导致漏极电极T1d、源极电极T1s溶解的可能性，但是由于之前对ITO进行图案化并用同一工艺形成电场屏蔽电极54和像素电极42，从而之后形成的漏极电极T1d、源极电极T1s材料不会暴露在刻蚀液中。
电场屏蔽电极54被设定成信号Vsource(1)～Vsource(n)的预先设定的电压VL～VH的范围内的电压。如图9所示，也可以将电场屏蔽电极54与栅极电极T1g连接而防止电场屏蔽电极54变为浮置电位。在不进行前述灰度控制的情况下，电场屏蔽电极54被设定成电压VL＝接地电位。
通过设置该电场屏蔽电极54，即使在各驱动晶体管T1中，漏极电极T1d、源极电极T1s以及n+-Si膜56的对准错位发生偏差，与i-Si膜52重叠的部分变大的情况下，该部分的电场也由电场屏蔽电极54屏蔽。由此，特性的偏差变小。此外，图6所示的开关晶体管T2也具有同样的结构。
下面说明该驱动晶体管T1的制造方法。
如图10A所示，在衬底31上形成栅极电极T1g。衬底31由玻璃衬底等构成，栅极电极T1g由例如Mo膜、Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlNdTi合金膜、MoNb合金膜等构成。栅极电极T1g的形成采用溅射法、真空蒸镀法等。在该工序中，也形成开关晶体管T2的栅极电极T2g和数据线Ld(i)。
在接下来的工序中，如图10B所示，在该栅极电极T1g和数据线Ld(i)上形成栅极绝缘膜51。栅极绝缘膜51的形成采用CVD(Chemical Vapor Deposition：化学气相沉积)法等。
在接下来的工序中，在栅极绝缘膜51上形成i-Si膜52。i-Si膜52是没有任何掺杂的本征半导体(本征硅)，在该i-Si膜52上形成沟道。
在接下来的工序中，在i-Si膜52上形成BL绝缘膜53。BL绝缘膜53由例如SiN等构成，BL绝缘膜53的形成采用CVD法等。
在接下来的工序中，如图10C所示，在BL绝缘膜53上形成前述电场屏蔽电极54。此外，这时还形成如图7所示的像素电极42。
在接下来的工序中，如图11A所示，围住电场屏蔽电极54地形成BL绝缘膜55。BL绝缘膜55由与BL绝缘膜53相同的材料形成，BL绝缘膜55的形成采用CVD法等。
在接下来的工序中，如图11B所示，在BL绝缘膜55上使n+-Si膜56成膜并图案化。该n+-Si膜56由于此时的蚀刻，虽然下部的i-Si膜52也受到了蚀刻，但是BL绝缘膜55下面的i-Si膜52未被刻蚀而得以保留。
此外，在需要连接栅极电极T1g和漏极电极T1d、源极电极T1s的情况下，在此之后形成接触孔。
在接下来的工序中，如图11C所示，在n+-Si膜56上形成漏极电极T1d、源极电极T1s。该漏极电极T1d、源极电极T1s由例如Mo膜、Cr膜、Al膜、Cr/Al层叠膜、AlTi合金膜或AlNdTi合金膜、MoNb合金膜等构成。
漏极电极T1d、源极电极T1s是通过如下方法形成的：通过溅射法、真空蒸镀法等对漏极电极T1d、源极电极T1s的材料进行覆膜，通过光刻进行图案化使其在层方向上与电场屏蔽电极54重叠。
此外，这里，尽管漏极电极T1d和源极电极T1s与电场屏蔽电极54分别在层方向上重叠地形成，但是电场屏蔽电极54至少与漏极电极T1d在层方向上重叠即可。
此外，与此同时，形成阳极线La(j)。此时，驱动晶体管T1的源极电极T1s分别与像素电极42的一部分重叠而形成。
在接下来的工序中，以覆盖整个表面的方式使如图8所示的外覆绝缘膜57成膜。该外覆绝缘膜57是保护漏极电极T1d、源极电极T1s的膜，例如由氮化硅膜构成。该外覆绝缘膜57的形成采用CVD法等。此外，需要端子部等的情况下，在该工序中进行制孔等。
在这样地形成驱动晶体管T1、开关晶体管T2等时，形成如图7所示的开口部47a。该开口部47a的形成采用光刻法。
在接下来的工序中，形成图7所示的隔壁48。隔壁48通过以下步骤形成：涂覆感光性聚酰亚胺使其覆盖层间绝缘膜47，经由与隔壁48的形状对应的掩摸而进行曝光、显影而进行图案化。此外，进行该图案化还形成开口部48a。
在接下来的工序中，在图7所示的像素电极42上形成发光层45。发光层45的形成采用图12所示的喷嘴印刷装置进行。
该喷嘴印刷装置大致具备喷嘴头70，该喷嘴头70具有连续喷出由有机化合物含有液构成的溶液72的喷嘴，通过使喷嘴头70沿着衬底31上的涂覆区域移动，将溶液72涂覆在衬底31上的涂覆区域上。
此外，图12A表示仅具有一个喷嘴头70的情况的结构，图12B表示具有两个喷嘴头70的情况的结构。这里，虽然图12B中表示了喷嘴印刷装置具有两个喷嘴头70的情况，但是不限于此，也可以具有3个以上的多个喷嘴头70。
在用于形成发光层45的溶液中，含有前述高分子发光材料。该溶液的溶剂采用水系溶剂或四氢化萘(tetralin)、四甲基苯(tetramethylbenzene)、均三甲苯(mesitylene)、二甲苯等有机溶剂，在溶液(分散液)中，高分子发光材料溶解(或分散)在该有机溶剂中。
如图12A、图12B所示，溶液72从喷嘴头70的喷嘴喷出，涂覆在衬底31上。喷嘴头70一边在隔壁48之间喷出溶液72，一边沿着形成隔壁48的方向(图12A、图12B中的左右方向)移动。
而且，在连续对各列进行涂覆的情况下，如图12A、图12B所示，在喷嘴头70位于衬底31外部的期间，使衬底31在与形成隔壁48的方向正交的方向(图12A、图12B中的上下方向)上移动规定距离的量。
通过反复这种操作，溶液72涂覆在规定列上。而且，在喷嘴头70位于衬底31外部的期间，溶液72可以保持喷出，也可以暂停喷出。
这里，如图12A所示，在喷嘴印刷装置只有一个喷嘴头70的情况下，按照每一列来交替地改变喷嘴头70的移动方向来进行涂覆。
此外，如图12B所示，在喷嘴印刷装置具有两个喷嘴头70的情况下，按照每两列来交替地改变喷嘴头70的移动方向来进行涂覆。而且，代替移动衬底31，还可以使喷嘴头70在与形成隔壁48的方向正交的方向移动规定距离的量。
这样，隔壁48之间流入有机化合物含有液，并通过溶剂的挥发来形成发光层45。当形成了发光层45，在其上形成对置电极46，制造出显示装置1。
如上所述，根据本实施方式，在驱动晶体管T1、开关晶体管T2的BL绝缘膜53和BL绝缘膜55之间设置了电场屏蔽电极54。
因此，由于该电场屏蔽电极54屏蔽漏极电极T1d、源极电极T1s和n+-Si膜56形成的电场，因此即使存在漏极电极T1d、源极电极T1s和n+-Si膜56的对准错位，也能够降低各驱动晶体管T1、开关晶体管T2的特性偏差。
由此，也能够降低导通电流的偏差，还会减少有机EL元件E的光量偏差。
此外，根据本实施方式，尽管在驱动晶体管T1、开关晶体管T2两者的BL绝缘膜53和BL绝缘膜55之间设置有电场屏蔽电极54，但至少只在驱动晶体管T1的BL绝缘膜53和BL绝缘膜55之间设置电场屏蔽电极54即可。
这是因为开关晶体管T2有对驱动晶体管T1的栅极电极T1g施加电压的功能，使导通电流稳定而带来的优点较少。
通过使具有从阳极线La(j)向有机EL元件E流过电流的功能的驱动晶体管T1采用本实施方式的结构，驱动晶体管T1基本不受对准错位的影响，从而可以向有机EL元件E流过稳定的电流，并能够使有机EL元件E按照所希望的程度那样发光。
根据本实施方式，尽管采用n型半导体作为半导体膜，但是也可以使用p型。在p型的情况下，电场屏蔽电极54至少与源极电极T1s在层方向上重叠即可。此外，采用p型半导体膜的情况下，作为本实施方式中的n+-Si膜56的层是p--Si膜。
根据本实施方式，尽管列举了由有机EL元件E等构成的显示装置，但是也可以是由液晶元件等构成的显示装置。

Claims (16)

1.一种晶体管，其特征在于：
具备：
在衬底上形成的半导体膜；
在所述半导体膜上形成、并从所述衬底侧起具有第一绝缘膜、电场屏蔽膜、第二绝缘膜这三层的阻挡膜；以及
在所述阻挡膜上对置形成的漏极电极和源极电极，
所述电场屏蔽膜形成为隔着所述第二绝缘膜至少与所述漏极电极的一部分在层方向上重叠。
2.根据权利要求1记载的晶体管，其特征在于：
所述电场屏蔽膜形成为，所述漏极电极和所述源极电极与所述电场屏蔽膜分别在层方向上重叠。
3.根据权利要求1记载的晶体管，其特征在于：
在所述电场屏蔽膜与所述漏极电极和所述源极电极各自之间，形成有杂质半导体膜，该杂质半导体膜与所述漏极电极和所述源极电极以及所述半导体膜电连接，
所述电场屏蔽膜屏蔽由所述漏极电极和所述源极电极与所述杂质半导体膜形成的电场。
4.根据权利要求1记载的晶体管，其特征在于：
所述电场屏蔽膜是由具备透光性的导电材料形成的。
5.根据权利要求1记载的晶体管，其特征在于：
所述电场屏蔽膜被设定成预先设定的范围内的电压。
6.根据权利要求1记载的晶体管，其特征在于：
还具备栅极电极，
所述电场屏蔽膜与所述栅极电极连接。
7.根据权利要求1记载的晶体管，其特征在于：
所述第一绝缘膜、所述第二绝缘膜是由同一种材料形成的。
8.一种显示元件，其特征在于：
具备：
权利要求1记载的晶体管；以及
发光元件，该发光元件具备：像素电极、对置电极、以及所述像素电极和所述对置电极之间所具备的发光层，
所述晶体管与所述像素电极连接。
9.一种显示元件，其特征在于：
具备：
发光元件，该发光元件具备：像素电极、对置电极、以及所述像素电极和所述对置电极之间所具备的发光层；
驱动所述发光元件的驱动晶体管；以及
选择所述发光元件的开关晶体管，
所述驱动晶体管是权利要求1记载的晶体管。
10.根据权利要求8记载的显示装置，其特征在于：
所述电场屏蔽膜是由与像素电极相同的材料形成的。
11.一种电子设备，其特征在于：
具备权利要求8记载的显示装置。
12.一种晶体管的制造方法，其特征在于：
具备以下工序：
在衬底上形成的半导体膜上形成阻挡膜的工序，该阻挡膜具有第一绝缘膜、电场屏蔽膜、第二绝缘膜这三层；以及
在所述第二绝缘膜上形成导电膜，对形成的所述导电膜进行图案化使该导电膜隔着所述第二绝缘膜与所述电场屏蔽膜重叠来形成漏极电极和源极电极的工序。
13.根据权利要求12记载的晶体管的制造方法，其特征在于：
形成所述漏极电极和源极电极的工序，是在所述第二绝缘膜上形成与所述半导体膜进行电连接的接触膜之后形成所述漏极电极和源极电极的工序。
14.根据权利要求12记载的晶体管的制造方法，其特征在于：
在形成所述阻挡膜的工序之前，还具备在衬底上形成栅极电极的工序，
在形成所述阻挡膜的工序中，连接所述电场屏蔽膜和栅极电极。
15.一种显示装置的制造方法，该显示装置含有利用权利要求12记载的方法制造的晶体管，其特征在于：
该制造方法还具备：
形成发光元件的工序，该发光元件具备：像素电极、对置电极以及所述像素电极和所述对置电极之间所具备的发光层，
通过对成为所述像素电极的导电膜进行图案化，与形成所述阻挡膜的工序中的所述电场屏蔽膜一起，形成在形成所述发光元件的工序中的所述像素电极。
16.根据权利要求15记载的显示装置的制造方法，其特征在于：
在形成所述阻挡膜的工序中，在图案化形成所述第一绝缘膜之后，利用具备透光性的导电材料，将所述电场屏蔽膜和所述像素电极一起图案化形成，最后图案化形成所述第二绝缘膜。
CN2010105497582A 2009-09-30 2010-09-30 晶体管、显示装置、电子设备和晶体管的制造方法 Expired - Fee Related CN102110715B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP229063/2009 2009-09-30
JP2009229063A JP5402481B2 (ja) 2009-09-30 2009-09-30 表示装置、電子機器及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN102110715A true CN102110715A (zh) 2011-06-29
CN102110715B CN102110715B (zh) 2013-11-20

Family

ID=44019982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105497582A Expired - Fee Related CN102110715B (zh) 2009-09-30 2010-09-30 晶体管、显示装置、电子设备和晶体管的制造方法

Country Status (5)

Country Link
US (1) US8653569B2 (zh)
JP (1) JP5402481B2 (zh)
KR (1) KR101115974B1 (zh)
CN (1) CN102110715B (zh)
TW (1) TWI453917B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7086582B2 (ja) * 2017-12-11 2022-06-20 株式会社ジャパンディスプレイ 表示装置
CN110827762B (zh) 2018-08-14 2021-07-09 云谷（固安）科技有限公司 显示面板、显示屏及其控制方法以及显示终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177563A (ja) * 1988-12-28 1990-07-10 Casio Comput Co Ltd 薄膜トランジスタ及びその製造方法
JPH04333284A (ja) * 1991-05-08 1992-11-20 Toshiba Corp 薄膜トランジスタ
JP2913737B2 (ja) * 1990-03-14 1999-06-28 富士通株式会社 薄膜トランジスタの製造方法
JP2006147811A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326310A (ja) * 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
KR100193650B1 (ko) 1995-11-20 1999-06-15 김영환 액정 표시 소자의 박막 트랜지스터 제조방법
JP4337171B2 (ja) * 1999-06-14 2009-09-30 ソニー株式会社 表示装置
JP2002033481A (ja) * 2000-07-14 2002-01-31 Sony Corp 薄膜半導体装置
KR200380682Y1 (ko) 2000-11-10 2005-04-07 엔이씨 엘씨디 테크놀로지스, 엘티디. 박막 트랜지스터 액정 표시 장치
KR100419244B1 (ko) * 2002-04-10 2004-02-21 김성희 Ｔｂｇａ의 투 메탈 접착용 열경화성 테이프 부착장치
KR100611886B1 (ko) 2004-06-25 2006-08-11 삼성에스디아이 주식회사 개량된 구조의 트랜지스터를 구비한 화소 회로 및 유기발광 표시장치
US7342256B2 (en) * 2004-07-16 2008-03-11 Semiconductor Energy Laboratory Co., Ltd. Display device mounted with read function and electric appliance

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02177563A (ja) * 1988-12-28 1990-07-10 Casio Comput Co Ltd 薄膜トランジスタ及びその製造方法
JP2913737B2 (ja) * 1990-03-14 1999-06-28 富士通株式会社 薄膜トランジスタの製造方法
JPH04333284A (ja) * 1991-05-08 1992-11-20 Toshiba Corp 薄膜トランジスタ
JP2006147811A (ja) * 2004-11-19 2006-06-08 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP5402481B2 (ja) 2014-01-29
KR20110035970A (ko) 2011-04-06
KR101115974B1 (ko) 2012-02-13
US20110220896A1 (en) 2011-09-15
CN102110715B (zh) 2013-11-20
TWI453917B (zh) 2014-09-21
TW201133861A (en) 2011-10-01
US8653569B2 (en) 2014-02-18
JP2011075946A (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
CN112071882B (zh) 显示基板及其制备方法、显示装置
US8294699B2 (en) Luminescence device, method of driving luminescence device, and method of manufacturing luminescence device
US9536933B2 (en) Display device having a light emitting layer on the auxiliary layer
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
JP4434563B2 (ja) 有機ｅｌ表示装置の製造方法
EP0940796B1 (en) Active matrix display
US8247968B2 (en) Electroluminescence display device having electrode power supply line
US7518147B2 (en) Organic electro luminescence device and fabrication method thereof
US11272078B2 (en) Display device having an emission layer
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
US8183766B2 (en) Pixel structure of organic electroluminescent display panel and method of making the same
JP2004518994A (ja) 表示装置
US20110227081A1 (en) Pixel circuit substrate, display device, electronic equipment, and method for manufacturing pixel circuit substrate
US9293516B2 (en) Display device
US20180151637A1 (en) Organic el display device
US20070159076A1 (en) Organic electroluminescence display device and method of fabricating the same
CN101650917B (zh) 显示装置
CN102110715B (zh) 晶体管、显示装置、电子设备和晶体管的制造方法
US20220415984A1 (en) Organic light emitting diode display device and manufacturing method thereof
US20090189162A1 (en) Organic light emitting diode display device and method of fabricating the same
US9293740B2 (en) Method of manufacturing EL display device
US9209402B2 (en) Method of manufacturing EL display device
US8284125B2 (en) Active matrix organic electro-luminescence display panel and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170216

Address after: Irish Ross Kang Wangjun

Patentee after: Soras OLED

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131120

Termination date: 20210930