JPH04333284A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタに係
り、特にチャネル保護膜を有する逆スタッガ型薄膜トラ
ンジスタに関する。

【０００２】

【従来の技術】エレクトロルミネッセンス，プラズマ，
液晶等の表示デバイスは、表示部の薄型化が可能である
ため、コンピュ−タ等の端末表示装置への用途として要
求が高まっている。これらの中で薄膜トランジスタ（Ｔ
ＦＴ）のスイッチング素子をマトリックスアレイに用い
た液晶表示装置は、低消費電力化や低コスト化が可能で
あるために表示デバイスとして注目されている。図７は
このような液晶表示装置に用いられている従来の逆スタ
ッガ型ＴＦＴの断面図である。

【０００３】透光性絶縁基板１上には、Ｍｏ−Ｔａ合金
をパタ−ニングして形成されたゲ−ト電極３が設けられ
ている。このゲ−ト電極３が設けられた透光性絶縁基板
１上には、ＳｉＯＸ膜とＳｉＮＸ膜との積層膜からなる
ゲ−ト絶縁膜５が設けられている。

【０００４】ゲ−ト絶縁膜５上には、水酸化されたアモ
ルファスシリコン（ａ‐Ｓｉ）からなる活性層７が設け
られている。この活性層７上には、ゲ−ト電極３と対向
するＳｉＮＸからなるチャネル保護膜９が設けられてい
る。

【０００５】そして活性層７上には、燐が添加されたｎ
＋　ａ‐Ｓｉからなるオ−ミックコンタクト層１１を介
して対向するＣｒ膜とＡｌ膜との積層膜からなるソ−ス
電極１３，ドレイン電極１５が配設されている。このよ
うに構成されたＴＦＴでは、チャネル保護膜９によりソ
−ス，ドレイン電極１３，１５間のチャネル領域を保護
できる。

【０００６】即ち、ゲ−ト絶縁膜５と活性層７との界面
近傍のチャネル領域と、チャネル保護膜９と活性層７と
の界面近傍のチャネル領域（バックチャネル領域）とが
プロセス中に外界に不必要に晒されるのを防止できる。

【０００７】その結果、ゲ−ト絶縁膜５と活性層７との
界面，チャネル保護膜９と活性層７との界面は良好な状
態に保たれ、生産性の向上及び移動度やしきい値電圧な
どの素子特性の改善が期待できる。

【０００８】更に、チャネル保護膜９によりソ−ス，ド
レイン電極１３，１５を形成するときのエッチング工程
で活性層７がダメ−ジを受けるのを防止でき、活性層７
の薄層化ができる。

【０００９】即ち、ドライエッチング等を用いてオ−ミ
ックコンタクト層１１となるｎ＋　ａ‐Ｓｉ膜と、ソ−
ス，ドレイン電極１３，１５となるＣｒ／Ａｌ積層膜と
を同時にエッチングしてソ−ス，ドレイン電極１３，１
５を形成する際、チャネル保護膜９とオ−ミックコンタ
クト層１１との選択比が大きいため、活性層７はエッチ
ングされないので活性層７の層厚を厚くする必要がなく
なる。

【００１０】しかしながら、チャネル保護膜９自身は外
界から保護されていないのでプロセス中に汚染物などの
影響を受ける。このことを図８を用いて説明する。図８
は図７のＴＦＴのチャネル保護膜９の部分を拡大した図
であり、チャネル保護膜９の表面に電気分極した汚染物
１７が付着している状態を示している。このように電気
分極した汚染物１７としては有機系の物質があげられる
。

【００１１】汚染物１７がチャネル保護膜９に付着する
と、バックチャネル領域１９のポテンシャルが影響を受
け、バックチャネル領域１９の活性層７の伝導バンドが
曲がる。即ち、汚染物１７が図８に示されるような配向
でチャネル保護膜９の表面に付着すると、活性層７はｎ
型半導体であるため、そのエネルギ−バンドは電子の蓄
積層を形成する方向に曲がる。また、汚染物１７が逆の
配向でチャネル保護膜９の表面に付着すると、正孔を蓄
積する方向に活性層７のエネルギ−バンドが曲がる。

【００１２】どちらの配向でも汚染物１７がチャネル保
護膜９の表面に付着すると、チャネル保護膜９と活性層
７との界面が良好なため、活性層７のエネルギ−バンド
は、汚染物１７が形成する電界の影響を受け易くなり、
特性が大きく変動する。チャネル領域が電気分極した汚
染物１７の影響を受けるのは疑似的なＭＩＳ構造が生じ
るからである。

【００１３】即ち、図９（ａ）に示すように、活性層７
を半導体層とし、チャネル保護膜９を絶縁膜とし、電気
分極した汚染物１７を電圧が印加された金属としたＭＩ
Ｓ構造が形成される。

【００１４】したがって、汚染物１７の分極電荷を±Ｑ
とすると、図８に示したようにチャネル保護膜９の表面
に不純物１７の＋側が付着する場合は、図９（ｂ）に示
すように静電誘導によりチャネル保護膜９と活性層７と
の界面に電荷量＋Ｑの正電荷が蓄積される。また、チャ
ネル保護膜９の表面に不純物１７の−側が付着する場合
は、チャネル保護膜９に分極が生じ、電荷量−Ｑの負電
荷がチャネル保護膜９中に蓄積される。

【００１５】このようなＴＦＴをアクティブマトリクス
型液晶装置のスイッチング素子として用いると、汚染物
は一般に基板に不均一に付着するため、ＴＦＴ特性が面
内でばらつき、表示が画面内で不均一になるという不良
が生じる。また、汚染物の影響でＴＦＴ特性が大きく変
動すると表示欠陥が生じることもある。

【００１６】

【発明が解決しようとする課題】上述の如く従来のチャ
ネル保護膜を設けたＴＦＴでは、チャネル保護膜の表面
に電気分極した汚染物が付着すると、チャネル領域の電
位が影響を受け特性が変動するという問題があった。

【００１７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、帯電した汚染物の影響
を受けにくく、特性が安定したＴＦＴを提供することに
ある。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明のＴＦＴは、基板上に形成された活性層と
、この活性層にコンタクト層を介してコンタクトすると
共に保護膜を介して対向して配設されたソ−ス及びドレ
イン電極と、前記活性層の下部にゲ−ト絶縁膜を介して
配設されたゲ−ト電極とを有する薄膜トランジスタにお
いて、積層構造の保護膜を用いたことを特徴とする。 また、本発明の他のＴＦＴは、活性層上に形成された保
護膜と活性層との接合界面に空乏層を形成していること
を特徴とする。

【００１９】本発明において保護膜は活性層との接合界
面に空乏層を形成するような材質であればなんでもよい
が、保護膜として活性層と接触する側が活性層の導電型
と極性が反対である半導体膜と絶縁膜とからなる積層膜
を用いることが望ましい。

【００２０】

【作用】ＴＦＴが保護膜に付着した汚染物の影響を大き
く受けるのは、活性層とチャネル保護膜との界面が良好
だからである。したがって、電気分極した汚染物の影響
を受けにくいＴＦＴを得るには、活性層と保護膜との界
面が不良なＴＦＴを形成すればよい。

【００２１】例えば、活性層となる半導体層を堆積した
後に、ドライエッチング、例えば、プラズマエッチング
を用いてバックチャネル領域の活性層の表面にダメージ
層を形成し、この活性層上に保護膜を形成する。

【００２２】このようにして得られたＴＦＴでは、活性
層と保護膜との界面に局在準位などの不純物準位が形成
されているので界面状態が悪く汚染物の影響を受けにく
くなる。しかしながら、不必要な準位がバックチャネル
領域に形成されるため、移動度の低下やしきい値の上昇
などが生じ、特性が変動することもあり得る。そこで、
活性層と保護膜との界面に不純物準位を形成する代わり
に、保護膜の表面上に不純物準位を形成する方法が考え
られる。

【００２３】しかしながら、プラズマエッチングを用い
て基板上の全ての保護膜の表面に不純物準位を均一に形
成するのが困難であるため、特性がばらついたＴＦＴが
形成されることがある。また、ウエットエッチングを用
いた場合も同様な問題が生じる。

【００２４】本発明のＴＦＴでは、保護膜として例えば
絶縁膜と半導体膜との積層膜を用いた場合、帯電した汚
染物と、保護膜の絶縁膜と、保護膜の半導体膜とでＭＩ
Ｓ構造が形成される。その結果、従来、帯電した汚染物
と保護膜と活性層とによって形成されていたＭＩＳ構造
がなくなる。したがって、帯電した汚染物の影響は主に
保護膜の半導体膜に現れるので活性層の電位変動は小さ
いものになる。あるいは、保護膜を絶縁膜の二層構造と
し、この絶縁膜間の界面に不純物準位を形成すれば、活
性層への汚染物の影響がなくなる。また、本発明では保
護膜と活性層との界面に空乏層が形成される場合、この
空乏層により活性層は汚染物が生じる電界から保護され
る。

【００２５】

【実施例】以下、図面を参照しながら実施例を説明する
。図１は本発明の第１の実施例に係るＴＦＴの断面図で
ある。なお、図７の従来例と対応する部分には図７と同
一符号を付し、詳細な説明は省略する。

【００２６】これを製造工程に従い説明すると、最初、
透光性絶縁基板１上に導電性薄膜を堆積する。次いでこ
の導電性薄膜を所定の形状にパタ−ニングしてゲ−ト電
極３を形成する。

【００２７】次に透光性絶縁基板１の全面にゲ−ト絶縁
膜５となるＳｉＯＸ膜とＳｉＮＸ　膜との積層膜、活性
層７となるａ‐Ｓｉ膜、そしてチャネル保護膜９となる
積層膜（下部ＳｉＮＸ　膜９ａ／ａ‐Ｓｉ膜９ｂ／上部
ＳｉＮＸ　膜９ｃ）をプラズマＣＶＤ法を用いて順次堆
積する。

【００２８】次に下部ＳｉＮＸ　膜９ａ，ａ‐Ｓｉ膜９
ｂ，上部ＳｉＮＸ　膜９ｃをそれぞれ弗酸系ウェットエ
ッチング，ケミカルドライエッチング（ＣＤＥ），弗酸
系ウェットエッチングでエッチングして所定パタ−ンの
チャネル保護膜９を形成する。

【００２９】次に原料ガスとしてＰＨ３　とＳｉＨ４　
との混合ガスを用いたプラズマＣＶＤで透光性絶縁基板
１上にコンタクト層１１となるｎ＋　ａ‐Ｓｉ膜を堆積
する。 次いでトランジスタの活性領域を形成した後、ゲ−ト電
極３との電気接触を取るためにコンタクトホ−ルを開孔
する。

【００３０】最後に、ｎ＋　ａ‐Ｓｉ膜上にＣｒ／Ａｌ
積層膜を堆積し、これらの膜をパタ−ニングしてコンタ
クト層１１，ソ−ス電極１３，ドレイン電極１５を形成
してＴＦＴが完成する。

【００３１】このようにして得られたＴＦＴでは、チャ
ネル保護膜９が絶縁膜と半導体膜との積層膜であるため
、チャネル保護膜９の表面に電気分極した汚染物が付着
しても、活性層７は汚染物の影響を殆ど受けない。この
ことを図２を用いて更に詳しく説明する。

【００３２】図２（ａ）はチャネル保護膜９の表面、つ
まり、上部ＳｉＮＸ膜９ｃの表面に電気分極した汚染物
１７が付着したときの様子を示すモデル図である。なお
、汚染物１７の分極電荷は±Ｑである。

【００３３】汚染物１７の＋側が上部ＳｉＮＸ　膜９ｃ
の表面に付着すると、図２（ｂ）に示すように、ａ‐Ｓ
ｉ膜９ｂ中の多数キャリア（電子）が引き寄せられ、上
部ＳｉＮＸ　膜９ｃとａ‐Ｓｉ膜９ｂとの界面に電荷量
＋Ｑの電荷が蓄積される。この界面に蓄積された電荷は
、下部ＳｉＮＸ　膜９ａから離れているため、活性層７
には殆ど影響を与えない。したがって、活性層７やチャ
ネル保護膜９にダメ−ジ層を形成することなく、汚染物
１７の影響を除去することができる。

【００３４】また、汚染物１７の−側が上部ＳｉＮＸ　
膜９ｃの表面に付着すると、図２（ｃ）に示すようにａ
‐Ｓｉ膜９ｂ中に電荷量Ｑ１　の電荷が蓄積される。こ
の電荷はａ‐Ｓｉ膜９ａ中に局所的に存在するのではな
く、ある広がりをもってａ‐Ｓｉ膜９ｂ中に存在する。 その結果、ａ‐Ｓｉ膜９ｂと下部ＳｉＮＸ　膜９ａとの
界面には、電荷量Ｑ１　より十分小さい電荷量Ｑ２　の
電荷が蓄積されることになる。

【００３５】ａ‐Ｓｉ膜９ｂと下部ＳｉＮＸ　膜９ａと
の界面に蓄積された電荷は、活性層７中の電子を引き寄
せるため、下部ＳｉＮＸ　膜９ａと活性層７との界面に
電荷量＋Ｑ２　の電荷が蓄積される。この界面に蓄積さ
れた電荷の電荷量は十分小さいので活性層７のポテンシ
ャル分布の変動は小さい。したがって、このような配向
で汚染物１７が上部ＳｉＮＸ　膜９ｃの表面に付着した
場合でも汚染物１７の影響を低減できる。

【００３６】かくして本実施例では移動度の低下などの
性能低下を引き起こさない汚染物の影響を受けにくいＴ
ＦＴを形成工程の増加，複雑化を招くことなく得ること
ができる。

【００３７】なお、本実施例では３回エッチングを行う
ので、プラズマエッチングで活性層７や保護膜９にダメ
−ジ層を形成する場合に比べ、工程数が増加したり、複
雑化したように思われるが、不純物準位を一様に形成す
る手間を考慮すると、工程数の増加や複雑化は実質的に
は生じていない。

【００３８】しかも、ＣＤＥを用いて一度にチャネル保
護膜９となる積層膜全体をエッチングすることでてプロ
セス工程を減らすこともできる。この場合、積層膜を選
択的にエッチングすることができないので、プロセスマ
−ジンとして活性層７の膜厚を厚くする必要がある。次
に本発明の第２の実施例に係るＴＦＴを説明する。本実
施例のＴＦＴが第１の実施例のそれと異なる点は、ａ‐
Ｓｉ膜９ｂとしてｐ型の半導体を用いたことにある。

【００３９】図３（ａ）はこのように構成されたＴＦＴ
のチャネル保護膜９の表面に電気分極した汚染物１７が
付着したときの様子を示すモデル図である。なお汚染物
１７の分極電荷は±Ｑ３　である。

【００４０】汚染物１７の＋側が上部ＳｉＮＸ　膜９ｃ
の表面に付着すると、図３（ｂ）に示すように電荷量Ｑ
３　の電荷がａ‐Ｓｉ膜９ｂ中にある広がりをもって分
布し、その結果、ａ‐Ｓｉ膜９ｂと下部ＳｉＮＸ　膜９
ａとの界面に電荷量−Ｑ４　の電荷が蓄積され、ある広
がりをもった電荷量Ｑ４　の電荷が活性層７中に蓄積さ
れる。このため、電荷量Ｑ４　の大きさは電荷量Ｑ３　
より十分小さくなるので汚染物の影響を低減できる。

【００４１】また、汚染物１７の−側が上部ＳｉＮＸ　
膜９ｃの表面に付着すると、図３（ｃ）に示すように上
部ＳｉＮＸ　膜９ｃとａ‐Ｓｉ膜９ｂとの界面に電荷量
＋Ｑ３　の電荷が蓄積される。この界面に蓄積された電
荷は下部ＳｉＮＸ　膜９ａから離れているため、下部Ｓ
ｉＮＸ　膜９ａと活性層７との界面には、電荷は蓄積さ
れない。したがって、活性層７は汚染物１７の影響を受
けない。

【００４２】更に、ａ‐Ｓｉ膜９ｂの導電型がオ−ミッ
クコンタクト層１１のそれと極性が逆であるため、本実
施例のＴＦＴのオフ電流は第１の実施例のＴＦＴのそれ
より小さくなる。

【００４３】何故なら、第１の実施例ではａ‐Ｓｉ膜９
ｂ，オ−ミックコンタクト層１１，ともにｎ型の半導体
であるため、ソ−ス電極１３とドレイン電極１５との間
に電位差が生じると、オフ時にａ‐Ｓｉ膜９ｂ中の残留
するキャリアによりソ−ス電極１３とドレイン電極１５
との間に電流が流れるが、本実施例のａ‐Ｓｉ膜９ｂは
ｐ型の半導体であるため、ａ‐Ｓｉ膜９ｂ中のキャリア
はオ−ミックコンタクト層１１で遮断されて活性層７中
にとじ込まれるからである。かくして本実施例でも第１
の実施例と同様な効果が得られるのは勿論のこと、オフ
状態の安定性も確保できるという効果も得られる。図４
には本発明の第３の実施例に係るＴＦＴが示されている
。なお、図１のＴＦＴと対応する部分には図１と同一符
号を付し、詳細な説明は省略する。本実施例のＴＦＴが
先に説明した実施例のそれと異なる点は、チャネル保護
膜９が半導体膜と絶縁膜との２層構造であることにある
。即ち、活性層７上にｐ型のａ‐Ｓｉ膜９ｄが直に設け
られ、このａ‐Ｓｉ膜９ｄ上にＳｉＮＸ　膜９ｅが積層
されている。

【００４４】図５（ａ）はこのように構成されたＴＦＴ
のチャネル保護膜９の表面に電気分極した汚染物１７が
付着したときの様子を示すモデル図である。なお、汚染
物１７の分極電荷は±Ｑ５　である。

【００４５】ＳｉＮＸ　膜９ｅの表面に電気分極した汚
染物１７の＋側が付着すると、活性層７とａ‐Ｓｉ膜９
ｄとの導電型が逆なので図５（ｂ）に示すように、ａ‐
Ｓｉ膜９ｄ中には、電荷量−Ｑ５　の電荷が蓄積される
。その結果、ａ‐Ｓｉ膜９ｄと活性層７との界面に蓄積
された電荷と極性が逆で大きさが等しい電荷量Ｑ６　の
電荷が活性層中に蓄積される。この電荷量Ｑ６　は電荷
量Ｑ５　に比べ遥かには小さいので、汚染物１７による
活性層７のポテンシャル分布の変動は抑制される。

【００４６】また、ＳｉＮＸ　膜９ｅの表面に電気分極
した汚染物１７の＋側が付着すると、図５（ｃ）に示す
ようにＳｉＮＸ　膜９ｅとａ‐Ｓｉ膜９ｄとの界面に電
荷量Ｑ５の電荷が蓄積される。ＳｉＮＸ　膜９ｅと活性
層７との間にａ‐Ｓｉ膜９ｄが挿設されているので、Ｓ
ｉＮＸ　膜９ｅとａ‐Ｓｉ膜９ｄとの界面に蓄積された
電荷の影響は活性層７にまではおよばない。換言すれば
、活性層７はａ‐Ｓｉ膜９ｄと活性層７とのｐｎ接合に
よる空乏層により汚染物１７が生じる電界から保護され
ている。

【００４７】更に、第２の実施例のＴＦＴと同様に、オ
−ミックコンタクト層１１の導電型型と活性層７の導電
型とは極性が逆なので、オフ時のおけるソ−ス・ドレイ
ン間のリ−ク電流を防止できるという利点がある。この
ようにして本実施例のＴＦＴでも第２の実施例のそれと
同様な効果が得られる。

【００４８】なお、本実施例では活性層７の導電型がｎ
型の場合について説明したが、活性層７の導電型がｐ型
の場合には、ｎ型のａ‐Ｓｉ膜９ｄを用いることで同様
な効果が得られる。この場合、ｐ型のａ‐Ｓｉ膜９ｄを
用いるのは、活性層７のチャネル領域を単に厚くするだ
けなので上述したような効果は得られない。図６には図
１に示したＴＦＴ（第１の実施例のＴＦＴ）を用いた液
晶表示装置の要部断面図が示されている。

【００４９】これを製造工程に従い説明すると、最初、
透光性絶縁基板１としてガラス基板を用い、この透光性
絶縁基板１上に所定数のゲ−ト電極３，ゲ−ト絶縁膜５
，活性層７，保護膜９を形成する。

【００５０】次にゲ−ト絶縁膜５上にＩＴＯ（Ｉｎｄｉ
ｕｍ　　Ｔｉｎ　　Ｏｘｉｄｅ）等の透光性導電膜を堆
積した後、この透光性導電膜をパタ−ニングして表示電
極２１を形成する。次いでオ−ミックコンタクト層１１
，ソ−ス電極１３，ドレイン電極１５を形成してＴＦＴ
のアレイ基板が完成する。

【００５１】次にアレイ基板上に保護膜としてＳｉＮＸ
　膜２３を堆積した後、液晶配向膜としてポリイミド膜
をＳｉＮＸ　膜２３上に塗布する。次いで対向電極２５
が形成されたガラスからなる透光性絶縁基板２７をアレ
イ基板に対向して張り合わせ、最後にこれら基板の間に
液晶２９を注入して液晶表示装置が完成する。

【００５２】このような構成の液晶表示装置では、保護
膜となるＳｉＮＸ　膜２３，液晶配向膜となるポリイミ
ド膜を真空中で連続的に成膜するのが不可能であるため
、こらら膜の形成工程には洗浄処理が含まれる。その結
果、チャネル保護膜９の表面にには電気分極した汚染物
が付着する可能性がある。

【００５３】しかしながら、本実施例の液晶表示装置に
用いられているＴＦＴは、電気分極した汚染物の影響を
受けにくいため、チャネル保護膜９の表面に電気分極し
た汚染物が付着しても、表示欠陥等の画質劣化は生じな
い。更に、電気分極した汚染物が基板に不均一に付着し
ても、素子特性の変動が十分小さいため、表示むら等の
画質劣化は生じない。したがって、信頼性，生産性に優
れた大画面の液晶表示装置を得ることができる。なお、
本実施例では第１の実施例で説明したＴＦＴを用いたが
、第２又は第３の実施例で説明したＴＦＴを用いても同
様な効果が得られる。

【００５４】なお、本発明は上述した実施例に限定され
るものではない。上記実施例では電気分極した汚染物に
ついて説明したが、電気分極していない汚染物、例えば
イオン等の汚染物に対しても同様な効果が得られる。ま
た、上記実施例では、絶縁膜としてＳｉＮＸ　を用いた
チャネル保護膜９について説明したが、他の絶縁膜を用
いてもよい。更に、チャネル保護膜９としてバンド幅が
異なる半導体材料、例えば、Ｓｉ−Ｇｅを用いることに
より同様な効果が期待できる。その他、本発明の要旨を
逸脱しない範囲で、種々変形して実施できる。

【００５５】

【発明の効果】以上詳述したように本発明によれば、帯
電した汚染物の影響を受けにく、しかも移動度やしきい
値電圧等の素子特性が安定したＴＦＴを得ることができ
る。また、本発明のＴＦＴを大型液晶表示装置に用いる
ことで、信頼性や量産性に優れた大型液晶表示装置を得
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るＴＦＴの断面図。

【図２】図１のＴＦＴの保護膜の表面に電気分極した汚
染物が付着したときの様子を示す図。

【図３】本発明の第２の実施例に係るＴＦＴの保護膜の
表面に電気分極した汚染物が付着したときの様子を示す
図。

【図４】本発明の第３の実施例に係るＴＦＴの断面図。

【図５】図４のＴＦＴの保護膜の表面に電気分極した汚
染物が付着したときの様子を示す図。

【図６】図１のＴＦＴを用いた液晶表示装置の要部断面
図。

【図７】従来の逆スタッガ型ＴＦＴの断面図。

【図８】図７のＴＦＴのチャネル保護膜の部分を拡大し
た図。

【図９】図７のＴＦＴの保護膜の表面に電気分極した汚
染物が付着したときの様子を示す図。

【符号の説明】

１…透光性絶縁基板、３…ゲ−ト電極、５…ゲ−ト絶縁
膜、７…活性層、９…チャネル保護膜、１１…オ−ミッ
クコンタクト層、１３…ソ−ス電極、１５…ドレイン電
極、１７…汚染物、１９…バックチャネル領域、２１…
表示電極、２３…ＳｉＮＸ　膜、２５…対向電極、２７
…透光性絶縁基板、２９…液晶。

Claims (2)

【特許請求の範囲】
1. 【請求項１】基板上に形成された活性層と、この活性層
   にコンタクト層を介してコンタクトすると共に保護膜を
   介して対向して配設されたソ−ス及びドレイン電極と、
   前記活性層の下部にゲ−ト絶縁膜を介して配設されたゲ
   −ト電極とを有する薄膜トランジスタにおいて、前記保
   護膜は、積層膜であることを特徴とする薄膜トランジス
   タ。
2. 【請求項２】基板上に形成された活性層と、この活性層
   にコンタクト層を介してコンタクトすると共に保護膜を
   介して対向して配設されたソ−ス及びドレイン電極と、
   前記活性層の下部にゲ−ト絶縁膜を介して配設されたゲ
   −ト電極とを有する薄膜トランジスタにおいて、前記保
   護膜は、活性層との接合界面に空乏層を形成しているこ
   とを特徴とする薄膜トランジスタ。