JPH06326310A - アクティブマトリクス型表示装置 - Google Patents

Abstract

(57)【要約】 【構成】 本発明はスイッチ素子を介して配置される複
数の画素電極を備えたアクティブマトリクス型表示装置
であって、特にスイッチ素子がチャンネル領域を形成す
る半導体層と、少なくともこの半導体層のチャンネル領
域を覆う絶縁層と、この絶縁層中に配置されてチャンネ
ル領域の少なくとも一部を覆うシールド電極とを備えて
構成されている。 【効果】 本発明によれば、シールド電極を半導体保護
層内に設けることにより、半導体層にバックチャネルが
形成されることを低減することができ、これにより画面
の白ずみや、表示むらを解消することができ、良好な表
示画象を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各表示画素毎にスイッ
チ素子が設けられて成るアクティブマトリクス型表示装
置に関する。

【０００２】

【従来の技術】液晶表示装置に代表されるフラットパネ
ルディスプレイは、テレビジョン・ディスプレイやグラ
フィック・ディスプレイなどに種々用いられるようにな
ってきた。

【０００３】中でも、各表示画素毎にスイッチ素子が設
けられて構成されたアクティブマトリクス型表示装置
は、クロストークのない高コントラストの表示を行うこ
とができるため、大容量かつ高精細な表示装置として注
目を集めている。

【０００４】アクティブマトリクス型表示装置における
各表示画素を制御するスイッチ素子としては、大面積に
わたり容易に形成可能であるＭＩＳ型、特に薄膜トラン
ジスタ（以下、ＴＦＴという）が多く用いられている。

【０００５】図３はアクティブマトリクス型表示装置の
概略構成図であり、図４はアクティブマトリクス型表示
装置の概略断面図を示している。このアクティブマトリ
クス型表示装置(300) は、図４に示すようにアレイ基板
(301) と対向基板(401) との間に６ミクロン程度の間隙
を保って液晶層(501) が保持されて構成されている。

【０００６】アレイ基板(301) は、透明な絶縁基板(31
1) 上に複数本の映像信号線(313) （図３参照）と走査
信号線(315) （図３参照）とがマトリクス状に配置さ
れ、各交点部分にＴＦＴ(321) を介して画素電極(331)
が配置されている。

【０００７】そして、このＴＦＴ(321) のゲート電極(3
21a)は走査信号線(315) （図３参照）と一体に構成さ
れ、この上にゲート絶縁膜(323) を介して非晶質シリコ
ン（ａ−Ｓｉ：Ｈ）から成る半導体層(325) 、半導体層
(325) 上に半導体保護膜(327)、更に映像信号線(313)
（図３参照）と一体に構成されたソース電極(321b)、画
素電極(331) に接続されたドレイン電極(321c)とが配置
されて構成され、更にこのＴＦＴ(321) 上にパッシベー
ション膜(351) が設置されている。

【０００８】また、画素電極(331) 下にはゲート絶縁膜
(323) が延長されて成る層間絶縁膜を介して補助容量電
極(341) が配置され、これにより補助容量（Ｃｓ）が形
成されている。そして、このような基板上に配向膜(36
1) が配置されてアレイ基板(301) は構成されている。

【０００９】対向基板(401) は、透明な絶縁基板(411)
の全面に対向電極(413) 、更に配向膜( 415)か設置され
て構成されている。このようにして構成されるアクティ
ブマトリクス型表示装置(300) は、走査信号線(315) が
アドレス信号（ＶY ）によって順次走査され、ＴＦＴ(3
21) は各走査信号線(315) 毎に順次導通状態になる。一
方、この走査信号線(315) の走査と同期して、一走査信
号線(315) に接続されるＴＦＴ(321) のソース電極(321
c)には各々映像信号線(313) からの画像信号（Ｖsig ）
が供給される。

【００１０】これにより、画像信号（Ｖsig ）が対応す
る画素電極(331) に導かれ、画素電極(331) と対向電極
(413) との間に狭持された液晶層(501) が励起され、画
像表示がなされる。

【００１１】

【発明が解決しようとする課題】ところで、上述したＴ
ＦＴ(321) を備えたアクティブマトリクス型表示装置(3
00) では、対向電極(413) からの電界、あるいは液晶層
(501) 中のイオンの影響等による電荷がＴＦＴ(321) の
対向電極側(329) に蓄積される。

【００１２】このように、何らかの原因により実効的に
ＴＦＴ(321) の対向電極側(329) に電荷が蓄積される
と、ゲート絶縁膜(323) と半導体層(325) との界面を中
心に形成される本来の導電チャネル領域(325a)と共に、
半導体層(325) の導電チャネル領域(325a)と相反する側
にチャネル（以下、バックチャネルと称する。）(325b)
が形成され、実質的に寄生トランジスタが形成されたこ
ととなる。このようにしてＴＦＴ(321) にバックチャネ
ル(325b)が形成されると、ＴＦＴ(321) の電荷保持能力
が低下し、画面が白ずんだり、画面のむらなどが現れ易
くなる。

【００１３】本発明はこのような技術課題に対処して成
されたもので、ＴＦＴに形成されるバックチャネルを低
減させることにより、良好な表示画象が得られるアクテ
ィブマトリクス型表示装置を提供することを目的とした
ものである。

【００１４】

【課題を解決するための手段】請求項１に記載される発
明は、それぞれのスイッチ素子を介して配置される複数
の画素電極を備えたアクティブマトリクス型表示装置に
おいて、前記スイッチ素子はチャネル領域を形成する半
導体層と、少なくとも前記半導体層のチヤネル領域を覆
う絶縁層と、この絶縁層中に配置され前記チャネル領域
の少なくとも一部を覆うシールド電極と、前記絶縁層の
一部を覆って前記半導体層に電気的に接続配置されるソ
ース電極またはドレイン電極とを備えたことを特徴とし
ている。

【００１５】請求項２に記載されるアクティブマトリク
ス型表示装置は、請求項１記載のスイッチ素子がＭＩＳ
型トランジスタであることを特徴としている。請求項３
に記載されるアクティブマトリクス型表示装置は、請求
項２記載の半導体層が非晶質、微結晶、多結晶あるいは
単結晶シリコンから成ることを特徴としている。

【００１６】

【作用】本発明のアクティブマトリクス型表示装置によ
れば、スイッチ素子が半導体層のチャネル領域の少なく
とも一部を覆うシールド電極を備えて構成されているた
め、スイッチ素子上に何らかの影響により電荷が蓄積さ
れても、シールド電極により電荷の影響を遮蔽すること
ができる。このため、スイッチ素子の半導体層にバック
チャネルが形成されることを低減させることができ、こ
れにより表示品位に優れた表示画象を確保することがで
きる。

【００１７】また、本発明者等の実験によれば、半導体
層に形成れるバックチャネルに起因した表示画象の劣化
は半導体層の膜厚が薄くなるにつれて顕著となることが
明らかになっている。

【００１８】しかしながら、上述した特有の構造により
バックチャネルの形成自体を防止できるため、半導体層
の膜厚を容易に薄くすることができ、これによりアクテ
ィブマトリクス型表示装置の生産性をも向上させること
が可能となる。

【００１９】本発明におけるシールド電極が特に半導体
層のチャンネル領域を覆う絶縁層中に配置されている理
由は、シールド電極が例えばソース・ドレイン電極上に
絶縁膜を介して配置されていると、実質的にゲート・ソ
ース容量（Ｃgs）を増加させ、画質の低下につながる恐
れがあるためである。このような理由から、シールド電
極が特に半導体層のチャネル領域を覆う絶縁層中に配置
させることにより、上述した特有の効果を得ることがで
きる。

【００２０】

【実施例】以下、本発明の一実施例のアクティブマトリ
クス型液晶表示装置について図１及び図２を参照して説
明する。図１はアクティブマトリクス型液晶表示装置の
断面図であり、図２は図１における一画素電極近傍の概
略正面図である。

【００２１】このアクティブマトリクス型表示装置(1)
は、図２に示すようにアレイ基板(2) と対向基板(101)
との間に６ミクロンの間隙を保って液晶層(201) が保持
されて構成されている。

【００２２】アレイ基板(2) は、透明な絶縁基板(11)上
にモリブデン（Ｍｏ）から成る複数本の映像信号線(13)
（図１参照）と走査信号線(15)（図１参照）とがマトリ
クス状に配置され、各交点部分にはそれぞれＴＦＴ(21)
を介して画素電極(31)が配置されている。尚、本実施例
では、映像信号線(13)あるいは走査信号線(15)をモリブ
デン（Ｍｏ）で構成する場合を示したが、この他にも例
えばアルミニウム（Ａｌ）、タンタル（Ｔａ）、アルミ
ニウム（Ａｌ）上にタンタル（Ｔａ）を積層したもの、
更にはモリブデン−タンタル（Ｍｏ−Ｔａ）を積層した
もの等が好適に使用される。

【００２３】このＴＦＴ(21)は、ゲート電極(21a) が走
査信号線(15)（図１参照）と一体に構成され、この上に
ゲート絶縁膜(23)を介して非晶質シリコン（ａ−Ｓｉ：
Ｈ）から成る半導体層(25)、半導体層(25)上に半導体層
(25)がエッチングプロセス等によって劣化することを防
止するための半導体保護膜(27)が形成されている。

【００２４】そして、本実施例において特徴的なこと
は、半導体保護膜(27)が、その内部に半導体層(25)のチ
ャネル領域(25a) の一部を被覆する定電位に設定された
シールド電極(71)を備えていることである。

【００２５】更に、このＴＦＴ(21)は、映像信号線(13)
（図１参照）と一体に構成されたソース電極(21b) 、画
素電極(31)と接続されたドレイン電極(21c) が、それぞ
れ半導体保護膜(27)と一部重複して配置されている。

【００２６】また、画素電極(31)とゲート絶縁膜(23)を
介して補助容量電極(41)が配置され、これにより補助容
量（Ｃｓ）が形成されている。そして、このような基板
上に有機膜に配向処理が施されて成る配向膜(61)が配置
されてアレイ基板(2) は構成されている。

【００２７】対向基板(101) は、透明な絶縁基板(111)
の全面に対向電極(113) 、更に有機膜に配向処理が施さ
れて成る配向膜(115) か設置されて構成されている。次
に、このアクティブマトリクス型表示装置(1) の製造方
法について簡単に説明する。まず、透明ガラスからなる
絶縁基板(11)上にモリブデン（Ｍｏ）をスパッタリング
に１５０ｎｍ厚に堆積した後、走査信号線(15)および走
査信号線(15)と一体構成のゲート電極(21a) 、また補助
容量電極(41)を同時にパターン形成する。これら各電極
(15),(21a),(41) は透明電極でも、不透明電極であって
の機能上同一であるが、補助容量電極(41)を透明電極で
構成することにより開口率を向上させることができる。

【００２８】次に、上記絶縁性基板(11)上の走査信号線
(15)、ゲート電極(21a) 及び補助容量電極(41)を覆うよ
うに、例えば二酸化シリコンからなる絶縁膜をプラズマ
ＣＶＤ法等により厚さ３００ｎｍに堆積しゲート絶縁膜
(23)を形成する。

【００２９】さらに、ゲート電極(21a) 上にゲート絶縁
膜(23)を介して半導体層(25)を成すａ−Ｓｉ：Ｈ膜をプ
ラズマＣＶＤ法により厚さ３００ｎｍに堆積し、また第
１の半導体保護膜(27a) 、シールド電極(71)、第２の半
導体保護膜(27b) を成す二酸化シリコン膜、アルミニウ
ム（Ａｌ）膜、二酸化シリコン膜を順次堆積、パターニ
ングして第１の半導体保護膜(27a) 、シールド電極(7
1)、第２の半導体保護膜(27b) を形成する。

【００３０】この後に、Ｉ．Ｔ．Ｏ．（Indium-Tin-Oxi
de）から成る画素電極(31)を設置し、更に映像信号線(1
3)と一体構成のソース電極(21b) 、そしてドレイン電極
(21c) を形成する。最後にパッシベーション膜(51)をＴ
ＦＴ(21)上に堆積・パターン形成し、有機膜を配置しラ
ビング処理を施して配向膜(61)を形成してアレイ基板
(2) が構成される。

【００３１】このようにして形成されたアレイ基板(2)
と対向基板(101) との間に液晶層(201) が保持され、周
辺部分がシール剤（図示せず）によって封止されて本実
施例のアクティブマトリクス型表示装置(1) は構成され
る。

【００３２】このような本実施例のアクティブマトリク
ス型表示装置(1) によれば、何らかの原因により半導体
保護膜(27)上あるいは半導体層(25)のチャネル(21a) 上
のパッシベーション膜(51)上に電荷が蓄積されても、シ
ールド電極(71)が所定の電位に固定されているため、シ
ールド電極(71)よりも対向電極(113) 側の電荷の影響は
シールド電極(71)により遮蔽される。このため、半導体
層(31)の膜厚が３００ｎｍといった薄膜であっても、半
導体層(31)にバックチャネル(25b) が形成されること自
体が防止され、これにより表示画象が画面が白ずんだ
り、あるいは表示むらが起こることがない。

【００３３】また、本実施例よれば半導体層(25)が３０
０ｎｍといった薄膜に構成されているため、半導体層(2
5)の堆積時間の低減にともない生産性を大幅に向上させ
ることができた。

【００３４】更に、本実施例のアクティブマトリクス型
表示装置(1) によれば、ＴＦＴ(21)上に不透明なシール
ド電極(71)が配置されているため、ＴＦＴ(21)に不所望
な光が入射され、これによりＴＦＴ(21)に光リークが生
じることもない。

【００３５】上述した実施例では、各ＴＦＴ(21)のシー
ルド電極(71)を一定電位に固定したが、半導体層(21)に
与える影響を考慮して、アドレス信号の非選択レベルと
画像信号電位との間の電位程度に設定することが好まし
く、例えば対向電極(113) 電位の１／２〜１／１０程度
とすると良い。

【００３６】また、この実施例では各シールド電極(71)
の電位を共通に設定したが、例えば複数グループ毎に共
通に設定しても良い。ところで、上述した実施例は特に
良好な効果が得られる液晶表示装置を例にとり説明した
が、エレクトロクロミック、蛍光表示、プラズマディス
プレイあるいはエレクトロルミネセンス、更に油膜や金
属薄膜を用いた反射型などのライトバルプ型の表示装置
でも良い。さらに、電界あるいは電圧に応答する電気光
学特性を持つ表示体あるいは電流に応答する電気光学特
性を持つ表示体に適用することができる。

【００３７】さらに、半導体層(21)についてはａ−Ｓｉ
膜を用いたものを例にとり説明したが、同じ非晶質でも
ＣｄＳｅ等の半導体層を用いたものでも良い。また、シ
リコンでも非晶質のみならず、微結晶シリコンや多結晶
シリコンでも良い。さらには、シリコンオンサファイア
（ＳＯＳ）などの単結晶を用い且つ表示素子に適したも
のであればよい。さらに、シリコン以外の半導体層で、
微結晶、多結晶あるいは単結晶状態でＭＩＳ型トランジ
スタを構成するものでも良い。

【００３８】

【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス型表示装置によれば、シールド電極を半導
体保護層内に設けることにより、半導体層にバックチャ
ネルが形成されることを低減することができる。このた
め、蓄積容量（Ｃｓ）に蓄えられた電荷のＴＦＴ経由の
リークによる電位変動に伴う画面の白ずみや、表示むら
を解消することができ、これにより良好な表示画象を得
ることができる。

【図面の簡単な説明】

【図１】図１は本発明の一実施例のアクティブマトリク
ス型表示装置の概略断面図である。

【図２】図２は図１における一画素電極近傍の概略正面
図である。

【図３】図３は従来のアクティブマトリクス型表示装置
の概略構成図である。

【図４】図４は図３におけるアクティブマトリクス型表
示装置の概略断面図である。

【符号の説明】

(1),(300) …アクティブマトリクス型表示装置 (2),(301) …アレイ基板 (21),(321)…ＴＦＴ (71)…シールド電極 (101),(401) …対向基板 (201),(501) …液晶層

Claims (3)

【特許請求の範囲】
1. 【請求項１】 それぞれのスイッチ素子を介して配置さ
   れる複数の画素電極を備えたアクティブマトリクス型表
   示装置において、 前記スイッチ素子はチャネル領域を形成する半導体層
   と、少なくとも前記半導体層のチャネル領域を覆う絶縁
   層と、この絶縁層中に配置され前記チャネル領域の少な
   くとも一部を覆うシールド電極と、前記絶縁層の一部を
   覆って前記半導体層に電気的に接続配置されるソース電
   極またはドレイン電極とを備えたことを特徴としたアク
   ティブマトリクス型表示装置。
2. 【請求項２】 請求項１記載のスイッチ素子がＭＩＳ型
   トランジスタであることを特徴としたアクティブマトリ
   クス型表示装置。
3. 【請求項３】 請求項２記載の半導体層は非晶質、微結
   晶、多結晶あるいは単結晶シリコンから成ることを特徴
   としたアクティブマトリクス型表示装置。