JPH02113580A - 薄膜回路 - Google Patents
薄膜回路Info
- Publication number
- JPH02113580A JPH02113580A JP63266529A JP26652988A JPH02113580A JP H02113580 A JPH02113580 A JP H02113580A JP 63266529 A JP63266529 A JP 63266529A JP 26652988 A JP26652988 A JP 26652988A JP H02113580 A JPH02113580 A JP H02113580A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- layer
- tfc
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000007743 anodising Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 13
- 239000011521 glass Substances 0.000 abstract description 7
- 230000007547 defect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 239000007772 electrode material Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 64
- 229910004205 SiNX Inorganic materials 0.000 description 6
- 230000002950 deficient Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010407 anodic oxide Substances 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WYXIGTJNYDDFFH-UHFFFAOYSA-Q triazanium;borate Chemical compound [NH4+].[NH4+].[NH4+].[O-]B([O-])[O-] WYXIGTJNYDDFFH-UHFFFAOYSA-Q 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜回路に関し、特に薄膜トランジスタ素子
部および透明電極部、薄膜コンデンサ素子部とが絶縁性
透明基板上に構成された薄膜回路に関する。
部および透明電極部、薄膜コンデンサ素子部とが絶縁性
透明基板上に構成された薄膜回路に関する。
アモルファスシリコン（以下ａ−８ｉ）を用いた薄膜ト
ランジスタ（以下、ＴＰＴという）回路は、ガラス基板
上に低温でかつ大面積に形成できることから密着形イメ
ージセンサのデバイス基材や、大面積、大容量液晶表示
パネルなど低価格大判化能動デバイスに広く実用されつ
つある。従来のａ−３ｉ ＴＦＴを用いた薄膜回路は第
３図に示すように透明ガラス基板１上に第１の導体層例
えばクロム膜を成膜パターン化してゲート電極２を形成
し、さらに第１の透明電極層１７を例えばＩＴＯを成膜
パターン化して形成する。次に、Ｓ ｉＯｔ膜１８をス
パッタによって成膜して、ゲート電極２および第１の透
明電極層１７上を覆う。引き続き７モルファ・ス８ｉＮ
ｘ５．ｉ型ａ−３ｉ層６．ｎ＋型ａ−８ｉ層７の半導体
層などをプラズマＣＶＤによって積層後、半導体層の不
要部の除去とコンタクトホール１６の加工を行った後第
２の導体層を成膜パターン化してドレイン電極１０．ソ
ース電極１１を構成する。１２１部２０はｎ＋型ａ−３
ｉ層７を除去してチャネル部１３を形成し最後に第２の
透明電極層１９を形成してパターン化し、ＴＰＴ部２０
と薄膜コンデンサ（以下、ＴＦＣという）部２１を構成
する。ＴＦＣ部２１は、５ｉｎ２膜１８とＳｉＮｘ膜５
との２重の絶縁膜を第１および第２の透明電極層１７．
１９によって挟み構成され、第２の透明電極層１９によ
って、１２１部２０とＴＦＣ部２１とを接続している。
ランジスタ（以下、ＴＰＴという）回路は、ガラス基板
上に低温でかつ大面積に形成できることから密着形イメ
ージセンサのデバイス基材や、大面積、大容量液晶表示
パネルなど低価格大判化能動デバイスに広く実用されつ
つある。従来のａ−３ｉ ＴＦＴを用いた薄膜回路は第
３図に示すように透明ガラス基板１上に第１の導体層例
えばクロム膜を成膜パターン化してゲート電極２を形成
し、さらに第１の透明電極層１７を例えばＩＴＯを成膜
パターン化して形成する。次に、Ｓ ｉＯｔ膜１８をス
パッタによって成膜して、ゲート電極２および第１の透
明電極層１７上を覆う。引き続き７モルファ・ス８ｉＮ
ｘ５．ｉ型ａ−３ｉ層６．ｎ＋型ａ−８ｉ層７の半導体
層などをプラズマＣＶＤによって積層後、半導体層の不
要部の除去とコンタクトホール１６の加工を行った後第
２の導体層を成膜パターン化してドレイン電極１０．ソ
ース電極１１を構成する。１２１部２０はｎ＋型ａ−３
ｉ層７を除去してチャネル部１３を形成し最後に第２の
透明電極層１９を形成してパターン化し、ＴＰＴ部２０
と薄膜コンデンサ（以下、ＴＦＣという）部２１を構成
する。ＴＦＣ部２１は、５ｉｎ２膜１８とＳｉＮｘ膜５
との２重の絶縁膜を第１および第２の透明電極層１７．
１９によって挟み構成され、第２の透明電極層１９によ
って、１２１部２０とＴＦＣ部２１とを接続している。
上述した従来のａ−３ｉＴＦＴを用いた薄膜回路は１２
１部２０は第１の導体層をゲート電極２として使用し、
第２の導体層をドレイン１０゜ソース電極１１としてい
る。またＴＦＣ部２１は第１の透明電極１７を下層電極
として、端子電極１２の一部へコンタクトホール１６を
介して接続され、誘電体層となるＳｉＯ２膜１８．Ｓｉ
Ｎｘ膜５の絶縁層を第２の透明電極１９で挟んで構成さ
れている。ところが、ゲート電極２としての第１の導体
層の厚みは通常数１０００人で、断面角部が急峻である
ため、その上に積層した絶縁層にはクラックが発生し易
く、欠陥部９が出易い。また、一般にスパッタ膜は多孔
性の柱状構造を示し、かなり厚みを増やさないと絶縁層
として使用できず、基板面汚染によるピンホールなども
出来易い。
１部２０は第１の導体層をゲート電極２として使用し、
第２の導体層をドレイン１０゜ソース電極１１としてい
る。またＴＦＣ部２１は第１の透明電極１７を下層電極
として、端子電極１２の一部へコンタクトホール１６を
介して接続され、誘電体層となるＳｉＯ２膜１８．Ｓｉ
Ｎｘ膜５の絶縁層を第２の透明電極１９で挟んで構成さ
れている。ところが、ゲート電極２としての第１の導体
層の厚みは通常数１０００人で、断面角部が急峻である
ため、その上に積層した絶縁層にはクラックが発生し易
く、欠陥部９が出易い。また、一般にスパッタ膜は多孔
性の柱状構造を示し、かなり厚みを増やさないと絶縁層
として使用できず、基板面汚染によるピンホールなども
出来易い。
そのために、ゲート電極２とドレイン１０あるいはソー
ス電極１１問およびＴＦＣ部２１の第１の透明電極１７
と第２の透明電極１９間の短絡や絶縁不良の事故が発生
し易い欠点があった。
ス電極１１問およびＴＦＣ部２１の第１の透明電極１７
と第２の透明電極１９間の短絡や絶縁不良の事故が発生
し易い欠点があった。
また、これらの事故を減少させるために、ＳｉＯ□膜１
８とＳ ｉＮｘＮＳＯ２重絶縁層の構成として厚みを増
加させているが、ＴＦＣ部２１の所望の静電容量値を得
るには対向電極寸法を大きくしなければならず、逆に面
積増のために欠陥部９を増やすことになる場合がある。
８とＳ ｉＮｘＮＳＯ２重絶縁層の構成として厚みを増
加させているが、ＴＦＣ部２１の所望の静電容量値を得
るには対向電極寸法を大きくしなければならず、逆に面
積増のために欠陥部９を増やすことになる場合がある。
とくに液晶表示パネルのように、第１および第２の透明
電極１７．１９を設置した部分を画素電極として使用す
る場合、光の透過率を低下させることになり、表示性能
に影響が出る。このような構成では製作性が問題で高精
度な製法の条件設定と、厳重な環境整備などが必要でコ
スト的に不利な欠点を有していた。
電極１７．１９を設置した部分を画素電極として使用す
る場合、光の透過率を低下させることになり、表示性能
に影響が出る。このような構成では製作性が問題で高精
度な製法の条件設定と、厳重な環境整備などが必要でコ
スト的に不利な欠点を有していた。
本発明の目的は、多数個のａ−８ｉ ＴＦＴ素子とＴＦ
Ｃ素子を無欠陥で安定に構成でき、絶縁層膜厚が比較的
薄くとも良く、製作し易い薄膜回路を得ることにある。
Ｃ素子を無欠陥で安定に構成でき、絶縁層膜厚が比較的
薄くとも良く、製作し易い薄膜回路を得ることにある。
本発明の薄膜回路は、絶縁性透明基板上に複数個の薄膜
トランジスタ素子と薄膜コンデンサ素子とが隣接して配
置されてなる薄膜回路において、薄膜トランジスタ素子
のゲート電極と薄膜コンデンサ素子の下層電極とは絶縁
性透明基板上に陽極酸化可能な弁金属で構成されてパタ
ーン化され、これらゲート電極と下層電極上に設置さｈ
た前記薄膜トランジスタ素子のゲート絶縁層および前記
コンデンサ素子の誘電体膜は前記ゲート電極および前記
下層電極を陽極酸化して形成した酸化層を含んで形成さ
れていると共に、前記薄膜トランジスタ素子と前記コン
デンサ素子とは透明電極膜をパターン化して接続してい
ることを特徴としている。
トランジスタ素子と薄膜コンデンサ素子とが隣接して配
置されてなる薄膜回路において、薄膜トランジスタ素子
のゲート電極と薄膜コンデンサ素子の下層電極とは絶縁
性透明基板上に陽極酸化可能な弁金属で構成されてパタ
ーン化され、これらゲート電極と下層電極上に設置さｈ
た前記薄膜トランジスタ素子のゲート絶縁層および前記
コンデンサ素子の誘電体膜は前記ゲート電極および前記
下層電極を陽極酸化して形成した酸化層を含んで形成さ
れていると共に、前記薄膜トランジスタ素子と前記コン
デンサ素子とは透明電極膜をパターン化して接続してい
ることを特徴としている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の概略断面図である。
透明ガラス基板１上にタンタル（Ｔａ）による第１の導
体層を例えば５００人成膜し、陽極酸化してゲート電極
２と下層電極３を分離パターン化する。電極材の無い部
分はすべて酸化され、透明な酸化タンタル（ＴａｚＯａ
）絶縁層４が形成されている。その絶縁層４の厚みは元
の第１の導体層の厚みより増加し１０００人の厚みにな
るが、その段差部は逆台形にはなりにくい。次にプラズ
マＣＶＤ法でアモルファス５ｉＮｘ５．ｉ型ａ−８ｉ６
゜ｎ＋型ａ−３ｉ７を積層しアモルファス半導体層を形
成し、不要部分を除去して薄膜トランジスタ（Ｔ Ｐ
Ｔ）素子部２０を作る。薄膜コンデンサ（Ｔ Ｆ Ｃ）
素子部２０の下層電極３上にはさらに陽極酸化によって
誘電体層８を形成する。この時、ゲート電極２にも正の
電位を与えておき、アモルファス５ｉＮｘ５．ｉ型ａ−
８ｉ６．ｎ＋型ａ−８ｉ層７に出来た欠陥部９を充填す
るように絶縁層を形成する工程も同時に行う。基板１上
のすべてのＴＰＴ素子部２０に欠陥部９が発生されると
は限らないが、唯１個の素子欠陥を許されないデバイス
には歩留シを向上させるのに有効である。
体層を例えば５００人成膜し、陽極酸化してゲート電極
２と下層電極３を分離パターン化する。電極材の無い部
分はすべて酸化され、透明な酸化タンタル（ＴａｚＯａ
）絶縁層４が形成されている。その絶縁層４の厚みは元
の第１の導体層の厚みより増加し１０００人の厚みにな
るが、その段差部は逆台形にはなりにくい。次にプラズ
マＣＶＤ法でアモルファス５ｉＮｘ５．ｉ型ａ−８ｉ６
゜ｎ＋型ａ−３ｉ７を積層しアモルファス半導体層を形
成し、不要部分を除去して薄膜トランジスタ（Ｔ Ｐ
Ｔ）素子部２０を作る。薄膜コンデンサ（Ｔ Ｆ Ｃ）
素子部２０の下層電極３上にはさらに陽極酸化によって
誘電体層８を形成する。この時、ゲート電極２にも正の
電位を与えておき、アモルファス５ｉＮｘ５．ｉ型ａ−
８ｉ６．ｎ＋型ａ−８ｉ層７に出来た欠陥部９を充填す
るように絶縁層を形成する工程も同時に行う。基板１上
のすべてのＴＰＴ素子部２０に欠陥部９が発生されると
は限らないが、唯１個の素子欠陥を許されないデバイス
には歩留シを向上させるのに有効である。
最後にＴＰＴ素子部２０のドレイン電極１０゜ソース電
極１１およびＴＦＣ素子部２１の端子電極１２を設置チ
ャネル部１３のｎ＋型ａ−３ｉｌｌを除去した後、ＩＴ
Ｏによる透明電極層１４を設置パターン化し、その一部
をＴＦＣ素子部２１の上層電極とし、ソース電極１１と
接続している。
極１１およびＴＦＣ素子部２１の端子電極１２を設置チ
ャネル部１３のｎ＋型ａ−３ｉｌｌを除去した後、ＩＴ
Ｏによる透明電極層１４を設置パターン化し、その一部
をＴＦＣ素子部２１の上層電極とし、ソース電極１１と
接続している。
このような構造の薄膜回路は、ＴＦＣ素子部２０の誘電
体層８は陽極酸化によって正確な膜厚制御を可能にする
。例えば、Ｔａの場合、くえん酸水溶液やほう酸アンモ
ニウムとエチレングリコールとの混合液での生成酸化膜
は、印加電圧に正比例し、約１５人／Ｖの割合で生成さ
れる。その酸化膜の比誘電率も２２と大きい。１０ｐＦ
のコンデンサを得るには印加電圧を５０Ｖにすれば６２
μｍ角の寸法で良く、極めて小さい電極面積で作ること
ができる。
体層８は陽極酸化によって正確な膜厚制御を可能にする
。例えば、Ｔａの場合、くえん酸水溶液やほう酸アンモ
ニウムとエチレングリコールとの混合液での生成酸化膜
は、印加電圧に正比例し、約１５人／Ｖの割合で生成さ
れる。その酸化膜の比誘電率も２２と大きい。１０ｐＦ
のコンデンサを得るには印加電圧を５０Ｖにすれば６２
μｍ角の寸法で良く、極めて小さい電極面積で作ること
ができる。
また、従来ＴＰＴ素子部のゲート絶縁膜は、ゲート電極
とドレイン電極、ソース電極との短絡事故を少なくする
ために、ＴＦＣ素子部の誘電体層も同様に層間短絡を少
なくするために、５ｉＣｈ膜とＳｉＮｘ膜の積層膜とし
ていたが、本発明によればＳ ｉＮｘ膜−層で済む。し
かも万一欠陥部９があっても陽極酸化層によって修正さ
れるので薄くて良い。したがって製造コストが削減され
、透明電極部１４のＩＴＯ層も一層だけの設置であるた
め、光透過率の向上が計れる。
とドレイン電極、ソース電極との短絡事故を少なくする
ために、ＴＦＣ素子部の誘電体層も同様に層間短絡を少
なくするために、５ｉＣｈ膜とＳｉＮｘ膜の積層膜とし
ていたが、本発明によればＳ ｉＮｘ膜−層で済む。し
かも万一欠陥部９があっても陽極酸化層によって修正さ
れるので薄くて良い。したがって製造コストが削減され
、透明電極部１４のＩＴＯ層も一層だけの設置であるた
め、光透過率の向上が計れる。
一方、最下層のゲート電極２や下層電極３のエツジ部分
は逆台形の断面構造にはなりにくいために層間の欠陥発
生も極めて減少される。
は逆台形の断面構造にはなりにくいために層間の欠陥発
生も極めて減少される。
このような構造の薄膜回路を例えば液晶表示パネルに使
用する場合には、透明導体層１４を画素電極に使用すれ
ば、光透過率が大きいために、コントラストの高い鮮明
な表示性能が得られるようになる。またＴＦＣ素子部２
１の面積も小さくできるので高解像度のパネルを実現で
きるようになる。
用する場合には、透明導体層１４を画素電極に使用すれ
ば、光透過率が大きいために、コントラストの高い鮮明
な表示性能が得られるようになる。またＴＦＣ素子部２
１の面積も小さくできるので高解像度のパネルを実現で
きるようになる。
第２図は本発明の他の実施例の概略断面図である。
透明ガラス基板１上に第１の導体層を成膜してＴＰＴ素
子部２０のゲート電極２およびＴＦＣ素子部３１の下層
電極３を陽極酸化してパターン化する工程、さらにアモ
ルファス５ｉＮｘ１５．ｉ型ａ−８ｉ層６．ｎ＋型ａ−
８ｉ層７のアモルファス半導体層を積層する工程までは
第１図の実施例と同等である。次に、アモルファス半導
体層の不要部を除去しアモルファスＳｉＮｘ層５は残し
ておく。次に、ゲート電極２および下層電極３に正の電
界を与えて陽極酸化工程を実施する。この工程によって
、アモルファス半導体層中の欠陥部９およびＴＦＣ素子
部２１のピンホール部１５に陽極酸化層が充填される。
子部２０のゲート電極２およびＴＦＣ素子部３１の下層
電極３を陽極酸化してパターン化する工程、さらにアモ
ルファス５ｉＮｘ１５．ｉ型ａ−８ｉ層６．ｎ＋型ａ−
８ｉ層７のアモルファス半導体層を積層する工程までは
第１図の実施例と同等である。次に、アモルファス半導
体層の不要部を除去しアモルファスＳｉＮｘ層５は残し
ておく。次に、ゲート電極２および下層電極３に正の電
界を与えて陽極酸化工程を実施する。この工程によって
、アモルファス半導体層中の欠陥部９およびＴＦＣ素子
部２１のピンホール部１５に陽極酸化層が充填される。
アモルファスＳｉＮｘ層５にＴＦＣ素子部２１のコンタ
クトホール１６を設けた後、ＴＰＴ素子部２０のソース
電極１１゜Ｖレイン電極１０．透明電極層１４などの設
置は第１図の実施例と同様に行う。
クトホール１６を設けた後、ＴＰＴ素子部２０のソース
電極１１゜Ｖレイン電極１０．透明電極層１４などの設
置は第１図の実施例と同様に行う。
このような構造の薄膜回路はＴＦＣ素子部２１の静電容
量を決定する誘電体層としてはＴＰＴ素子部２０のゲー
ト絶縁膜に用いたアモルファスＳ ｉＮｘ膜５を流用し
ている。したがって静電容量値はこの誘電体層の厚みで
決まり、陽極酸化時の印加電圧を特に制御する必要が無
い。誘電体層中のピンホール部１５およびゲート絶縁膜
中の欠陥部９は後工程陽極酸化によって容易に絶縁層が
形成される。２回の陽極酸化工程で済むので製作性が簡
単化され、高信頼の薄膜回路が得られる。
量を決定する誘電体層としてはＴＰＴ素子部２０のゲー
ト絶縁膜に用いたアモルファスＳ ｉＮｘ膜５を流用し
ている。したがって静電容量値はこの誘電体層の厚みで
決まり、陽極酸化時の印加電圧を特に制御する必要が無
い。誘電体層中のピンホール部１５およびゲート絶縁膜
中の欠陥部９は後工程陽極酸化によって容易に絶縁層が
形成される。２回の陽極酸化工程で済むので製作性が簡
単化され、高信頼の薄膜回路が得られる。
以上説明したように、本発明は、透明絶縁性基板上に形
成した第１の導体層のパターン化と、ＴＰＴ素子のゲー
ト電極およびＴＦＣ素子の下層電極とを陽極酸化するこ
とによって、構造が簡単で高信頼性の薄膜回路が容易に
得られる効果がある。これを例えば液晶表示パネルのス
イッチ素子２表示画素電極、蓄積容量素子、密着形イメ
ージセンサのセンサ素子、スイッチ素子、蓄積容量素子
など、基板上に数万個以上の薄膜素子からなる薄膜回路
に用いれば、無欠陥で安定した高性能能動デバイスが得
られる。
成した第１の導体層のパターン化と、ＴＰＴ素子のゲー
ト電極およびＴＦＣ素子の下層電極とを陽極酸化するこ
とによって、構造が簡単で高信頼性の薄膜回路が容易に
得られる効果がある。これを例えば液晶表示パネルのス
イッチ素子２表示画素電極、蓄積容量素子、密着形イメ
ージセンサのセンサ素子、スイッチ素子、蓄積容量素子
など、基板上に数万個以上の薄膜素子からなる薄膜回路
に用いれば、無欠陥で安定した高性能能動デバイスが得
られる。
尚本発明の実施例において、第１の導体層はタンタル材
を使用したが、これに限ることなくアルミニウム、チタ
ニウム、ニオビウムなど不透明で陽極酸化できる金属材
料であれば良く、コンデンサ素子の極性も必要に応じて
逆の構造にしても良い。
を使用したが、これに限ることなくアルミニウム、チタ
ニウム、ニオビウムなど不透明で陽極酸化できる金属材
料であれば良く、コンデンサ素子の極性も必要に応じて
逆の構造にしても良い。
・・・・・・ドレイン電極、１１・・・・・・ソース電
極、１２・・・・・・端子電極、１３・・・・・・チャ
ネル部、１４・・・・・・透明電極層、１５・・・・・
・ピンホール部、１６・・・・・・コンタクトホール、
１７・・・・・・第１の透明電極層、１８・・・・・・
５ｉ（ｈ膜、１９・・・・・・第２の透明電極層、２０
・・・・・・ＴＰＴ部、２１・・・・・・ＴＦＣ部。
極、１２・・・・・・端子電極、１３・・・・・・チャ
ネル部、１４・・・・・・透明電極層、１５・・・・・
・ピンホール部、１６・・・・・・コンタクトホール、
１７・・・・・・第１の透明電極層、１８・・・・・・
５ｉ（ｈ膜、１９・・・・・・第２の透明電極層、２０
・・・・・・ＴＰＴ部、２１・・・・・・ＴＦＣ部。
代理人 弁理士 内 原 晋
第１図および第２図はそれぞれ本発明の実施例を示す概
略断面図、第３図は従来の薄膜回路を示す概略断面図で
ある。 １・・・・・・透明ガラス基板、２・・・・・・ゲート
電極、３・・・・・・下層電極、４・・・・・・絶縁層
、５・・・・：・アモルファスＳｉＮｘ、６・・・・・
・ｉ型ａ−８ｉ、７・・・・・・ｎ＋型ａｓｉ、８・・
・・・・誘電体層、９・・・・・・欠陥部、１０／Ｌ？
゛翳２つ透明電極層 中 １ 図 磐３濶 翳２ 日
略断面図、第３図は従来の薄膜回路を示す概略断面図で
ある。 １・・・・・・透明ガラス基板、２・・・・・・ゲート
電極、３・・・・・・下層電極、４・・・・・・絶縁層
、５・・・・：・アモルファスＳｉＮｘ、６・・・・・
・ｉ型ａ−８ｉ、７・・・・・・ｎ＋型ａｓｉ、８・・
・・・・誘電体層、９・・・・・・欠陥部、１０／Ｌ？
゛翳２つ透明電極層 中 １ 図 磐３濶 翳２ 日
Claims (1)
- 絶縁性透明基板上に形成された複数個の薄膜トランジス
タ素子と複数個の薄膜コンデンサ素子とが隣接して配置
されてなる薄膜回路に於いて、前記薄膜トランジスタ素
子のゲート電極と前記薄膜コンデンサ素子の下層電極と
は陽極酸化可能な弁金属で構成されてパターン化され該
ゲート電極と該下層電極上に設置された前記薄膜トラン
ジスタ素子のゲート絶縁層および前記コンデンサ素子の
誘電体膜は前記ゲート電極および前記下層電極を陽極酸
化して形成した酸化層を含んで形成されていることを特
徴とする薄膜回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266529A JPH02113580A (ja) | 1988-10-21 | 1988-10-21 | 薄膜回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63266529A JPH02113580A (ja) | 1988-10-21 | 1988-10-21 | 薄膜回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02113580A true JPH02113580A (ja) | 1990-04-25 |
Family
ID=17432149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63266529A Pending JPH02113580A (ja) | 1988-10-21 | 1988-10-21 | 薄膜回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02113580A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272430A (ja) * | 1989-04-13 | 1990-11-07 | Matsushita Electric Ind Co Ltd | マトリクス基板及びその製造方法 |
| US7250991B2 (en) | 1999-03-11 | 2007-07-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054478A (ja) * | 1983-09-06 | 1985-03-28 | Toshiba Corp | 表示装置用駆動回路基板の製造方法 |
| JPS6184065A (ja) * | 1984-10-01 | 1986-04-28 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPS6269670A (ja) * | 1985-09-24 | 1987-03-30 | Toshiba Corp | 表示装置用基板の製造方法 |
-
1988
- 1988-10-21 JP JP63266529A patent/JPH02113580A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6054478A (ja) * | 1983-09-06 | 1985-03-28 | Toshiba Corp | 表示装置用駆動回路基板の製造方法 |
| JPS6184065A (ja) * | 1984-10-01 | 1986-04-28 | Oki Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPS6269670A (ja) * | 1985-09-24 | 1987-03-30 | Toshiba Corp | 表示装置用基板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02272430A (ja) * | 1989-04-13 | 1990-11-07 | Matsushita Electric Ind Co Ltd | マトリクス基板及びその製造方法 |
| US7250991B2 (en) | 1999-03-11 | 2007-07-31 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
| EP2192441A3 (en) * | 1999-03-11 | 2011-06-22 | Sharp Kabushiki Kaisha | Active matrix substrate, method of manufacturing the same, and image sensor incorporating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303134B1 (ko) | 액정표시소자및그제조방법. | |
| KR950006028B1 (ko) | 액정표시장치 | |
| JPH06138484A (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| KR19980087264A (ko) | 티에프티 어레이 기판과 그것의 제조방법 및 그것을 이용한 액정표시장치의 제조방법 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JPH03280018A (ja) | 液晶表示装置及びその製造方法 | |
| US5194136A (en) | Process for making a display panel | |
| JPH10111518A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH11242241A (ja) | 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法 | |
| JP2503615B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH11119240A (ja) | アクティブマトリクス基板とこれを用いた液晶表示装置 | |
| JPH02113580A (ja) | 薄膜回路 | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| KR19980016027A (ko) | 액정표시소자 및 그 제조방법 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPS61133662A (ja) | アクテイブマトリクス型薄膜トランジスタ基板 | |
| JPH07270824A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0611728A (ja) | 液晶表示装置およびその製造方法 | |
| JPH06148616A (ja) | 液晶表示パネル | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPS6050963A (ja) | 薄膜トランジスタの製造方法 |